CN110620157A - 一种氮化镓外延层、半导体器件及其制备方法 - Google Patents

一种氮化镓外延层、半导体器件及其制备方法 Download PDF

Info

Publication number
CN110620157A
CN110620157A CN201910914003.9A CN201910914003A CN110620157A CN 110620157 A CN110620157 A CN 110620157A CN 201910914003 A CN201910914003 A CN 201910914003A CN 110620157 A CN110620157 A CN 110620157A
Authority
CN
China
Prior art keywords
layer
anode
metal
cathode
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910914003.9A
Other languages
English (en)
Inventor
林信南
刘美华
刘岩军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Crystal Phase Technology Co Ltd
Original Assignee
Shenzhen Crystal Phase Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Crystal Phase Technology Co Ltd filed Critical Shenzhen Crystal Phase Technology Co Ltd
Publication of CN110620157A publication Critical patent/CN110620157A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种氮化镓外延层、半导体器件及其制备方法，涉及半导体技术领域。本发明的半导体器件包括：半导体衬底、第一缓冲层、第二缓冲层、第三缓冲层、势垒层、钝化层、第一阳极、介质层、第二阳极、阴极、保护层、阳极导通金属、阴极导通金属和场板层。本发明解决了半导体器件反向漏电大的技术问题。

Description

一种氮化镓外延层、半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓外延层、半导体器件及其制备方法。
背景技术
半导体器件是利用金属接触半导体层制成的一种半导体器件。其和传统意义上的半导体二极管相比，具有反向恢复时间极短的特点，因此，半导体器件广泛应用于开关电源、变频器、驱动器等电路。氮化镓材料是第三代宽禁带半导体材料，由于其具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射等特点，其成为制作短波光电子器件和高压高频率大功率器件的最佳材料。综上，使用氮化镓材料制备的半导体器件结合了上述半导体器件和氮化镓材料的优势，具有开关速度快、场强高和热学性能好等优点，在功率整流器市场有很好的发展前景。
然而传统的半导体器件结构反向漏电很大，电场最强的地方集中在阳极边缘，导致电场强度分布不均匀，减小了主肖特基结的电场强度，降低了氮化镓基(GaN based)半导体器件的耐压，影响了氮化镓基半导体器件的性能。针对肖特基结构反向漏电很大这一问题，虽然目前已经有很多研究提出解决方案，例如采用肖特基结终端等，可以减小反向电流。但是，采用COMS兼容工艺很难制作出低漏电的半导体器件。
发明内容
本发明的目的在于提供一种氮化镓外延层、半导体器件及其制备方法，解决了半导体器件反向漏电大，采用COMS兼容工艺很难制作出低漏电的半导体器件的技术问题。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明提供了一种半导体器件，其包括：
半导体衬底；
第一缓冲层，其设置在所述半导体衬底上；
第二缓冲层，其设置在所述第一缓冲层远离所述半导体衬底的一侧；
第三缓冲层，其设置在所述第二缓冲层远离所述第一缓冲层的一侧；
势垒层，其设置在所述第三缓冲层远离所述第二缓冲层的一侧；
钝化层，其设置在所述势垒层远离所述第三缓冲层的一侧；
第一阳极，其贯穿所述钝化层且伸入所述势垒层；
介质层，其设置在所述钝化层远离所述势垒层的一侧以及所述第一阳极与所述势垒层之间；
第二阳极，其贯穿所述介质层、所述钝化层且伸入所述势垒层；
阴极，其设置在所述介质层上且贯穿所述介质层和所述钝化层；
保护层，其设置在所述第一阳极、所述第二阳极、所述阴极与所述介质层上；
阳极导通金属，设置在所述保护层远离所述介质层的一侧，且所述阳极导通金属与所述第一阳极、所述第二阳极连接；
阴极导通金属，设置在所述保护层远离所述介质层的一侧，且所述阴极导通金属与所述阴极连接；
场板层，其设置在所述保护层上，所述场板层与所述阳极导通金属连接，其中所述阳极导通金属、所述阴极导通金属和所述场板层同步形成。
本发明还提供了一种氮化镓外延层，其包括：
半导体衬底；
第一缓冲层，其设置在所述半导体衬底上；
第二缓冲层，其设置在所述第一缓冲层远离所述半导体衬底的一侧；
第三缓冲层，其设置在所述第二缓冲层远离所述第一缓冲层的一侧；
势垒层，其设置在所述第三缓冲层远离所述第二缓冲层的一侧。
在本发明的一个实施例中，所述半导体器件还包括第一阳极接触孔，所述第一阳极接触孔贯穿所述钝化层且伸入所述势垒层，所述第一阳极设置在所述第一阳极接触孔内。
在本发明的一个实施例中，所述半导体器件还包括第二阳极接触孔，所述第二阳极接触孔贯穿所述介质层、所述钝化层且伸入所述势垒层，所述第二阳极设置在所述第二阳极接触孔内。
在本发明的一个实施例中，所述第一缓冲层为氮化铝。
在本发明的一个实施例中，所述第一阳极与所述第二阳极，包括第一金属层和第二金属层，其中所述第一金属层设置在所述介质层远离钝化层的一侧、以及延伸至所述第一阳极接触孔和所述第二阳极接触孔内以覆盖位于所述第一阳极接触孔底部的所述介质层和所述第二阳极接触孔底部，所述第二金属层设置在所述第一金属层上且填充所述第一阳极接触孔和所述第二阳极接触孔。
在本发明的一个实施例中，所述半导体器件还包括阴极接触孔，所述阴极接触孔贯穿所述介质层和所述钝化层，所述阴极设置在所述阴极接触孔内。
本发明还提供一种半导体器件的制备方法，其至少包括以下步骤：
在衬底上依次形成第一缓冲层、第二缓冲层、第三缓冲层和势垒层；
在所述势垒层上形成钝化层；
在所述钝化层和所述势垒层形成第一阳极接触孔，其中所述第一阳极接触孔贯穿所述钝化层且伸入所述势垒层；
在所述钝化层上和所述第一阳极接触孔内形成介质层，并图案化所述介质层、所述钝化层和所述势垒层以形成贯穿所述介质层、所述钝化层且伸入所述势垒层的第二阳极接触孔；
在所述介质层上和所述第二阳极接触孔内形成阳极的第一金属层；
在所述介质层和所述钝化层上形成贯穿所述介质层和所述钝化层的阴极接触孔；
在所述介质层和所述阳极的第一金属层上以及所述阴极接触孔内形成阳极的第二金属层，由此获得包括第一金属层和第二金属层的第一阳极和第二阳极以及包括第二金属层的阴极；
在所述介质层、所述第一阳极、所述第二阳极以及所述阴极上形成保护层；
图案化所述保护层以形成场板层，所述场板层与所述第一阳极和所述第二阳极连接。
在本发明的一个实施例中，所述第二金属层与所述阴极同步形成，且分别为多层金属结构。
在本发明的一个实施例中，所述第一阳极和第二阳极由层叠的第一数量金属层构成，所述阴极由层叠的第二数量金属层构成，且所述第一数量大于所述第二数量。
本发明通过在衬底与势垒层之间设置多层缓冲层，从而减小衬底与势垒层之间的晶格失配，通过在形成第一金属层之前先形成一层介质层，从而增大阳极面积，极大地减小了反向漏电，而且这层介质层可以与GaN HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)的栅介质层同时形成，与CMOS工艺线兼容；此外，通过加入阳极导通金属、阴极导通金属和场板结构，从而扩展了氮化镓基半导体器件的耗尽区，优化了氮化镓基肖特基势垒二极管的电场分布，从而提高了氮化镓基半导体器件的耐压性能。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-1为本发明一种氮化镓外延层的结构示意图；
图1-2为图1-1中氮化镓外延层的制备方法流程图；
图2-1为本发明另一种氮化镓外延层的结构示意图；
图2-2为图2-1中氮化镓外延层的制备方法流程图；
图3-1为本发明另一种氮化镓外延层的结构示意图；
图3-2为图3-1中氮化镓外延层的制备方法流程图；
图4-1为本发明另一种氮化镓外延层的结构示意图；
图4-2为图4-1中氮化镓外延层的制备方法流程图；
图5-1为采用图1-1中氮化镓外延层获得的一半导体器件的结构示意图；
图5-2为图5-1中半导体器件的制备方法流程图；
图6-1为采用图1-1中氮化镓外延层获得的另一半导体器件的结构示意图；
图6-2为图6-1中半导体器件的制备方法流程图；
图7-1为采用图2-1中氮化镓外延层获得的一半导体器件的结构示意图；
图7-2为图7-1中半导体器件的制备方法流程图；
图8-1为采用图2-1中氮化镓外延层获得的另一半导体器件的结构示意图；
图8-2为图8-1中半导体器件的制备方法流程图；
图9-1为采用图3-1中氮化镓外延层获得的一半导体器件的结构示意图；
图9-2为图9-1中半导体器件的制备方法流程图；
图10-1为采用图3-1中氮化镓外延层获得的另一半导体器件的结构示意图；
图10-2为图10-1中半导体器件的制备方法流程图；
图11-1为采用图4-1中氮化镓外延层获得的一半导体器件的结构示意图；
图11-2为图11-1中半导体器件的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
氮化镓材料具有低的热产生率和高的击穿电场，是研制高温大功率电子器件和高频微波器件的重要材料。用氮化镓材料可以制备金属场效应晶体管(MESFET)、异质结场效应晶体管(HFET)、调制掺杂场效应晶体管(MODFET)等新型器件。调制掺杂的AlGaN/GaN结构具有高的电子迁移率(2000cm2/v·s)、高的饱和速度(1×107cm/s)、较低的介电常数，是制作微波器件的优先材料，氮化镓较宽的禁带宽度(3.4eV)及蓝宝石、碳化硅等材料作衬底，散热性能好，有利于器件在大功率条件下工作。
本发明所提供的氮化镓外延层以及半导体器件可以应用在功率半导体器件和射频半导体器件上。
请参阅图1-1所示，本发明提供了一种氮化镓外延层，包括：半导体衬底1100、缓冲层1101、势垒层1102。其中缓冲层1101设置在半导体衬底1100上，势垒层1102设置在缓冲层1101远离半导体衬底1100的一侧。其中半导体衬底1100的材料例如为蓝宝石、碳化硅、硅、氧化锌、铝酸锂、氮化铝或氮化镓中的一种，缓冲层1101的材料可以为三氧化二铝、氧化铪、氧化钛、氮化钛、氮化铝、氮化铝镓或氮化镓中的一种或多种。当缓冲层1101为多层结构时，不同层的晶格常数逐渐发生变化，位于那么半导体衬底1100表面附近的晶格常数最接近半导体衬底1100的晶格常数，顶层的晶格常数最接近后续形成的势垒层1102的晶格常数，从而可以降低缓冲层内由于半导体衬底1100的晶格常数导致的晶格缺陷，减少缓冲层与半导体衬底1100界面上的界面态，减少界面上的界面漏电流。势垒层1102材料例如可以为氮化铝镓或氮化镓中的一种。
请一并参阅图1-2所示，本实施例的氮化镓外延层的制备方法至少包括以下步骤：
在步骤S1100中，采用外延生长工艺在半导体衬底1100上生长缓冲层1101，在步骤S1101中，然后采用外延生长工艺在缓冲层1101上生长势垒层1102。
请参阅图2-1所示，在本发明的其他实施例中，一种氮化镓外延层还可以包括：半导体衬底1200，第一缓冲层1201、第二缓冲层1202、第三缓冲层1203和势垒层1204。
其中第一缓冲层1201设置在半导体衬底1200上。第二缓冲层1202设置在第一缓冲层1201远离半导体衬底1200的一侧，第三缓冲层1203设置在第二缓冲层1202远离第一缓冲层1201的一侧。势垒层1204设置在第三缓冲层1203远离第二缓冲层1202的一侧。在上述实施例的基础上，本实施例中的第一缓冲层1201可以例如为氮化铝层，第一缓冲层1201的厚度例如为10nm-300nm，第二缓冲层1202可以例如为氮化镓或氮化铝镓层，第三缓冲层1203可以例如为氮化镓层。第一缓冲层1201、第二缓冲层1202和第三缓冲层1203的所用材料例如可以根据半导体衬底材料和势垒层所用材料进行适应性的选择。
请一并参阅图2-2所示，本实施例的氮化镓外延层的制备方法至少包括以下步骤：
在步骤S1200中，采用外延生长工艺在半导体衬底1200例如硅衬底或碳化硅衬底上生长第一缓冲层1201，例如氮化铝缓冲层。在步骤S1201中，采用外延生长工艺在第一缓冲层1201上生长第二缓冲层1202例如氮化镓缓冲层。在步骤S1202中，采用外延生长工艺在第二缓冲层1202上生长第三缓冲层1203例如氮化铝镓缓冲层。在步骤S1203中，采用外延生长工艺在第三缓冲层1203上生长氮化铝镓势垒层1204。
请参阅图3-1所示，在本发明的其他实施例中，一种氮化镓外延层还可以包括：半导体衬底1300，第一缓冲层1301、后处理层1302、第二缓冲层1303、势垒层1304。
其中第一缓冲层1301设置在半导体衬底1300上，后处理层1302设置在第一缓冲层1301远离半导体衬底1300的一侧，第二缓冲层1303设置在后处理层1302远离第一缓冲层1301的一侧，势垒层1304设置在第二缓冲层1303远离后处理层1302的一侧。其中，半导体衬底1300的材料例如为蓝宝石、碳化硅、硅、氧化锌、铝酸锂、氮化铝或氮化镓中的一种。第一缓冲层1301可以例如为氮化铝层，第一缓冲层1301的厚度例如为10nm-300nm。后处理层1302可以例如为三氧化二铝(Al2O3)薄层，后处理层1302厚度为0.5-2nm。第二缓冲层1303可以例如为氮化镓层或氮化铝镓层。势垒层1304的材料例如为氮化镓层或氮化铝镓层。本发明通过PVD生长第一缓冲层1301及后处理层1302，获得质量较好的第一缓冲层1301，方便后续氮化镓基半导体器件的制备和应用。
请一并参阅图3-2所示，本实施例的一种氮化镓外延片的制备方法，例如包括以下步骤：
在步骤S1301中，半导体衬底1300的材料例如为蓝宝石、碳化硅、硅、氧化锌、铝酸锂、氮化铝或氮化镓中的一种，采用氢氟酸溶液处理去除半导体衬底1300表面的氧化层，然后通过PVD工艺沉积第一缓冲层1301例如单层氮化铝缓冲层，厚度区间例如为10-50nm，具体地，将外延级的半导体衬底1300(此处例如采用Si衬底)放置于SiC材质的托盘上，将托盘放入PVD溅射机台，并传送至机台沉积腔室。半导体衬底1300放入后，对沉积腔室进行抽真空，抽真空的同时开始对半导体衬底1300进行加热升温。本底真空抽至低于例如为10-5-10-7Torr时，将加热温度稳定在例如为400℃～600℃，对半导体衬底1300进行烘烤，烘烤时间例如为1～10分钟。半导体衬底1300烘烤完成之后，通入Ar、N2、O2，Ar：N2流量比在例如为10:2～1:1，O2流量为Ar、N2流量和的例如0-5％。总气体流量是PVD沉积腔室压力维持在例如为2～8mTorr为佳。同时将半导体衬底1300加热温度设定到沉积温度，较好的沉积温度范围例如为400～600℃之间。通入反应气体，并使沉积温度稳定例如为10～60秒之后，开通溅射电源，对Al靶材进行溅射，此时将在半导体衬底1300上沉积掺有O的AlN结晶薄膜。溅射功率视沉积速率的要求可设定例如为1KW～10KW，溅射时间视厚度的不同设定例如为10秒～1000秒。
在步骤S1302中，进一步地，采用ALD工艺制备后处理层1302，例如Al2O3层，ALD腔体抽真空至例如为0.05MPa-0.5MPa，温度升高至例如为100℃，前驱体为三甲基铝和高纯水，沉积厚度例如为0.5-2nm，沉积时间例如为3-25min。
在步骤S1303中，进一步地，在后处理层1302上制备第二缓冲层1303例如氮化镓缓冲层，氮化镓缓冲层的制备可以由两步法实现，第一步控制温度例如为450℃～600℃，压力例如为200-500torr，生长氮化镓成核层，然后升高温度至950℃-1200℃生长氮化镓三维和二维包覆层，成核层与后续三维二维氮化镓统称为氮化镓缓冲层。
在步骤S1304中，最后一步生长势垒层1304例如氮化镓势垒层1304，可以控制温度例如为950℃～1100℃，压力例如为70torr～200torr，在氮化镓缓冲层上生长氮化镓势垒层1304，氮化镓势垒层1304厚度例如为50-500nm。
外延结束后降温即获得氮化镓外延层。
控制温度、压力是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(MOCVD)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，硅烷作为硅源，四甲基锗作为锗源，二茂镁作为镁源。
请参阅图4-1所示，在本发明的其他实施例中，一种氮化镓外延层还可以包括：半导体衬底1400，第一缓冲层1401、纳米缓冲层1402、第二缓冲层1403、势垒层1404。
其中第一缓冲层1401设置在半导体衬底1400上，第一缓冲层1401可以例如为氮化铝层，第一缓冲层1401的厚度例如为10nm-300nm。纳米缓冲层1402设置在第一缓冲层1401远离半导体衬底1400的一侧。第二缓冲层1403设置在纳米缓冲层1402远离第一缓冲层1401的一侧，第二缓冲层1403可以例如为氮化镓或氮化铝镓层。势垒层1400设置在第二缓冲层1403远离纳米缓冲层1402的一侧。其中，纳米缓冲层1402可以例如采用氮化镓纳米晶或氮化铝镓纳米晶。
请一并参阅图4-2所示，本实施例还提供一种氮化镓基外延片的制备方法，其包括以下步骤：在步骤S1401中，在半导体衬底上生长第一缓冲层1401；在步骤S1402中，采用分子束外延工艺在第一缓冲层上制备纳米缓冲层1402，例如氮化镓纳米缓冲层1402，在超高真空系统中，放置衬底和几个分子束源炉，并将组成化合物的各种元素，例如Ga、N和掺杂物质分别放入不同的喷射炉内加热和在不同源炉内进行裂解、离化，使它们的分子或原子以一定的热运动速度和一定比例强度的束流喷射到加热的衬底表面上，这些分子或原子于表面发生相互作用，并进行单晶薄膜生长。单晶薄膜的生长速率例如为0.01-1μm/h，生长温度例如为500-600℃。在步骤S1403中，进一步地，利用PVD工艺在纳米缓冲层1402上制备第二缓冲层1403例如氮化镓缓冲层，氮化镓缓冲层的制备也可以由上述实施例的两步法制备。在步骤S1404中，再在第二缓冲层1403生长势垒层1404。外延结束后降温即获得氮化镓外延片层。
请参阅图5-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，例如包括：半导体衬底1100、缓冲层1101、势垒层1102、钝化层103、阳极104、阴极107、保护层108、场板层109、阳极导通金属110和阴极导通金属111。
请参阅图5-1所示，其中缓冲层1101设置在半导体衬底1100上，势垒层1102设置在缓冲层1101远离半导体衬底1100的一侧，钝化层103设置在势垒层1102远离缓冲层1101的一侧。阳极104贯穿钝化层1103伸入势垒层1102，阴极107贯穿钝化层1103与势垒层1102连接。保护层108设置在阳极104、阴极107上。场板层109设置在保护层108上，场板层109位于阳极104与阴极107之间。阳极导通金属110设置在场板层109上与阳极104连通，阴极导通金属111设置在场板层109上与阴极107连通。其中，阳极104和阴极107可以包括多层金属层结构，所述金属层结构包括但不限于钛金属层、金属铝层、金属钛层和金属氮化钛层。保护层108例如可以是正硅酸乙酯(PETEOS)氧化层，阳极导通金属110、阴极导通金属111可以和场板层109同步形成，且组成材料例如是铜铝化硅(AlSiCu)。本实施例中，通过设置缓冲层1101降低势垒层1102由于半导体衬底1100的晶格常数导致的晶格缺陷，减少势垒层1102与半导体衬底1100界面上的界面态，减少了界面上的界面漏电流。阳极导通金属110、阴极导通金属111和场板层109结构，均衡了电场分布，减少了主肖特基结的电场强度，从而提高了半导体器件的耐压性。
请一并参阅图5-2所示，本发明还提供了一种半导体器件的制备方法，具体步骤如下所示：
在步骤S101中，采用外延生长工艺在例如硅衬底或碳化硅衬底上生长例如氮化铝镓势垒层1102。
在步骤S102中，采用但不限制于化学气相沉积工艺在例如氮化铝镓势垒层1102上沉积例如氮化硅钝化层103。
在步骤S103中，图案化氮化硅钝化层103和氮化铝镓势垒层1102以形成阳极104和阴极107，阳极104和阴极107贯穿氮化硅钝化层103且伸入氮化铝镓势垒层1102。更具体地，图案化氮化硅钝化层103和氮化铝镓势垒层1102以获得阳极104的步骤例如为：在氮化硅钝化层103涂上光刻胶，对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀氮化硅钝化层103和氮化铝镓势垒层1102，确定阳极区域AZ和阴极区域，再通过沉积、图案化第一金属以获得阳极区域AZ内的第一金属层。更具体地，得到位于阳极区域AZ内的第一金属层的具体步骤可为：采用但不限于磁控溅射镀膜工艺沉积金属形成第一金属层，第一金属层的材料可以是氮化钛和钛中的一种，在第一金属层上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀第一金属层去除图所示的阳极区域AZ之外的第一金属层，以得到位于阳极区域AZ内的第一金属层。
在步骤S104中，阳极区域AZ内的第一金属层上和阴极区域内沉积、图案化第二金属以获得第二金属层和阴极107，更具体地，得到阳极104和阴极107具体步骤可为：在钝化层103、位于阳极区域AZ内的第一金属层和阴极区域内采用但不限于采用电子束蒸发金属的工艺依次淀积钛金属层、金属铝层、金属钛层和金属氮化钛层，以形成第二金属层，即第二金属层为层叠的多层金属结构，包括但不限于钛金属层、金属铝层、金属钛层和金属氮化钛层；然后对第二金属层进行光刻及刻蚀工艺，形成阳极104的第二金属层和阴极107，更具体地，阳极104包括位于阳极区域AZ内的第一金属层和第二金属层。
在步骤S105中，在钝化层103和阳极104以及阴极107上形成保护层108，更具体地，保护层108例如是PETEOS(PlasmaEnhanced Tetraethylorthosilicate，等离子体增强正硅酸乙酯)氧化层，形成保护层108例如是PETEOS氧化层的具体步骤可为：在钝化层103和阳极104以及阴极107上以正硅酸乙酯为原料利用微波等离子体化学气相沉积法低温制备二氧化硅膜即为保护层108。在保护层108上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀保护层108，直至暴露阳极104和阴极107，并去除残余的图案化光阻层。
在步骤S106和步骤S107中，在保护层108上和暴露出来的阳极104、阴极107上形成第三金属层，并图案化第三金属层以形成场板层109。在暴露出来的阳极104上形成阳极导通金属110，在暴露出来的阴极107上形成阴极导通金属111。更具体地，形成阳极导通金属110、阴极导通金属111和场板层109的步骤具体为：在保护层108上采用但不限于采用电子束蒸发金属的工艺淀积形成第三金属层，第三金属层材料例如是铜铝化硅(AlSiCu).然后对第三金属层进行光刻(涂胶、曝光和显影)及刻蚀工艺，形成阳极导通金属110、阴极导通金属111和场板层109。其中场板层109位于阳极导通金属110与阴极导通金属111之间的区域以及位于阳极区域AZ之外、且与阳极导通金属110相连。
请一并参阅图5-2所示，综上所述，本实施例提供一种半导体器件的制备方法，通过设置缓冲层1101降低势垒层1102由于半导体衬底1100的晶格常数导致的晶格缺陷，减少势垒层1102与半导体衬底1100界面上的界面态，减少了界面上的界面漏电流。通过设置阳极导通金属110、阴极导通金属111和场板，从而扩展了半导体器件的耗尽区，均衡了电场分布，减少了主肖特基结的电场强度，从而提高了半导体器件的耐压。
请参阅图6-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，例如包括：半导体衬底1100、缓冲层1101、势垒层1102、钝化层203、第一阳极204、介质层205、第二阳极206、阴极207、保护层208、场板层209、阳极导通金属210和阴极导通金属211。其中缓冲层1101设置在半导体衬底1100上，势垒层1102设置在缓冲层1101远离半导体衬底1100的一侧，钝化层203设置在势垒层1102远离半导体衬底1100的一侧。第一阳极204贯穿钝化层203伸入势垒层1102。介质层205设置在钝化层203远离势垒层1102的一侧以及第一阳极204与势垒层1102之间。第二阳极206贯穿介质层205、钝化层203且伸入势垒层1102。阴极207设置在介质层205上且贯穿介质层205和钝化层203。保护层208设置在第一阳极204、第二阳极206、阴极207与介质层205上。场板层209、阳极导通金属210和阴极导通金属211设置在保护层208上，场板层209位于阳极导通金属210和阴极导通金属211之间，场板层209与阳极导通金属210连通。在上述实施例的基础上，本实施例中，介质层205的材料例如为氮化硅、氧化硅和正硅酸乙酯中的一种，第一阳极204和第二阳极206内设有第一金属层和多层结构的第二金属层，第一金属层的材料可以是钛金属层或氮化钛金属层，其中第二金属层可以包括但不限于依次层叠的钛金属层、金属铝层、金属钛层和金属氮化钛层。阴极207包括第二金属层，阴极207的第二金属层与阳极的第二金属层可以是同步形成的，且同为多层金属结构。换而言之，第一阳极204和第二阳极206由层叠的第一数量金属层构成，阴极207由层叠的第二数量金属层构成，且第一数量大于所述第二数量。
请参阅图6-1所示，本实施例中，通过设置缓冲层1101降低势垒层1102由于半导体衬底1100的晶格常数导致的晶格缺陷，减少势垒层1102与半导体衬底1100界面上的界面态，减少了界面上的界面漏电流。通过在钝化层203上形成介质层205，极大地增大了阳极面积，减小了反向漏电，此外，通过设置阳极导通金属210、阴极导通金属211和场板层209结构，均衡了电场分布，减少了主肖特基结的电场强度，从而提高了半导体器件的耐压性。
请一并参阅图6-2所示，本发明还提供一种半导体器件的制备方法，其具体步骤包括：
步骤S201中，采用外延生长工艺在硅衬底或碳化硅衬底上成长缓冲层1101和氮化铝镓势垒层1102。
在步骤S202中，采用但不限制于化学气相沉积工艺在氮化铝镓势垒层1102上沉积氮化硅钝化层203。
在步骤S203、步骤S204和步骤S205中，图案化氮化硅钝化层203和氮化铝镓势垒层1102以形成第一阳极204，在氮化硅钝化层203上和第一阳极204内形成介质层205，并图案化介质层205、氮化硅钝化层203和氮化铝镓势垒层1102以形成贯穿介质层205、氮化硅钝化层203且伸入氮化铝镓势垒层1102的第二阳极206。更具体地，介质层205材料例如为氮化硅、氧化硅和正硅酸乙酯中的一种，而图案化介质层205、氮化硅钝化层203和氮化铝镓势垒层1102以形成贯穿介质层205、氮化硅钝化层203且伸入氮化铝镓势垒层1102的第二阳极206的步骤例如包括：在介质层205上涂上光刻胶，对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀介质层205、氮化硅钝化层203和氮化铝镓势垒层1102以形成第二阳极206。在介质层205上和第二阳极206内形成第一金属层，并图案化所述第一金属层以得到位于第一阳极204和第二阳极206内的第一金属层，更具体地，得到位于第一阳极204和第二阳极206内的第一金属层的具体步骤可为：在第二阳极206区域内和介质层205上采用但不限于磁控溅射镀膜工艺沉积金属形成第一金属层，第一金属层的材料可以是氮化钛和钛中的一种，在第一金属层上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀第一金属层去除第一阳极204和第二阳极206之外的第一金属层，以得到位于第一阳极204和第二阳极206内的第一金属层。
在步骤S206中，图案化介质层205和氮化硅钝化层203，以形成贯穿介质层205和氮化硅钝化层203的阴极207区域。更具体地，图案化介质层205和氮化硅钝化层203，以形成贯穿介质层205和氮化硅钝化层203的阴极207区域的步骤具体可为：在介质层205上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀介质层205和氮化硅钝化层203，直至露出氮化铝镓势垒层1102的表面为止，形成阴极207区域，并去除残余的图案化光阻层。在介质层205和位于第一阳极204和第二阳极206内的第一金属层上以及阴极207区域内形成第二金属层，并图案化所述第二金属层以得到阳极的第二金属层和阴极207。更具体地，得到完整阳极和阴极207具体步骤可为：在介质层205、位于第一阳极204和第二阳极206内的第一金属层和阴极207区域内采用但不限于采用电子束蒸发金属的工艺依次淀积钛金属层、金属铝层、金属钛层和金属氮化钛层，以形成第二金属层，即第二金属层为层叠的多层金属结构，包括但不限于钛金属层、金属铝层、金属钛层和金属氮化钛层，然后对第二金属层进行光刻及刻蚀工艺，形成阳极的第二金属层和阴极207，更具体地，阳极包括位于位于第一阳极204和第二阳极206内的第一金属层和第二金属层。
在步骤S207中，在介质层205和阳极以及阴极207上形成保护层208。更具体地，保护层208例如是PETEOS(Plasma Enhanced Tetraethy lorthosilicate，等离子体增强正硅酸乙酯)氧化层，形成保护层208例如是PETEOS氧化层的具体步骤可为：在介质层205、第一阳极204、第二阳极206以及阴极207上以正硅酸乙酯为原料利用例如微波等离子体化学气相沉积法低温制备二氧化硅膜即为保护层208。
在步骤208中，图案化保护层208，分别暴露第一阳极204、第二阳极206和阴极207。更具体地，暴露第一阳极204、第二阳极206和阴极207的步骤具体可为：在保护层208上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀保护层208，直至暴露第一阳极204、第二阳极206和阴极207为止，并去除残余的图案化光阻层。
在步骤S209中，在保护层208上和暴露出来的第一阳极204、第二阳极206、阴极207上形成第三金属层，并图案化第三金属层以形成场板层209，在暴露出来的第一阳极204、第二阳极206上形成阳极导通金属210，在暴露出来的阴极207上形成阴极导通金属211。更具体地，形成阳极导通金属210、阴极导通金属211和场板的步骤具体为：在保护层208上采用但不限于采用电子束蒸发金属的工艺淀积形成第三金属层，第三金属层材料例如是铜铝化硅(AlSiCu)；然后对第三金属层进行光刻(涂胶、曝光和显影)及刻蚀工艺，形成阳极导通金属210、阴极导通金属211和场板层209。其中场板层209位于阳极导通金属210与阴极导通金属211之间的区域以及位于阳极区域AZ之外、且与阳极导通金属210相连。
请参阅图7-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，其包括：半导体衬底1100、缓冲层1101、势垒层1102、钝化层303、第一阳极接触孔313、介质层305、第二阳极接触孔314、第一阳极304、第二阳极306、阴极接触孔315、阴极307、保护层308、阳极开孔316、阴极开孔317、阳极导通金属310、阴极导通金属311、场板层309。其中缓冲层312设置在半导体衬底1100上。势垒层1102设置在缓冲层1101远离半导体衬底1100的一侧。钝化层303设置在势垒层1102远离缓冲层1101的一侧。第一阳极接触孔313贯穿钝化层303且伸入势垒层1102。介质层305设置在钝化层303远离势垒层1102的一侧以及第一阳极接触孔313内。第二阳极接触孔314贯穿介质层305、钝化层303且伸入势垒层1102。第一阳极304和第二阳极306设置在第一阳极接触孔313和第二阳极接触孔314内，第一阳极304和第二阳极306内包括第一金属层和第二金属层，其中第一金属层设置在介质层305远离钝化层303的一侧、且延伸至第一阳极接触孔313和第二阳极接触孔314内以覆盖位于第一阳极接触孔313底部的介质层305和第二阳极接触孔314底部，第二金属层设置在第一金属层上且填充第一阳极接触孔313和第二阳极接触孔314。阴极接触孔315贯穿介质层305和钝化层303。阴极307设置在介质层305上以及填充阴极接触孔315。保护层308设置在第一阳极304、第二阳极306、阴极307和介质层305上。阳极开孔316贯穿保护层308以暴露第一阳极304和第二阳极306。阴极开孔317贯穿保护层308以暴露阴极307。阳极导通金属310设置在保护层308远离介质层305的一侧，且阳极导通金属310填充阳极开孔316。阴极导通金属311设置在保护层308远离介质层305的一侧，且阴极导通金属311填充阴极开孔317。场板层309设置在保护层308上且位于阳极导通金属310和阴极导通金属311之间的区域内并与阳极导通金属310相连，其中阳极导通金属310、阴极导通金属311和场板层309可以同步形成，例如在同一光刻及刻蚀工艺中形成。在上述实施例的基础上，本实施例的第一阳极接触孔313和第二阳极接触孔314例如为条形槽，第一阳极304和第二阳极306内所包含的第一金属层的材料可以是钛金属层或氮化钛金属层，第一阳极304和第二阳极306内所包含的第二金属层为多层结构，其可以包括但不限于依次层叠的钛金属层、金属铝层、金属钛层和金属氮化钛层。阴极307与第二金属层是同步形成的，例如在同一电子束蒸发工艺中形成，且均为多层金属结构。换而言之，第一阳极304和第二阳极306由层叠的第一数量金属层构成，阴极307由层叠的第二数量金属层构成，且第一数量大于所述第二数量。
本实施例中，所述半导体器件通过在钝化层303上形成介质层305，极大地增大了阳极面积，减小了反向漏电。此外，通过设置阳极导通金属310、阴极导通金属311和场板结构，均衡了电场分布，减少了主肖特基结的电场强度，从而提高了半导体器件的耐压。
请一并参阅图7-2所示，本发明还提供一种半导体器件的制备方法，所述制作方法包括如下步骤：
在步骤S301中，采用外延生长工艺在硅衬底或碳化硅衬底上生长例如氮化镓层，然后采用外延生长工艺在例如氮化镓层上生长例如氮化铝镓层。
在步骤S302中，采用但不限制于化学气相沉积工艺在氮化铝镓层上沉积氮化硅钝化层303。
在步骤S303中，图案化氮化硅钝化层303和氮化铝镓层以形成第一阳极接触孔313，其中第一阳极接触孔313贯穿氮化硅钝化层303且伸入氮化铝镓层。更具体地，图案化氮化硅钝化层303和氮化铝镓层以形成第一阳极接触孔313的步骤例如为：在氮化硅钝化层303涂上光刻胶，对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀氮化硅钝化层303和氮化铝镓层形成第一阳极接触孔313，其中第一阳极接触孔313为条形槽。
在步骤S304中，在氮化硅钝化层303上和第一阳极接触孔313内形成介质层305，并图案化介质层305、氮化硅钝化层303和氮化铝镓层以形成贯穿介质层305、氮化硅钝化层303且伸入氮化铝镓层的第二阳极接触孔314。更具体地，介质层305材料例如为氮化硅、氧化硅和正硅酸乙酯中的一种，而图案化介质层305、氮化硅钝化层303和氮化铝镓层以形成贯穿介质层305、氮化硅钝化层303且伸入氮化铝镓层的第二阳极接触孔314的步骤例如包括：在介质层305上涂上光刻胶，对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀介质层305、氮化硅钝化层303和氮化铝镓层以形成第二阳极接触孔314。第一阳极接触孔313和第二阳极接触孔314所在区域组成阳极区域AZ，第一阳极304和第二阳极306分别填充第一阳极接触孔313和第二阳极接触孔314。
在步骤S305中，在介质层305上和第二阳极接触孔314内形成第一金属层，并图案化所述第一金属层以得到位于阳极区域AZ内的第一金属层。更具体地，得到位于阳极区域AZ内的第一金属层的具体步骤可为：在第二阳极接触孔314内和介质层305上采用但不限于磁控溅射镀膜工艺沉积金属形成第一金属层，第一金属层的材料可以是氮化钛和钛中的一种，在第一金属层上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀第一金属层去除阳极区域AZ之外的第一金属层，以得到位于阳极区域AZ内的第一金属层。
在步骤S306中，图案化介质层305和氮化硅钝化层303，以形成贯穿介质层305和氮化硅钝化层303的阴极接触孔315。更具体地，图案化介质层305和氮化硅钝化层303，以形成贯穿介质层305和氮化硅钝化层303的阴极接触孔315的步骤具体可为：在介质层305上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀介质层305和氮化硅钝化层303，直至露出氮化铝镓层的表面为止，形成阴极接触孔315，并去除残余的图案化光阻层。
在步骤S307中，在介质层305和位于阳极区域AZ内的第一金属层上以及阴极接触孔315内形成第二金属层，并图案化所述第二金属层以得到第一阳极304和第二阳极306的第二金属层和阴极307，其中阴极307填充阴极接触孔315。更具体地，得到第一阳极304、第二阳极306和阴极307具体步骤可为：在介质层305、位于阳极区域AZ内的第一金属层和阴极接触孔315内采用但不限于采用电子束蒸发金属的工艺依次淀积钛金属层、金属铝层、金属钛层和金属氮化钛层，以形成第二金属层，即第二金属层为层叠的多层金属结构，包括但不限于钛金属层、金属铝层、金属钛层和金属氮化钛层，然后对第二金属层进行光刻及刻蚀工艺，形成第一阳极304、第二阳极306的第二金属层和阴极307，更具体地，第一阳极304和第二阳极306包括位于阳极区域AZ内的第一金属层和第二金属层。
在步骤S308中，在介质层305、第一阳极304、第二阳极306以及阴极307上形成保护层308。
在步骤S309中，图案化保护层308，以形成贯穿保护层308的阳极开孔316和阴极开孔317分别暴露第一阳极304、第二阳极306和阴极307。更具体地，图案化保护层308以形成贯穿保护层308的阳极开孔316和阴极开孔317的步骤具体可为：在保护层308上涂光刻胶，然后对光刻胶进行曝光、显影得到图案化光阻层，之后以图案化光阻层为掩膜刻蚀保护层308，直至暴露第一阳极304、第二阳极306和阴极307为止，形成阳极开孔316和阴极开孔317，并去除残余的图案化光阻层。
在步骤S310中，在保护层308上和阳极开孔316以及阴极开孔317内形成第三金属层，并图案化第三金属层以形成场板层309、填充阳极开孔316的阳极导通金属310和填充阴极开孔317的阴极导通金属311。更具体地，形成阳极导通金属310、阴极导通金属311和场板的步骤具体为：在保护层308上采用但不限于采用电子束蒸发金属的工艺淀积形成第三金属层，第三金属层材料例如是铜铝化硅(AlSiCu)，然后对第三金属层进行光刻(涂胶、曝光和显影)及刻蚀工艺，形成阳极导通金属310、阴极导通金属311和场板。其中场板层309位于阳极导通金属310与阴极导通金属311之间的区域以及位于阳极区域AZ之外、且与阳极导通金属310相连。
综上所述，本实施例提供一种半导体器件的制备方法，通过在在氮化硅钝化层303的表面和第一阳极接触孔313内淀积一层介质材料形成介质层305，增大了阳极的面积，极大的减小了反向漏电，这层介质层可以与GaN HEMT的栅介质层同时形成，与CMOS工艺线兼容。再者，通过设置阳极导通金属310、阴极导通金属311和场板层309，从而扩展了半导体器件的耗尽区，均衡了电场分布，减少了主肖特基结的电场强度，从而提高了半导体器件耐压。
请参阅图8-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，例如包括：半导体衬底1200，第一缓冲层1201、第二缓冲层1202、第三缓冲层1203、势垒层1204、钝化层503、第一阳极接触孔513、第一阳极504、介质层505、第二阳极接触孔514、第二阳极506、阴极接触孔515、阴极507、保护层508、场板层509、阳极开孔516、阳极导通金属510、阴极开孔517和阴极导通金属511。
请参阅图8-1所示，本实施例中的半导体器件是应用图2-1中的氮化镓外延层作为基板，在其上制备如前面实施例所述的半导体器件。
请一并参阅图8-2所示，本实施例还提供一种半导体器件的制备方法，其具体步骤包括：
在步骤S501中，制备如图2-1的氮化镓外延层。
在步骤S502-S510中，在如图2-1的氮化镓外延层上按照图7-2中步骤S302-S310制备半导体器件。
请参阅图9-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，例如包括：半导体衬底1300，第一缓冲层1301、后处理层1302、第二缓冲层1303、势垒层1304、钝化层603、第一阳极接触孔613、第一阳极604、介质层605、第二阳极接触孔614、第二阳极606、阴极接触孔617、阴极607、保护层608、场板层609、阳极开孔616、阳极导通金属610、阴极开孔617和阴极导通金属611。
请参阅图9-1所示，本实施例中的半导体器件是应用图3-1中的氮化镓外延层作为基板，在其上制备如前面实施例所述的半导体器件。
请一并参阅图9-2所示，本实施例还提供一种半导体器件的制备方法，其包括以下步骤：
在步骤S601-S604中，在半导体衬底1300上，制备如图3-1所示的氮化镓外延层。
在步骤S605-S613中，在如图3-1所示的氮化镓外延层上按照图7-2中步骤S302-S310制备半导体器件。
请参阅图10-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，包括：半导体衬底1300，第一缓冲层1301、后处理层1302、第二缓冲层1303、势垒层1304、介质层705、源极704、漏极706和栅极707。
请参阅图10-1所示，其中第一缓冲层1301设置在半导体衬底1300上，后处理层1302设置在第一缓冲层1301远离半导体衬底1300的一侧，第二缓冲层1303设置在后处理层1302远离第一缓冲层1301的一侧，势垒层1304设置在第二缓冲层1303远离后处理层1302的一侧，所述势垒层1304具有比所述第二缓冲层1303带隙宽的带隙，并在所述沟道中引起2D电子气(2DEG)。介质层705设置在势垒层1304远离第二缓冲层1303的一侧。源极704、漏极706和栅极707设置在介质层705中，源极704、漏极706和栅极707分别贯穿介质层705与势垒层1304连接，而一部分突出于介质层705顶部，其中栅极707伸入势垒层1304中直达势垒层1304底部，栅极707呈锥形结构，锥形上下边之比为1：2-1：4。
请参阅图10-1所示，在上述实施例的基础上，本实施例中源极704、漏极706由第三金属层组成，第三金属层依次包括第一钛金属层、铝金属层、第二钛金属层和氮化钛层。栅极707由第四金属层组成，第四金属层为镍、金合金。
请一并参阅图10-2所示，本实施例还提供了一种半导体器件的制备方法，具体步骤如下：
在步骤701中，在半导体衬底1300上，制备如图3-1所示的氮化镓外延层。
在步骤702中，然后可以采用等离子体增强化学气相电积方法，在氮化镓基外延片的表面上沉积一层氧化铪(HfO2)，形成介质层705。其中，氧化铪的厚度例如可为2000埃。
在步骤703中，对所述介质层705进行干法刻蚀，形成相对设置的源极704接触孔和漏极706接触孔。
在步骤704中，在源极704接触孔和漏极706接触孔内、以及介质层705的表面上沉积第一金属。具体地，可以采用磁控溅射镀膜工艺，在源极704接触孔和漏极706接触孔内、以及介质层705的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属层，其中第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。对第一金属进行光刻和刻蚀，从而暴露介质层705的部分表面。其中光刻的程序包括了涂胶、曝光和显影。如此，源极704接触孔上的第一金属层构成了器件的源极704，漏极706接触孔上的第一金属层构成了器件的漏极706。
在步骤705中，对暴露的介质层705的部分表面和氮化镓层进行干法刻蚀，形成栅极707接触孔。栅极707接触孔完全的穿透了介质层705，并穿过氮化镓层直达氮化镓层的底部，栅极707呈锥形结构，锥形上下边之比为1：2-1：4。
在步骤706中，采用磁控溅射镀膜工艺，在栅极707接触孔中沉积一层氮化硅层，所述氮化硅层不高于所述栅极707接触孔，然后再在所述氮化硅层上、以及栅极707接触孔的外边缘沉积Ni/Au作为第二金属，Ni/Au金属厚度比为0.01～0.04μm/0.08～0.4μm，从而构成了栅极707。故此，该栅极707是一种具有多种材料的复合结构。
请参阅图11-1所示，本发明还提供了一种基于氮化镓外延层的半导体器件，例如包括：半导体衬底1400，第一缓冲层1401、纳米缓冲层1402、第二缓冲层1403、势垒层1404、钝化层803、第一阳极接触孔813、第一阳极804、介质层805、第二阳极接触孔814、第二阳极806、阴极接触孔815、阴极807、保护层808、场板层809、阳极开孔816、阳极导通金属810、阴极开孔817和阴极导通金属811。
请参阅图11-1所示，本实施例中的半导体器件是应用图4-1中的氮化镓外延层作为基板，在其上制备如前面实施例所述的半导体器件。
请参阅图11-1所示，在其他实施例中还可以在半导体衬底1400和缓冲层之间、多层缓冲层之间、缓冲层与势垒层1404之间同时设置纳米缓冲层1402，纳米缓冲层1402为后续生长层的生长提供成核点，有利于提高后续生长层的成膜质量。
请一并参阅图11-2所示，本发明还提供一种半导体器件的制备方法，包括以下步骤：
在步骤S801-S804中，制备如图4-1的氮化镓外延层。
在步骤S805-S813中，在如图4-1所示的氮化镓外延层上按照图7-2中步骤S302-S310制备半导体器件。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体器件，其特征在于，其包括：
半导体衬底；
第一缓冲层，其设置在所述半导体衬底上；
第二缓冲层，其设置在所述第一缓冲层远离所述半导体衬底的一侧；
第三缓冲层，其设置在所述第二缓冲层远离所述第一缓冲层的一侧；
势垒层，其设置在所述第三缓冲层远离所述第二缓冲层的一侧；
钝化层，其设置在所述势垒层远离所述第三缓冲层的一侧；
第一阳极，其贯穿所述钝化层且伸入所述势垒层；
介质层，其设置在所述钝化层远离所述势垒层的一侧以及所述第一阳极与所述势垒层之间；
第二阳极，其贯穿所述介质层、所述钝化层且伸入所述势垒层；
阴极，其设置在所述介质层上且贯穿所述介质层和所述钝化层；
保护层，其设置在所述第一阳极、所述第二阳极、所述阴极与所述介质层上；
阳极导通金属，设置在所述保护层远离所述介质层的一侧，且所述阳极导通金属与所述第一阳极、所述第二阳极连接；
阴极导通金属，设置在所述保护层远离所述介质层的一侧，且所述阴极导通金属与所述阴极连接；
场板层，其设置在所述保护层上，所述场板层与所述阳极导通金属连接，其中所述阳极导通金属、所述阴极导通金属和所述场板层同步形成。
2.一种氮化镓外延层，其特征在于，其包括：
半导体衬底；
第一缓冲层，其设置在所述半导体衬底上；
第二缓冲层，其设置在所述第一缓冲层远离所述半导体衬底的一侧；
第三缓冲层，其设置在所述第二缓冲层远离所述第一缓冲层的一侧；
势垒层，其设置在所述第三缓冲层远离所述第二缓冲层的一侧。
3.根据权利要求1所述一种半导体器件，其特征在于，所述半导体器件还包括第一阳极接触孔，所述第一阳极接触孔贯穿所述钝化层且伸入所述势垒层，所述第一阳极设置在所述第一阳极接触孔内。
4.根据权利要求1所述一种半导体器件，其特征在于，所述半导体器件还包括第二阳极接触孔，所述第二阳极接触孔贯穿所述介质层、所述钝化层且伸入所述势垒层，所述第二阳极设置在所述第二阳极接触孔内。
5.根据权利要求1所述一种半导体器件，其特征在于，所述第一缓冲层为氮化铝。
6.根据权利要求1所述一种半导体器件，其特征在于，所述第一阳极与所述第二阳极，包括第一金属层和第二金属层，其中所述第一金属层设置在所述介质层远离钝化层的一侧、以及延伸至所述第一阳极接触孔和所述第二阳极接触孔内以覆盖位于所述第一阳极接触孔底部的所述介质层和所述第二阳极接触孔底部，所述第二金属层设置在所述第一金属层上且填充所述第一阳极接触孔和所述第二阳极接触孔。
7.根据权利要求1所述一种半导体器件，其特征在于，所述半导体器件还包括阴极接触孔，所述阴极接触孔贯穿所述介质层和所述钝化层，所述阴极设置在所述阴极接触孔内。
8.一种半导体器件的制备方法，其特征在于，其至少包括以下步骤：
在衬底上依次形成第一缓冲层、第二缓冲层、第三缓冲层和势垒层；
在所述势垒层上形成钝化层；
在所述钝化层和所述势垒层形成第一阳极接触孔，其中所述第一阳极接触孔贯穿所述钝化层且伸入所述势垒层；
在所述钝化层上和所述第一阳极接触孔内形成介质层，并图案化所述介质层、所述钝化层和所述势垒层以形成贯穿所述介质层、所述钝化层且伸入所述势垒层的第二阳极接触孔；
在所述介质层上和所述第二阳极接触孔内形成阳极的第一金属层；
在所述介质层和所述钝化层上形成贯穿所述介质层和所述钝化层的阴极接触孔；
在所述介质层和所述阳极的第一金属层上以及所述阴极接触孔内形成阳极的第二金属层，由此获得包括第一金属层和第二金属层的第一阳极和第二阳极以及包括第二金属层的阴极；
在所述介质层、所述第一阳极、所述第二阳极以及所述阴极上形成保护层；
图案化所述保护层以形成场板层，所述场板层与所述第一阳极和所述第二阳极连接。
9.根据权利要求8所述一种半导体器件的制备方法，其特征在于，所述第二金属层与所述阴极同步形成，且分别为多层金属结构。
10.根据权利要求8所述一种半导体器件的制备方法，其特征在于，所述第一阳极和第二阳极由层叠的第一数量金属层构成，所述阴极由层叠的第二数量金属层构成，且所述第一数量大于所述第二数量。
CN201910914003.9A 2018-09-26 2019-09-25 一种氮化镓外延层、半导体器件及其制备方法 Pending CN110620157A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811125940.8A CN109346532A (zh) 2018-09-26 2018-09-26 半导体器件及其制作方法
CN2018111259408 2018-09-26

Publications (1)

Publication Number Publication Date
CN110620157A true CN110620157A (zh) 2019-12-27

Family

ID=65307049

Family Applications (6)

Application Number Title Priority Date Filing Date
CN201811125940.8A Pending CN109346532A (zh) 2018-09-26 2018-09-26 半导体器件及其制作方法
CN201910914006.2A Pending CN110620158A (zh) 2018-09-26 2019-09-25 氮化镓外延层、半导体器件及所述半导体器件的制备方法
CN201921620855.9U Active CN210897292U (zh) 2018-09-26 2019-09-25 氮化镓外延层及半导体器件
CN201921606996.5U Active CN210866191U (zh) 2018-09-26 2019-09-25 一种氮化镓外延层及半导体器件
CN201910914003.9A Pending CN110620157A (zh) 2018-09-26 2019-09-25 一种氮化镓外延层、半导体器件及其制备方法
CN201921614642.5U Active CN210866192U (zh) 2018-09-26 2019-09-25 氮化镓外延层及半导体器件

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN201811125940.8A Pending CN109346532A (zh) 2018-09-26 2018-09-26 半导体器件及其制作方法
CN201910914006.2A Pending CN110620158A (zh) 2018-09-26 2019-09-25 氮化镓外延层、半导体器件及所述半导体器件的制备方法
CN201921620855.9U Active CN210897292U (zh) 2018-09-26 2019-09-25 氮化镓外延层及半导体器件
CN201921606996.5U Active CN210866191U (zh) 2018-09-26 2019-09-25 一种氮化镓外延层及半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921614642.5U Active CN210866192U (zh) 2018-09-26 2019-09-25 氮化镓外延层及半导体器件

Country Status (1)

Country Link
CN (6) CN109346532A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346532A (zh) * 2018-09-26 2019-02-15 深圳市晶相技术有限公司 半导体器件及其制作方法
CN115775730B (zh) * 2023-02-13 2023-06-06 江苏能华微电子科技发展有限公司 一种准垂直结构GaN肖特基二极管及其制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078683A1 (en) * 2008-09-30 2010-04-01 Sanken Electric Co., Ltd. Semiconductor device
CN101694842A (zh) * 2009-10-20 2010-04-14 中山大学 一种功率型AlGaN/GaN肖特基二极管及其制作方法
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102881718A (zh) * 2011-07-12 2013-01-16 三星电子株式会社 具有良好稳定性的氮化物基半导体器件
CN103258844A (zh) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 在硅衬底上生长高品质的iii-v族化合物层的方法
JP2014078561A (ja) * 2012-10-09 2014-05-01 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
CN204118078U (zh) * 2014-07-08 2015-01-21 中山大学 一种GaN基异质结肖特基二极管器件
KR20150044326A (ko) * 2013-10-16 2015-04-24 삼성전자주식회사 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
CN104576861A (zh) * 2013-10-21 2015-04-29 三星电子株式会社 半导体缓冲结构、半导体器件以及制造半导体器件的方法
CN205303470U (zh) * 2015-12-25 2016-06-08 成都海威华芯科技有限公司 一种增强型GaN器件
US20160380119A1 (en) * 2015-06-23 2016-12-29 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same
CN107104046A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的制备方法
CN107104154A (zh) * 2016-02-23 2017-08-29 北京大学 肖特基二极管及其制作方法
CN107230725A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓半导体器件的制备方法
CN109346532A (zh) * 2018-09-26 2019-02-15 深圳市晶相技术有限公司 半导体器件及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
CN107230623A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓肖特基二极管及其制作方法
CN107393969A (zh) * 2017-03-27 2017-11-24 香港商莫斯飞特半导体有限公司 一种氮化镓基肖特基二极管半导体器件及制造方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078683A1 (en) * 2008-09-30 2010-04-01 Sanken Electric Co., Ltd. Semiconductor device
CN101694842A (zh) * 2009-10-20 2010-04-14 中山大学 一种功率型AlGaN/GaN肖特基二极管及其制作方法
CN102881718A (zh) * 2011-07-12 2013-01-16 三星电子株式会社 具有良好稳定性的氮化物基半导体器件
CN103258844A (zh) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 在硅衬底上生长高品质的iii-v族化合物层的方法
CN106298474A (zh) * 2012-02-17 2017-01-04 晶元光电股份有限公司 在硅衬底上生长iii‑v族化合物层的方法
CN102646700A (zh) * 2012-05-07 2012-08-22 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
JP2014078561A (ja) * 2012-10-09 2014-05-01 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
KR20150044326A (ko) * 2013-10-16 2015-04-24 삼성전자주식회사 쇼트키 배리어 다이오드가 일체화된 고전자 이동도 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
CN104576861A (zh) * 2013-10-21 2015-04-29 三星电子株式会社 半导体缓冲结构、半导体器件以及制造半导体器件的方法
CN204118078U (zh) * 2014-07-08 2015-01-21 中山大学 一种GaN基异质结肖特基二极管器件
US20160380119A1 (en) * 2015-06-23 2016-12-29 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same
CN205303470U (zh) * 2015-12-25 2016-06-08 成都海威华芯科技有限公司 一种增强型GaN器件
CN107104046A (zh) * 2016-02-23 2017-08-29 北京大学 氮化镓肖特基二极管的制备方法
CN107104154A (zh) * 2016-02-23 2017-08-29 北京大学 肖特基二极管及其制作方法
CN107230725A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓半导体器件的制备方法
CN109346532A (zh) * 2018-09-26 2019-02-15 深圳市晶相技术有限公司 半导体器件及其制作方法
CN210866191U (zh) * 2018-09-26 2020-06-26 深圳市晶相技术有限公司 一种氮化镓外延层及半导体器件

Also Published As

Publication number Publication date
CN210897292U (zh) 2020-06-30
CN109346532A (zh) 2019-02-15
CN210866192U (zh) 2020-06-26
CN210866191U (zh) 2020-06-26
CN110620158A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
US10580879B2 (en) Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
CN103545361B (zh) 化合物半导体器件及其制造方法、电源装置和高频放大器
JP6035007B2 (ja) Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
JP2010021582A (ja) トランジスタ
CN103715251A (zh) 化合物半导体器件及其制造方法
CN103325822A (zh) 化合物半导体器件及其制造方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN106229345A (zh) 叠层栅介质GaN基绝缘栅高电子迁移率晶体管及制作方法
CN112420850B (zh) 一种半导体器件及其制备方法
CN103325823A (zh) 化合物半导体器件及其制造方法
CN210866191U (zh) 一种氮化镓外延层及半导体器件
JP2023511860A (ja) 構造フィーチャを共有する第ｉｉｉ族のｈｅｍｔおよびコンデンサ
JP6966689B2 (ja) 窒化物半導体装置及びその製造方法
CN115084260A (zh) 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
JP2014138167A (ja) Ｍｅｓ構造トランジスタを作製する方法、ｍｅｓ構造トランジスタ
WO2019201002A1 (zh) 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN109273527B (zh) 一种半导体结构及其形成方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN109346522B (zh) 一种半导体结构及其形成方法
CN109560135B (zh) 一种半导体结构及其形成方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构
CN113903664B (zh) 半导体器件的制备方法及其结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination