JP2014138167A - Ｍｅｓ構造トランジスタを作製する方法、ｍｅｓ構造トランジスタ - Google Patents

Abstract

【課題】電流コラプス現象の影響を低減可能なＭＥＳ構造トランジスタを作製する方法を提供する。
【解決手段】第１の膜応力を提供できる条件で成長を開始して、窒化ガリウム系半導体層１３に接するように第１シリコン窒化物膜２７を形成する。この第１シリコン窒化物膜２７の第１の膜応力の絶対値が第２シリコン窒化物膜２９の第２の膜応力の絶対値より小さいので、シリコン窒化物と窒化ガリウム系半導体との界面における界面準位の密度を低減できる。第２の膜応力を提供できる条件で成長を行って、シリコン窒化物膜２７上にシリコン窒化物膜２９を形成する。このシリコン窒化物膜２９の第２の膜応力の絶対値がシリコン窒化物膜２７の第１の膜応力の絶対値より大きいので、シリコン窒化物膜２９の捕獲準位の密度を低減でき、ＳｉＮ膜中の捕獲準位密度が減少するので、電流コラプスも低減できる。
【選択図】図３

Description

本発明は、ＭＥＳ構造トランジスタを作製する方法、及びＭＥＳ構造トランジスタに関する。

非特許文献１は、ＧａＮ系メタルショットキ半導体（ＭＥＳ）電界効果トランジスタ（ＦＥＴ）を開示する。電界効果トランジスタは、半絶縁バッファ層上に設けられたＳｉドープＧａＮチャネル層を有する。

S. C. BINARI, W. KRUPPA, H. B. DIETRICH, G. KELNER, A. E. WlCKENDEN and J. A. FREITAS JR " FABRICATION AND CHARACTERIZATION OF GaN FETs" Solid-StateElectronics Vol. 41, No. 10, pp. 1549--1554, 1997

ＳｉＮ膜をパッシベーション膜として用いたＧａＮ系ＭＥＳＦＥＴにおいては、電流コラプスの現象（ドレイン電流の低下現象）が観察されている。

ＧａＮ系ＭＥＳＦＥＴにおいて生じる電流コラプス現象は、シリコン窒化物パッシベーション膜にトラップされるキャリアが原因になっている。シリコン窒化物膜中の欠陥はキャリアの捕獲準位を形成する。いわゆる緻密なシリコン窒化物膜は低い欠陥密度を有している。しかしながら、発明者の研究の結果によれば、緻密なシリコン窒化物膜は大きな膜応力を有しており、この大きな膜応力は界面準位を増加させている可能性がある。界面準位の増加は、界面におけるキャリア捕獲を増加させる。

本発明は、このような事情を鑑みて為されたものであり、電流コラプス現象の影響を低減可能なＭＥＳ構造トランジスタを作製する方法を提供することを目的とし、また電流コラプス現象の影響を低減可能な構造を有するＭＥＳ構造トランジスタを提供することを目的とする。

本発明は、ＭＥＳ構造トランジスタを作製する方法に係る。この方法は、（ａ）第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有しＭＥＳ構造トランジスタのためのエピタキシャル基板を準備する工程と、（ｂ）前記エピタキシャル基板の前記主面の前記第１エリアにショットキ接合を成すゲート電極と、前記エピタキシャル基板の前記主面の前記第２エリア及び前記第３エリアにそれぞれ電気的接触を成すソース電極及びドレイン電極と、前記エピタキシャル基板の前記主面の前記第４エリア上に設けられた絶縁膜とを含む電極・パッシベーション構造を形成する工程と、を備える。前記エピタキシャル基板は、窒化ガリウム系半導体からなる窒化ガリウム系半導体層を含み、前記第４エリアは前記第１エリア、前記第２エリア及び前記第３エリアを囲んでおり、前記絶縁膜を形成する前記工程は、第１の膜応力を提供できる成膜条件で成長を開始して、前記窒化ガリウム系半導体層に接するように覆って第１シリコン窒化物を形成する工程と、前記第１シリコン窒化物を成長した後に、第２の膜応力を提供できる成膜条件で成長を行って、第２シリコン窒化物を形成する工程と、を含み、前記第２の膜応力の絶対値は前記第１の膜応力の絶対値より大きい。

このＭＥＳ構造トランジスタを作製する方法（以下、「作製方法」と記す）によれば、第２の膜応力を提供できる成膜条件で成長を行って、第１シリコン窒化物上に第２シリコン窒化物を形成する。チャネルから離れた第２シリコン窒化物にキャリアがトラップされると、この捕獲キャリアの電荷の電界はチャネルを撹乱する。しかしながら、この第２シリコン窒化物の第２の膜応力の絶対値が第１シリコン窒化物の第１の膜応力の絶対値より大きい。これ故に、第２シリコン窒化物の膜中の捕獲準位の密度を低減できる。

また、第１の膜応力を提供できる成膜条件で成長を開始して、第１シリコン窒化物を窒化ガリウム系半導体層に接するように形成する。第１シリコン窒化物が窒化ガリウム系半導体層に接して界面を形成しており、チャネル層を流れるキャリアが該界面の界面準位にトラップされると、この捕獲キャリアは電流コラプスの原因になる。しかしながら、この第１シリコン窒化物の第１の膜応力の絶対値が第２シリコン窒化物の第２の膜応力の絶対値より小さい。これ故に、シリコン窒化物と窒化ガリウム系半導体との界面における界面準位の密度を低減できる。

第２シリコン窒化物膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜が第２シリコン窒化物膜とチャネル層との間に設けられるので、絶縁膜全体としても膜応力の増加を避けることができる。絶縁膜が第１シリコン窒化物膜及び第２シリコン窒化物膜を含むので、絶縁膜に十分な厚さを提供できる。

本発明に係る作製方法では、前記第２シリコン窒化物は２０ｎｍ以下の膜厚を有しており、前記第１シリコン窒化物の膜厚は前記第２シリコン窒化物の膜厚より厚いことがよい。

この製造方法によれば、第２シリコン窒化物の膜厚が２０ｎｍ以下である。この膜厚範囲では、その大きな膜応力に起因する膜剥がれを避けることができる。

本発明に係る作製方法では、前記第１シリコン窒化物及び前記第２シリコン窒化物の成膜は、プラズマＣＶＤ法で堆積され、前記第２の膜応力は１ギガパスカル以上であり、前記第１の膜応力は５００メガパスカル以下であり、前記窒化ガリウム系半導体層はＧａＮからなることが良い。

この製造方法によれば、第２シリコン窒化物における第２の膜応力がＧａＮ上において１ギガパスカル以上であるので、第２シリコン窒化物は緻密な膜構造を有する。また、第１シリコン窒化物における第１の膜応力はＧａＮ上において５００メガパスカル以下であるので、パッシベーション用の絶縁膜全体としての膜応力の増大を避けることができる。

本発明に係る作製方法では、前記第２の膜応力は圧縮応力であり、前記第１の膜応力は圧縮応力又は引っ張り応力であることが良い。

本発明に係る作製方法では、前記第１シリコン窒化物における膜中の（Ｓｉ／Ｎ）_１は0.80以上であり、前記第２シリコン窒化物における膜中の（Ｓｉ／Ｎ）_２は0.77以下であり、前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_１は前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_２より大きいことが良い。

この製造方法によれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_２が0.77以下の第２シリコン窒化物は緻密な膜であり、また窒化ガリウム系半導体上において大きな膜応力を示す。（Ｓｉ／Ｎ）_１が0.80以上の第１シリコン窒化物は、緻密な膜質であると共に膜応力の増大を抑制できる。

本発明に係る作製方法では、前記ゲート電極は、エピタキシャル基板上に絶縁膜を形成する前に形成されることが良い。或いは、本発明に係る作製方法では、前記ゲート電極は、エピタキシャル基板上に絶縁膜を形成した後に形成されることが良い。

本発明に係るＭＥＳ構造トランジスタは、（ａ）第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有する半導体領域と、（ｂ）前記半導体領域の前記第１エリアにショットキ接合を成すゲート電極と、（ｃ）前記半導体領域の前記第２エリア及び前記第３エリアにそれぞれ電気的接触を成すソース電極及びドレイン電極と、（ｄ）前記半導体領域の前記第４エリアを覆う絶縁膜と、を備える。前記半導体領域は、窒化ガリウム系半導体からなるチャネル層を含み、前記第４エリアは前記第１エリア、前記第２エリア及び前記第３エリアを囲んでおり、前記絶縁膜は、前記チャネル層の前記窒化ガリウム系半導体に接触を成す第１シリコン窒化物膜と、前記第１シリコン窒化物膜上に設けられた第２シリコン窒化物膜とを備え、前記第１シリコン窒化物膜の厚さは前記第２シリコン窒化物膜の厚さより厚く、前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_１は0.80以上であり、前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_２は0.77以下であり、前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_１は前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_２はより大きい。

このＭＥＳ構造トランジスタによれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５である。（Ｓｉ／Ｎ）_２は0.77以下の第２シリコン窒化物膜は窒化ガリウム系半導体上において大きな膜応力を示し、また緻密な膜である。これ故に、第２シリコン窒化物膜中の欠陥密度が小さい。また、（Ｓｉ／Ｎ）_１が0.80以上の第１シリコン窒化物膜は緻密な膜質であると共に、第１シリコン窒化物膜における第１の膜応力の絶対値は第２シリコン窒化物膜における第２の膜応力の絶対値より小さい。これ故に、緻密な第２シリコン窒化物膜が絶縁膜と半導体との界面から離れているので、大きな膜応力に起因する界面準位の増加を避けることができる。

第２シリコン窒化物膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜が第２シリコン窒化物膜とチャネル層との間に設けられるので、絶縁膜全体としても膜応力の増加を避けることができる。絶縁膜が第１シリコン窒化物膜及び第２シリコン窒化物膜を含むので、絶縁膜に十分な厚さを提供できる。

本発明に係るＭＥＳ構造トランジスタでは、前記第２シリコン窒化物膜は２０ｎｍ以下であることが良い。このＭＥＳ構造トランジスタによれば、第２シリコン窒化物膜の膜厚が２０ｎｍ以下であるので、この膜厚の範囲では、その大きな膜応力に起因する膜剥がれを避けることができる。

本発明に係るＭＥＳ構造トランジスタでは、前記チャネル層の前記窒化ガリウム系半導体は４．１エレクトロンボルト以下のバンドギャップを有することが良い。このＭＥＳ構造トランジスタによれば、バンドギャップの４．１エレクトロンボルト以下の窒化ガリウム系半導体からなるチャネル層は、シリコン窒化物膜を含む絶縁膜をパッシベーションに用いることを可能にする。

本発明に係るＭＥＳ構造トランジスタでは、前記チャネル層の前記窒化ガリウム系半導体はＧａＮからなることが良い。このＭＥＳ構造トランジスタによれば、第１シリコン窒化物膜における第１の膜応力の絶対値が第２シリコン窒化物膜における第２の膜応力の絶対値より小さいので、チャネル層がＧａＮを備えるとき、チャネル層におけるピエゾ電界を低減できる。

本発明に係るＭＥＳ構造トランジスタでは、前記第１シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、前記第１シリコン窒化物膜は、１ギガパスカル以上の第１の膜応力を有しており、前記第２シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、前記第１シリコン窒化物膜は、５００メガパスカル以下の第１の膜応力を有することができる。

このＭＥＳ構造トランジスタによれば、該ＭＥＳ構造トランジスタにシリコン窒化物膜を適用するに際して、シリコン窒化物膜の品質を膜応力に基づき評価できる。

以上説明したように、本発明によれば、電流コラプス現象の影響を低減可能なＭＥＳ構造トランジスタを作製する方法を提供できる。また、本発明によれば、電流コラプス現象の影響を低減可能な構造を有するＭＥＳ構造トランジスタを提供できる。

図１は、ＭＥＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。 図２は、ＭＥＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。 図３は、ＭＥＳ構造トランジスタを作製する方法における主要な工程を模式的に示す図面である。 図４は、Ｓｉ原料のシラン流量と膜応力との関係を示す図面である。 図５は、Ｓｉ原料のシラン流量と、窒化シリコンの成膜におけるモル比（Ｓｉ／Ｎ）との関係を示す図面である。 図６は、ＧａＮ基板上に形成された単一の窒化シリコン膜の膜応力とリーク電流との関係を示す図面である。 図７は、実施例に関連する三種類のＭＩＳ構造Ｘ、Ｙ、Ｚを示す図面である。 図８は、電極を含むＭＩＳ構造Ｘ、Ｙ、Ｚの平面構造を示す図面である。 図９は、ＭＩＳ構造Ｘ、Ｙ、Ｚの電圧−リーク電流の特性を示す図面である。 図１０は、三種類のＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄを示す図面である。 図１１は、ＭＩＳ構造Ａ、Ｂ、ＣのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法により評価した特性を示す図面である。 図１２は、ＭＩＳ構造ＤのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法による評価した評価した特性を示す図面である。 図１３は、ＭＩＳ構造Ａ、Ｂ、ＣのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ａ、Ｓａｍｐｌｅ．Ｂ、Ｓａｍｐｌｅ．Ｃ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す図面である。 図１４は、ＭＩＳ構造Ｃ、及び、ＭＩＳ構造ＣのためのＳｉＮ膜の成膜に先立つＮ２プラズマ処理の適用したＭＩＳ構造におけるＣ−Ｖ特性を示す図面である。 図１５は、ＭＩＳ構造ＤのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ｄ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す図面である。 図１６は、ＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄにおける電界−電流特性（Ｊ−Ｅ特性）を示す図面である。

引き続いて、添付図面を参照しながら、本発明のＭＥＳ構造トランジスタ、及びＭＥＳ構造トランジスタを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１〜図３は、ＭＥＳ構造を有する電界効果トランジスタ（ＦＥＴ）を作製する方法における主要な工程を模式的に示す図面である。工程Ｓ１０１では、ＭＥＳ構造トランジスタのための基板を準備する。引き続く工程において、この基板上に、ＭＥＳ構造トランジスタのためのIII族窒化物半導体膜をエピタキシャルに成長する。図１の（ａ）部を参照すると、この基板は、参照符号「１１」として参照される。この基板１１は主面１１ａ及び裏面１１ｂを有する。基板１１は、例えばＳｉＣ、サファイア、ＧａＮ、Si等であることができる。

次いで、基板１１は、図１の（ａ）部に示されるように、基板１１を成長炉１０ａに配置した後に、工程Ｓ１０２において、図１の（ａ）部に示されるように、チャネル層のためのIII族窒化物半導体膜１３を基板１１の主面１１ａ上にエピタキシャルに成長する。必要な場合には、チャネル層に必要な品質をIII族窒化物半導体膜１３に付与するために、III族窒化物半導体膜１３の成長に先立って一又は複数のIII族窒化物半導体膜を成長することができる。III族窒化物半導体膜１３の成長に先立って、例えばIII族窒化物半導体からなるバッファ層を成長することができる。本実施例では、III族窒化物半導体膜１３は例えばＧａＮ又はＡｌＧａＮであることができ、このＡｌＧａＮのＡｌ組成は0.3以下であることができる。基板１１の主面１１ａ上に順に、バッファ層１５（例えばＡｌＧａＮ層）、ｉ−ＧａＮ層１７、ｎ−ＡｌＧａＮ層１９、及びIII族窒化物半導体膜１３（ｎ−ＧａＮ層）を成長する。この工程では、基板１１の主面１１ａ上にエピタキシャル積層構造２１が形成されて、エピタキシャル基板Ｅのエピ構造の作製が完了する。

エピタキシャル基板Ｅの一例を示す。
ｎ−ＧａＮ層１３：厚さ5nm。
ＡｌＧａＮバッファ層１５：厚さ600nm。
ｉ−ＧａＮ層１７：厚さ1000nm。
ｎ−ＡｌＧａＮ層１９：厚さ5nm。
本実施例では、エピタキシャル基板Ｅのエピタキシャル積層構造２１の表面は、チャネル層のためのＧａＮ層の表面からなる。ＭＥＳ構造トランジスタのためのエピタキシャル基板Ｅの主面２１ａ（すなわち、半導体膜１３の主面１３ａ）は、第１エリア、第２エリア、第３エリア及び第４エリアを含む。後に工程から理解されるように、エピタキシャル基板主面の第１エリアにはゲート電極がショットキ接合を成し、エピタキシャル基板主面の第２エリア及び第３エリアには、それぞれソース電極及びドレイン電極が電気的接触を成し、エピタキシャル基板主面の第４エリア上に、絶縁膜が設けられる。第４エリアは、第１エリアと第２エリアとの間及び第１エリアと第３エリアとの間に少なくとも存在する。エピタキシャル基板主面において、第４エリアは第１エリア、第２エリア及び第３エリアを囲むことができる。第１エリアは、第２エリアと第３エリアとの間に位置する。

工程Ｓ１０３では、絶縁膜の成長に先立って、図１の（ｂ）部に示されるように、エピタキシャル基板Ｅに前処理を行う。この前処理では、処理装置１０ｂでエピタキシャル基板Ｅを、例えばフッ化水素酸溶液２３に浸す。このフッ化水素酸溶液２３は、例えば０．５％溶液である。この前処理により、エピタキシャル基板Ｅの表面２１ａに形成された自然酸化膜が除去される。これまでの工程により、窒化ガリウム系半導体層１３を含みＭＥＳ構造トランジスタのためのエピタキシャル基板Ｅが準備された。なお、この準備は、上記の実施例に限定されるものではない。

次いで、電極・パッシベーション構造をエピタキシャル基板Ｅ上に形成する。本実施例では、パッシベーションのための絶縁膜を成長した後に、ゲート電極、ソース電極及びドレイン電極を形成する。しかしながら、ゲート電極、ソース電極及びドレイン電極を形成した後に、パッシベーションのための絶縁膜を成長することができる。このとき、絶縁膜の成長条件として、本実施例と同様にものを適用できる。

工程Ｓ１０４では、成膜装置１０ｃにおいて、前処理済みのエピタキシャル基板Ｅ上にシリコン窒化物膜（図２の（ｂ）部に示される膜２５）を成膜装置１０ｃで形成する。本実施例では、絶縁膜２５は窒化シリコン（ＳｉＮ）からなる。成膜装置１０ｃは、マイクロ波プラズマＣＶＤ法を適用できる処理部を含む。成膜装置１０ｃのステージ上にはエピタキシャル基板Ｅを配置する。

絶縁膜２５を形成する工程Ｓ１０４では、成膜装置１０ｃにエピタキシャル基板Ｅをロードして後に、まず工程Ｓ１０５において、図１の（ｃ）部に示されるように、窒素原料及びシリコン原料を含むガスＧ１を成膜装置１０ｃに供給して、エピタキシャル基板Ｅの処理済みの主面２１ａ上に第１シリコン窒化物を堆積する。この堆積により、第１絶縁層２７が成長され、この絶縁層２７は第１シリコン窒化物からなることができる。この成膜では、例えば、第１の膜応力を提供できる成膜条件で成長を開始して、窒化ガリウム系半導体層１３に接するように覆って第１シリコン窒化物の絶縁層２７を形成されていく。窒素原料は例えば窒素（Ｎ_２）,アンモニア等であり、またシリコン原料は例えばシラン（ＳｉＨ_４）,ジシラン（Si₂H₆）等といった無機シラン系材料を用いることができる。

絶縁層２７の成長条件の一例は以下に示す。
成膜温度、摂氏４００度。
プラズマパワー、２０００ワット。
窒素原料の流量（Ａｒ：Ｎ２：Ｈ２）、２０：７５：１５（ｓｃｃｍ）。
シリコン原料の流量、3.0〜9.0sccm。
ガス圧力、１．６９Ｐａ。

なお、第１シリコン窒化物は、例えば膜厚40nmでｃ面ＧａＮ基板上に成長されるときに第１の膜応力を提供できる第１成膜条件で成長される。膜応力の測定は、光てこ法を用いて測定される。本実施例では、第１成膜条件は500MPaの膜応力を示すように決定される。この成膜条件はシラン流量5sccmである。また、絶縁層２７は、例えば30nmの厚さを有する。

絶縁層２７を成膜に引き続き、まず工程Ｓ１０６において、図２の（ａ）部に示されるように、窒素原料及びシリコン原料を含むガスＧ２を成膜装置１０ｃに供給して、エピタキシャル基板Ｅの処理済みの主面２１ａ上に第２シリコン窒化物を堆積する。この堆積により、本実施例では、窒化ガリウム系半導体層１３及び絶縁層２７上に第２絶縁層２９が成長され、この絶縁層２９は第２シリコン窒化物からなることができる。この成膜は、例えば、第１の膜応力と異なる第２の膜応力を提供できるように、第１成膜条件と異なる第２成膜条件で成長を行って、例えば絶縁層２７の表面２７ａに接して覆うように第２シリコン窒化物の絶縁層２９を形成していく。

絶縁層２９の成長条件の一例は以下に示す。
成膜温度、摂氏４００度。
プラズマパワー、２０００ワット。
窒素原料の流量（Ａｒ：Ｎ２：Ｈ２）、２０：７５：１５（ｓｃｃｍ）。
シリコン原料の流量、0.5〜2.0sccm。
ガス圧力、１．６９Ｐａ。

なお、第２シリコン窒化物は、膜厚40nmでｃ面ＧａＮ基板上に成長されるときに第２の膜応力を提供できる第２成膜条件で成長される。膜応力の測定は、光てこ法を用いて測定される。本実施例では、第２成膜条件は１ＧＰａの膜応力を示すように決定される。この第２成膜条件はシラン流量0.5sccmである。また、絶縁層２９は、例えば２０ｎｍの厚さを有する。絶縁層２７の膜厚が絶縁層２９の膜厚より厚く、30nmである。

第１シリコン窒化物の絶縁層２７及び第２シリコン窒化物の絶縁層２９は、プラズマＣＶＤ法で堆積されるとき、絶縁層２７及び絶縁層２９の成膜のためのシリコン原料は無機シラン系ガスを含むことがよい。絶縁層２７及び絶縁層２９の成膜のための窒素原料は窒素ガスを含むことがよい。絶縁層２７の成膜における無機シラン系ガス流量は、絶縁層２９の成膜における無機シラン系ガス流量より大きい。

第１成膜条件及び第２成膜条件は、第２の膜応力の絶対値が第１の膜応力の絶対値より大きくなるように設定されることが良く、半導体層１３がＧａＮからなるときは、膜応力の評価に適用した絶縁膜の厚さの違いに依存した差が生じているかもしれないが、堆積層２７、２９は、評価値と同じような膜応力を有する。半導体層１３がＧａＮと異なるIII族窒化物、例えばＡｌＧａＮからなるときは、第２の膜応力の絶対値が第１の膜応力の絶対値より大きいことにおいては違いが生じない。

第１シリコン窒化物の絶縁層２７における膜中の（Ｓｉ／Ｎ）_１は0.80以上であり、1.0以下であり、また第２シリコン窒化物の絶縁層２９における膜中の（Ｓｉ／Ｎ）_２は0.77以下であることが好ましい。この製造方法によれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_２が0.77以下の第２シリコン窒化物は緻密な膜であり、また窒化ガリウム系半導体上において大きな膜応力を示す。（Ｓｉ／Ｎ）_１が0.80以上の第１シリコン窒化物は、緻密な膜である一方で、膜応力の増大を抑制できる。本実施例では、シリコン窒化物の組成は、シラン流量により制御できる。

本実施例では、第１絶縁膜２７及び第２絶縁層２９の成長の後に、絶縁膜２５の形成を完了する。なお、第１成膜条件から第２成膜条件への変更は、階段状に行われるようにしても行ってもよいし、第１成膜条件から連続的な成膜条件の変更により第２成膜条件に至ることができる。

工程Ｓ１０７では、オーミック電極を形成する。まず、工程Ｓ１０８では、図２の（ｂ）部に示されるように、絶縁膜２５上に、オーミック電極のための開口を規定するマスク３１を形成する。このマスク３１は例えばレジストからなることができる。レジストマスク３１は、例えば、レジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。レジストマスク３１は、本実施例では、トランジスタのソース電極及びドレイン電極を形成すべき位置（第２エリア及び第３エリア）に開口３１ａを有する。

次いで、工程Ｓ１０９では、図２の（ｃ）部に示されるように、マスク３１を用いて絶縁膜２５を装置１０ｄを用いてエッチングする。このエッチングの結果、マスク３１の開口３１ａに対応して、絶縁膜２５にオーミック電極のための開口２５ａ、２５ｂが形成される。これらの開口２５ａ、２５ｂには、エピタキシャル基板Ｅの上面が露出される。本実施例では、絶縁膜２５の全体が窒化シリコンからなるので、ホットリン酸をエッチャントとして用いてウエットエッチングを行うことができる。トランジスタのソース電極及びドレイン電極を形成すべき位置に合わせて絶縁膜２５に開口２５ａ、２５ｂを形成した後に、マスク３１を除去する。

工程Ｓ１１０では、絶縁膜２５に開口２５ａ、２５ｂを形成した後に、図３の（ａ）部に示されるように、トランジスタのソース電極３３ａ及びドレイン電極３３ｂを形成する。ソース電極３３ａ及びドレイン電極３３ｂの各々は、開口２５ａ、２５ｂを通して、窒化ガリウム系半導体層１３の表面１３ａ（２１ａ）に接触を成す。ソース電極３３ａ及びドレイン電極３３ｂは例えばＡｌ／Ｔｉ構造を有することができる。これらの電極は、例えば金属膜の成膜及びリフトオフ法を用いることにより形成できる。リフトオフ法のためのマスクは、例えばレジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。

次いで、オーミック接触のための電極を形成した後に、アロイを行う。アロイ条件の一例を以下に示す。
雰囲気、Ｎ２。
熱処理温度、摂氏６００度。
時間、１０分。
このアロイにより、ソース電極３３ａ及びドレイン電極３３ｂと窒化ガリウム系半導体層１３との電気的な接触が良好になる。

次いで、工程Ｓ１１１では、図３の（ｃ）部に示されるように、ソース電極３３ａとドレイン電極３３ｂとの間に位置するようにゲート電極３７を形成する。本実施例では、ゲート電極３７は、ゲート電極３７とドレイン電極３３ｂとの距離がゲート電極３７とソース電極３３ａとの距離より長くなるように非対称な位置に形成される。図３の（ｂ）を参照すると、ソース電極３３ａ及びドレイン電極３３ｂ並びに絶縁膜２５上に、ショットキ電極のための開口を規定するマスク３９を工程Ｓ１０８と同様に形成する。このマスク３９は例えばレジストからなることができる。レジストマスク３９は、例えば、レジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。レジストマスク３９は、本実施例では、トランジスタのゲート電極３７を形成すべき位置（第１エリア）に開口３９ａを有する。この開口３９ａにおいて、ゲート電極３７は、図３の（ｃ）部に示されるように、エピタキシャル基板の窒化ガリウム系半導体表面（第１エリア）に直接に接触するように形成され、これ故にショットキ接触３５ｂを成す。ゲート電極３７は例えばNi/Au等からなることができる。本実施例では、ゲート電極３７の材料は例えばNi/Auである。電極のための金属膜の形成には、例えば真空蒸着法を用いることができる。この電極３７のための加工には、例えば金属膜の成膜及びリフトオフ法を用いることができる。リフトオフ法のためのマスクは、例えば、レジスト膜の塗布、見合わせ、露光、現像等に工程を介して形成されることができる。ゲート電極３７は、開口３９ａにおいて窒化ガリウム系半導体にショットキ接合を成す柱状部３７ａと、この柱状部から絶縁膜２５の表面に沿って延在する延長部３７ｂとを含むことができる。

この作製方法（ＭＥＳ構造トランジスタを作製する方法）では、第１の膜応力を提供できる成膜条件で成長を開始して、窒化ガリウム系半導体層１３に接するように第１シリコン窒化物（以下、絶縁膜２７と同じく参照符号２７として参照する）を形成する。

第１シリコン窒化物膜２７が窒化ガリウム系半導体層に接して界面を形成しており、チャネル層を流れるキャリアが該界面の界面準位にトラップされると、この捕獲キャリアは電流コラプスの原因になる。しかしながら、この第１シリコン窒化物膜２７の第１の膜応力の絶対値が第２シリコン窒化物（以下、絶縁膜２９と同じく参照符号２９として参照する）の第２の膜応力の絶対値より小さい。これ故に、シリコン窒化物と窒化ガリウム系半導体との界面における界面準位の密度を低減できる。

また、第２の膜応力を提供できる成膜条件で成長を行って、第１シリコン窒化物膜２７上に第２シリコン窒化物膜２９を形成する。チャネルから離れた第２シリコン窒化物にキャリアがトラップされると、膜中の捕獲キャリアの電荷からの電界もチャネルを撹乱する。しかしながら、この第２シリコン窒化物膜２９の第２の膜応力の絶対値が第１シリコン窒化物膜２７の第１の膜応力の絶対値より大きい。これ故に、第２シリコン窒化物膜２９の捕獲準位の密度を低減できる。

第２シリコン窒化物膜２９自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜２７が第２シリコン窒化物膜２９とチャネル層との間に設けられるので、絶縁膜全体としても膜応力の増加を避けることができる。絶縁膜２５が第１シリコン窒化物膜２７及び第２シリコン窒化物膜２９を含むので、絶縁膜２５に十分な厚さを提供できる。

単一の組成のシリコン窒化膜（ＳｉＮ）からなるパッシベーション膜を用いるＧａＮ系ＭＥＳ電界効果トランジスタ（ＭＥＳＦＥＴ）においては、電流コラプス、及びゲート電極−ドレイン電極の間のリーク電流を発生させる原因が、ゲート電極−ソース電極間の窒化ガリウム系半導体表面に成長されたシリコン窒化物パッシベーション膜の品質に起因して引き起こされる。

具体的には、発明者らは、電流コラプスは、ＧａＮ上に形成したＳｉＮ膜中の欠陥及び界面準位にトラップされたキャリア（電子）の両方に起因して生じ、さらに、当該ＳｉＮ膜中及び半導体−ＳＩＮ界面のキャリアトラップを減少させることで、電流コラプスも低減できると考えている。

また、発明者らは、このＧａＮ系ＭＥＳＦＥＴにおいては、ゲート電極−ドレイン電極間に大きな電圧が印加されるので、パッシベーション膜であるＳｉＮ膜にも高い耐圧が要求されると考えている。しかし、発明者らの知見によれば、ＧａＮ上に通常のＳｉＮ膜を形成した場合、耐圧が十分ではない。

このような技術的背景から、ＧａＮ系ＭＥＳ電界効果トランジスタ（ＭＥＳＦＥＴ）４１には、上記の電流コラプスを低減するとともに、リーク電流の小さい十分な耐圧を有するパッシベーション膜が求められている。ゲート電極−ドレイン電極間のリーク電流は、トランジスタの耐圧低下として特性に現れる。電流コラプス低減に加えて、リーク電流低減がＧａＮ系ＭＥＳ電界効果トランジスタ（ＭＥＳＦＥＴ）における技術課題となる。

本実施の形態における上記の工程により、ＭＥＳ構造トランジスタ４１が作製された。なお、このＭＥＳ構造トランジスタ４１の作製方法では、ゲート電極３７がエピタキシャル基板Ｅ上に絶縁膜２５を形成する前に形成されることができる。この工程順序によれば、絶縁膜25をエッチングする工程が省け、プロセス工程が短縮される利点がある。

このＭＥＳ構造トランジスタ４１の作製方法は、ゲート電極３７がエピタキシャル基板Ｅ上に絶縁膜２５を形成した後に形成されることができる。このときの絶縁膜２５の形成においては、例えばシリコン窒化膜のパターニングが最終工程となるので、ソース電極、ゲート電極及びドレイン電極はシリコン窒化膜に覆われることはない。

ＭＥＳ構造トランジスタ４１では、第１シリコン窒化物の膜厚は第２シリコン窒化物の膜厚より厚いことがよい。第２シリコン窒化物膜２９の膜自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜２７の膜厚が第２シリコン窒化物膜２９の厚さより厚いので、絶縁膜２５全体としても膜応力の増加を避けることができる。

第２シリコン窒化物の絶縁層２９は例えば２０ｎｍ以下の膜厚を有することができる。第２シリコン窒化物の膜厚が２０ｎｍ以下であるので、その大きな膜応力に起因する膜剥がれを避けることができる。第１シリコン窒化物の絶縁層２７は例えば３０ｎｍ程度の膜厚を有することができる。また、絶縁膜２５は全体として例えば50nm程度の膜厚を有することができる。

第１シリコン窒化物の絶縁層２７及び第２シリコン窒化物の絶縁層２９の成膜は、プラズマＣＶＤ法で堆積される。マイクロ波プラズマＣＶＤ法といった化学的気相成長法によれば、膜応力の調整が容易である。本実施例では、絶縁層２９の第２の膜応力は１ギガパスカル以上であることが好ましく、また絶縁層２７の第１の膜応力は５００メガパスカル以下であることが好ましい。好適な実施例では、窒化ガリウム系半導体層は例えばＧａＮからなることができる。

この製造方法によれば、第２シリコン窒化物の絶縁層２９における第２の膜応力がＧａＮ上において１ギガパスカル以上であるので、第２シリコン窒化物の絶縁層２９は緻密な膜構造を有する。また、第１シリコン窒化物の絶縁層２７における第１の膜応力はＧａＮ上において５００メガパスカル以下であるので、パッシベーション用の絶縁膜全体としての膜応力の増大を避けることができる。一方で、絶縁膜２５の構造は、絶縁膜全体として、リーク電流を低減できるような膜緻密性を提供できる。また、このような絶縁膜２５の構造によれば、ゲート電極からドレイン電極へのチャネル層を流れるホットキャリアが電極間の電界に引かれて絶縁膜２５内にトラップされることを低減できる。これは、電流コラプスの低減に寄与する。

このような絶縁膜２５では、絶縁層２９の第２の膜応力は圧縮応力であり、また絶縁層２７の第１の膜応力は圧縮応力又は引っ張り応力であることがよい。成膜の際に膜応力の制御が容易になる。

図１〜図３を参照しながら、ＭＥＳ構造トランジスタ４１の製造方法を説明してきたが、引き続く説明においても、理解を容易にするために、可能な場合には、図１〜図３における参照番号を用いる。

図３の（ｃ）部を参照するとき、ＭＥＳ構造トランジスタ４１は、半導体領域２１と、ゲート電極３７と、ソース電極３３ａ及びドレイン電極３３ｂと、絶縁膜２５とを備える。半導体領域２１は窒化ガリウム系半導体からなるチャネル層１３を含み、本実施例ではチャネル層１３は半導体領域２１の最表面に位置する。また、半導体領域２１は主面２１ａ（１３ａ）は、第１エリア２１ｂ（１３ｂ）、第２エリア２１ｃ（１３ｃ）、第３エリア２１ｄ（１３ｄ）及び第４エリア２１ｅ（１３ｅ）を含む。ゲート電極３７は、半導体領域２１の第１エリア２１ｂにショットキ接合３５ｂを成す。ソース電極３３ａ及びドレイン電極３３ｂは、それぞれ、半導体領域２１の第２エリア２１ｃ及び第３エリア２１ｄに電気的接触（例えばオーミック接触）３５ａを成す。絶縁膜２５は、半導体領域の第４エリア２１ｅを覆う。第４エリア２１ｅは、第１エリアと第２エリア２１ｂとの間及び第１エリア２１ｂと第３エリア２１ｄとの間に少なくとも存在する。第４エリア２１ｅは第１エリア２１ｂ、第２エリア２１ｃ及び第３エリア２１ｄを囲むことができる。絶縁膜２５は第１シリコン窒化物膜２７と第２シリコン窒化物膜２９とを備える。第１シリコン窒化物膜２７はチャネル層１３の窒化ガリウム系半導体に接触を成す。第２シリコン窒化物膜２９はゲート電極３７に接触を成す。

第１シリコン窒化物膜２７の厚さは第２シリコン窒化物膜２９の厚さより厚く、第１シリコン窒化物膜２７における（Ｓｉ／Ｎ）_１は0.80以上であり、第２シリコン窒化物膜２９における（Ｓｉ／Ｎ）_２は0.77以下である。第１シリコン窒化物膜２７における（Ｓｉ／Ｎ）_１は第２シリコン窒化物膜２９における（Ｓｉ／Ｎ）_２より大きい。

このＭＥＳ構造トランジスタ４１によれば、理想的なシリコン窒化物における、窒素モル量に対するシリコンモル量の比（Ｓｉ／Ｎ）は０．７５であるので、（Ｓｉ／Ｎ）_２が0.77以下の第２シリコン窒化物膜２９は窒化ガリウム系半導体上において大きな膜応力を示し、また非常に緻密な膜である。これ故に、第２シリコン窒化物膜２９中の欠陥密度は小さい。また、（Ｓｉ／Ｎ）_１が0.80以上の第１シリコン窒化物膜２７は緻密な膜である一方で、第１シリコン窒化物膜２７における第１の膜応力の絶対値は第２シリコン窒化物膜２９における第２の膜応力の絶対値より小さい。これ故に、緻密な第２シリコン窒化物膜２９が絶縁膜と半導体との界面から離れているので、大きな膜応力に起因する界面準位の増加を避けることができる。

第２シリコン窒化物膜２９自体は大きな膜応力を内包するけれども、第１シリコン窒化物膜２７が第２シリコン窒化物膜２９とチャネル層１３との間に設けられるので、絶縁膜２５全体としても膜応力の増加を避けることができる。また、絶縁膜２５が第１シリコン窒化物膜２７及び第２シリコン窒化物膜２９を含むので、絶縁膜２５に十分な厚さを提供できる。

一実施例では、第２シリコン窒化物の絶縁層２９は２０ｎｍ以下であることが好ましい。第２シリコン窒化物の絶縁層２９の膜厚が２０ｎｍ以下であるので、その大きな膜応力に起因する膜剥がれを避けることができる。

チャネル層１３の窒化ガリウム系半導体は４．１エレクトロンボルト以下のバンドギャップを有する。バンドギャップの４．１エレクトロンボルト以下の窒化ガリウム系半導体からなるチャネル層１３は、シリコン窒化物膜を含む絶縁膜２５を用いることを可能にする。

ゲート電極３７は、開口３９ａにおいて窒化ガリウム系半導体にショットキ接合を成す柱状部３７ａと、この柱状部３７ａから絶縁膜２５の表面に沿って延在する延長部３７ｂとを含む。延長部３７ｂとチャネル層１３との間には絶縁膜２５が位置する。これ故に、延長部３７ｂはチャネル層１３に対して絶縁膜２５をゲート絶縁膜とするＭＩＳ構造を形成する。このＭＩＳ構造においては、第２シリコン窒化物の絶縁膜２９における第２の膜応力の絶対値は第１シリコン窒化物の絶縁膜２７における第１の膜応力の絶対値より大きい。ゲート電極３７延長部３７ｂが、大きな膜応力の緻密な第２シリコン窒化物膜２９に接触するように形成されるので、ゲート電極３７の延長部３７ｂから絶縁膜２５へのキャリアの漏れ出しをしっかりと抑えてリーク電流を低減させることができる。ゲート電極３７の延長部３７ｂの絶縁膜２５は、これ故に、ゲート電極３７から半導体層への電流経路、及びゲート電極３７からソース・ドレイン電極への電流経路に対する障壁を提供できる。また、延長部３７ｂから絶縁膜中の欠陥にキャリアがトラップされることにより生じる現象、例えば電流コラプス等の低減が可能である。

このＭＥＳ構造トランジスタ４１において、チャネル層１３がＧａＮを備えるとき、第１シリコン窒化物の絶縁層２７における第１の膜応力の絶対値が第２シリコン窒化物の絶縁層２９における第２の膜応力の絶対値より小さいので、チャネル層１３におけるピエゾ電界を低減できる。例えば、絶縁層２９のためのシリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、１ギガパスカル以上の膜応力を有しており、絶縁層２７のためのシリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、５００メガパスカル以下の膜応力を有する。該ＭＩＳ構造トランジスタにシリコン窒化物膜を適用するに際して、シリコン窒化物膜の品質を膜応力により評価できる。

ＭＥＳ構造トランジスタについて説明したが、トランジスタに対する技術的寄与は、ＭＥＳ構造の実施例から理解され、また高耐圧のＭＥＳ構造を有する半導体デバイスに適用される。

（実施例１）
本実施の形態に係るＭＥＳ構造トランジスタの絶縁膜に係る特性を評価するためにＭＩＳ構造を利用する。引き続く説明では、ＭＩＳ構造の特性を説明するけれども、これは、ＭＥＳ構造トランジスタのための絶縁膜に係る特性を評価することに関連する。これ故に、以下の実施例において、ゲート絶縁膜として説明されるシリコン窒化物は、本実施の形態における絶縁膜２５のための実施例であると考えられる。

まず、ＭＩＳ構造を作製する。サファイア基板を準備する。この基板の主面の面方位は例えばc面を有する。有機金属気相成長法を用いて、サファイア基板上にＳｉドープｎ型ＧａＮを成長する。ｎ型ＧａＮの厚さは１．２μｍであり、ｎ型ドーパント濃度は５×１０^１６ｃｍ^−３である。このｎ型ＧａＮ上にシリコン窒化膜をマイクロ波プラズマＣＶＤ法で成長する。引き続く説明において、原料やキャリアガス等の気体の流量の単位としてｓｃｃｍ（Standard Cubic Centimeter per Minutes）をＳＩ単位系で換算でき、例えば1sccmは1.69×10^-3Pa・m³/sec、温度25℃である。

ＭＩＳ構造の一例を以下に示す。
ｎ型ＧａＮ：厚さ１．２μｍ、シリコンドーパント濃度５×１０^１６ｃｍ^−３。
オーミック電極：幅３００μｍ、電極材Ａｌ。
ゲート電極：幅２００μｍ、電極材Ａｌ。
ゲート電極−オーミック電極の間隔：４０μｍ。

シリコン窒化膜の成長条件の一例は以下に示す。
成膜温度、摂氏４００度。
プラズマパワー、２０００ワット。
窒素原料の流量（Ａｒ：Ｎ２：Ｈ２）、２０：７５：１５（単位ｓｃｃｍ）。
シリコン原料の流量、０．５、１．０、５．０（単位ｓｃｃｍ）。
ガス圧力、１．６９Ｐａ。

図４は、Ｓｉ原料のＳｉＨ_４流量と膜応力との関係を示す図面である。膜応力は光てこ法で行われる。図４の縦軸の負号は、応力が圧縮であることを示す。
試料名、流量（ｓｃｃｍ）、膜応力（ＭＰａ）。
Ｍ１： 0.5sccm、 -2000MPa(-2GPa)。
Ｍ２： 2.0sccm、 -1000MPa(-1GPa)。
Ｍ３： 5.0sccm、 +100MPa(+0.1GPa)。
Ｍ４： 9.0sccm、 -200MPa(-0.2GPa)。
ＳｉＨ_４流量が２ｓｃｃｍ以下のとき、圧縮１ＧＰａ以上の膜応力になり、ＳｉＨ_４流量が２ｓｃｃｍを超えるとき、圧縮１ＧＰａより低い膜応力になる。ＳｉＨ_４流量が4sccm以上のとき、圧縮又は引っ張り５００ＭＧＰａ以下の膜応力になる。

図５は、Ｓｉ原料のＳｉＨ_４流量と、窒化シリコンの成膜におけるモル比（Ｓｉ／Ｎ）との関係を示す図面である。モル比（Ｓｉ／Ｎ）は、Ｘ線光電子分光（ＸＰＳ）法によって評価される。
試料名、流量（ｓｃｃｍ）、モル比（Ｓｉ／Ｎ）。
Ｎ１： 0.5sccm、 0.76。
Ｎ２： 2.0sccm、 0.76。
Ｎ３： 5.0sccm、 0.84。
Ｎ４： 9.0sccm、 0.97。
図５において、矢印は、化学量論の窒化シリコン、つまりＳｉ_３Ｎ_４を示し、モル比（Ｓｉ／Ｎ）は０．７５である。シラン流量０．５ｓｃｃｍ〜３．０ｓｃｃｍの窒化膜のモル比（Ｓｉ／Ｎ）は約０．７５であるので、これらの流量範囲で成膜された膜は、化学量論の組成を有する窒化シリコンである。シラン流量５．０ｓｃｃｍの窒化膜のモル比（Ｓｉ／Ｎ）は0.84であるので、この窒化膜はいわゆるＳｉリッチの窒化シリコンである。

（実施例２）
圧縮応力１ＧＰａの膜応力及び膜厚４０ｎｍの窒化シリコン膜の観察によれば、膜表面に粒状の模様が見られる。走査型電子顕微鏡により該当の個所を詳細に観察すると、ふくれによる膜剥がれの発生が確認された。

一方、圧縮応力０．５ＧＰａの膜応力及び膜厚４０ｎｍの窒化シリコン膜の観察によれば、上記のような膜剥がれは発生していない。また、圧縮応力０．５ＧＰａの膜応力及び１００ｎｍの膜厚の窒化シリコン膜の観察によれば、膜剥がれは発生していない。これは膜応力が十分に小さいことを示す。また、膜厚４０ｎｍ及び引っ張り応力0.1ＧＰａの膜応力の窒化シリコン膜の観察によれば、同様に膜剥がれは発生していない。

しかしながら、圧縮応力１ＧＰａの膜応力の窒化シリコン膜の観察によれば、膜厚２０ｎｍ以下であるとき、膜剥がれは発生していない。また、圧縮応力２ＧＰａの膜応力の窒化シリコン膜の観察によれば、膜厚２０ｎｍ以下であるとき、膜剥がれは発生していない。

図６は、ＧａＮ基板上に形成された単一の窒化シリコン膜の膜応力とリーク電流との関係を示す。膜を横切るリーク電流の電流密度は、窒化シリコン膜が強い圧縮応力を内包するほど小さくなる。これは、膜中の捕獲準位の密度に関連している。大きな圧縮応力の膜のトラップ準位の密度は低減されている。

ゲート電極からＧａＮ基板へ向かう方向に関して、ゲート電極の側に強い圧縮応力を持つ窒化シリコン膜を設けることが好ましく、この圧縮応力が１ＧＰａ以上であるとき、リーク電流は飽和する傾向を示す。製造上のばらつきに対して安定した歩留まり・デバイス特性が得られる。より好ましくは、リーク電流の視点から、強い圧縮応力を内包する窒化シリコンをゲート電極や配線に接触するように設けることがよい。そして、この高応力のＳｉＮ膜とＧａＮ系半導体領域との間に、厚く形成可能なＳｉＮ膜を設けることが良い。

より具体的には、リーク電流の電流密度はＳｉＮ膜の圧縮応力が強くなるほど小さくなる。少なくとも上層のシリコン窒化物には強い圧縮応力を持つＳｉＮ膜を用いることがよい。また、膜応力が１ＧＰａ（ギガパスカル）以上の圧縮であるときリーク電流は飽和し、製造上安定した結果が得られる。また、ＧａＮ半導体上のＳｉＮ膜として、圧縮応力０．５ＧＰａ相当の膜条件で成膜した場合（例えば膜厚４０ｎｍ）、膜剥がれ等の不具合は生じない（圧縮応力１ＧＰａの膜応力のＳｉＮをＧａＮ基板上に形成すると、膜剥がれが生じる）。また、引っ張り応力0.1ＧＰａ（膜厚４０ｎｍ）の場合では、膜剥がれは生じていない。これらの結果から、膜剥がれに観点では、ＭＥＳ構造のパッシベーション膜として、２層を含むＳｉＮ膜構造が好ましいより具体例としては、ＧａＮ半導体上に５００ＭＰａ以下の圧縮応力又は引っ張り応力（第1の膜応力）を提供できる成膜条件にて第１ＳｉＮ膜を形成し、この第１ＳｉＮ膜上に、 １ＧＰａ以上の圧縮応力（第２の膜応力）を提供できる成膜条件にて、第２ＳｉＮ膜を形成することがよい。

図７は、作製した三種類のＭＩＳ構造Ｘ、Ｙ、Ｚを示す。ＭＩＳ構造Ｘ、Ｙは２層構造のＭＩＳ絶縁膜を用いる。ＭＩＳ構造Ｚは単一層のＭＩＳ絶縁膜を用いる。
構造Ｘ：０．５ＧＰａ（５００ＭＰａ）に相当する膜応力の成膜条件で、ＧａＮ基板に接するように第１窒化シリコン膜（厚さ４０ｎｍ）を堆積する。１．０ＧＰａに相当する膜応力の成膜条件で、第１窒化シリコン膜に接するように第２窒化シリコン膜（厚さ２０ｎｍ）を堆積する。０．５ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は４ｓｃｃｍであり、１．０ＧＰａに相当する膜応力の成膜条件におけるモンシランの流量は２ｓｃｃｍである。
構造Ｙ：１．０ＧＰａに相当する膜応力の成膜条件で、ＧａＮ基板に接するように第１窒化シリコン膜（厚さ２０ｎｍ）を堆積する。０．５ＧＰａ（５００ＭＰａ）に相当する膜応力の成膜条件で、第１窒化シリコン膜に接するように第２窒化シリコン膜（厚さ４０ｎｍ）を堆積する。０．５ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は４ｓｃｃｍであり、１．０ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は２ｓｃｃｍである。
構造Ｚ：０．５ＧＰａ（５００ＭＰａ）に相当する膜応力の成膜条件で、ＧａＮ基板に接するように第１窒化シリコン膜（厚さ60nm）を堆積する。０．５ＧＰａに相当する膜応力の成膜条件におけるモノシランの流量は４ｓｃｃｍである。

このように成膜した窒化シリコン膜上に電極を形成する。図８は、電極を含むＭＩＳ構造Ｘ、Ｙ、Ｚの平面構造（上図）および断面構造（下図）を示す。

図９は、ＭＩＳ構造Ｘ、Ｙ、Ｚの電圧−リーク電流の特性を示す。ＭＩＳ構造Ｚのリーク電流は、３構造のうち最も低い電界（１ＭＶ／ｃｍ以下）で急激に増加する。ＭＩＳ構造Ｘ及びＹのリーク電流は、ＭＩＳ構造Ｚのリーク電流特性よりも優れる。高圧縮の膜応力を有する窒化シリコン層（高密度の窒化シリコン層）がゲート絶縁膜中に形成されるとき、電極からゲート絶縁膜に注入されてＧａＮ基板に到達する電荷量が低減される。

ＭＩＳ構造Ｙのリーク電流は、２ＭＶ／ｃｍ程度の電界で急激に増加する。ＭＩＳ構造Ｘのリーク電流は、４ＭＶ／ｃｍ以上の電界でも急激な増加を示さない。ＭＩＳ構造Ｘのリーク電流は、ＭＩＳ構造Ｙのリーク電流特性よりも優れる。

ＭＩＳ構Ｘでは、電極に接触して高圧縮の膜応力を有する窒化シリコン層が形成されるので、電極からゲート絶縁膜に注入される電荷量が低減される。電極からのキャリア量が低減される。これ故に、ＳｉＮ膜中のキャリア量が低く、この結果、電極間（ゲート電極−ソース・ドレイン電極間）に流れるリーク電流を低減できる。また、ＳｉＮ膜中のトラップキャリアに起因して発生する現象（例えば、電流コラプス等）の発生を低減できる。さらに、高圧縮の膜応力を有する窒化シリコン層が、圧電効果を有するＧａＮ系半導体に接触しない。窒化シリコン層の強い応力に起因してＧａＮ系半導体に生成されるピエゾ電荷密度が小さくので、ピエゾ分極の電界に起因するリーク電流を低減できる。

この実施例では、相対的に高い膜応力を有する窒化シリコン層は、ＧａＮ上に形成されるとき、−２ＧＰａ〜−１ＧＰａであることが好ましく、相対的に低い膜応力を有する窒化シリコン層は、ＧａＮ上に形成されるとき、−０．５ＧＰａ〜＋0.1ＧＰａであることが好ましい。

（実施例３）
図１０は、作製した三種類のＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄを示す。ＭＩＳ構造Ａ、Ｂ、Ｄは２層構造のＭＩＳ絶縁膜を用いる。ＭＩＳ構造Ｃは単一層のＭＩＳ絶縁膜を用いる。ＭＩＳ構造Ｄは、マイクロ波プラズマＣＶＤ装置において、３０秒間のシラン（例えばＳｉＨ_４）プラズマ処理の後に、ＭＩＳ構造Ａのための成膜条件で絶縁膜の成長を行った。（プラズマパワー2000W）。

ＭＩＳ構造Ａ、Ｄのためのゲート絶縁膜は、１．５ＧＰａ以上の膜応力を示すようなシラン流量０．５ｓｃｃｍの条件でＧａＮ基板上のＳｉドープＧａＮ（厚さ１．２μｍ、ドーパント濃度５×１０^１６ｃｍ^−３）上に直接に成長された下側窒化シリコン（厚さ１０ｎｍ）と、シラン流量5.0ｓｃｃｍの条件で下側窒化シリコン上に直接に成長された上側窒化シリコン（厚さ４０ｎｍ）を含む。成膜条件は、シラン流量を除いて実施例１と同じである。ＭＩＳ構造Ｄの作製は、ＳｉＮ膜の形成に先立つシランプラズマ処理が行われ、このプラズマ処理は後ほど説明される。

ＭＩＳ構造Ｂのためのゲート絶縁膜は、１．５ＧＰａ以上の膜応力を示すようなシラン流量１．０ｓｃｃｍの条件でＧａＮ基板上のＳｉドープＧａＮ（厚さ１．２μｍ、ドーパント濃度５×１０^１６ｃｍ^−３）上に直接に成長された下側窒化シリコン（厚さ１０ｎｍ）と、シラン流量5.0ｓｃｃｍの条件で下側窒化シリコン上に直接に成長された上側窒化シリコン（厚さ４０ｎｍ）を含む。成膜条件は、シラン流量を除いて実施例１と同じである。

ＭＩＳ構造Ｃのためのゲート絶縁膜は、シラン流量5.0ｓｃｃｍの条件でＧａＮ基板上のＳｉドープＧａＮ（厚さ１．２μｍ、ドーパント濃度５×１０^１６ｃｍ^−３）上に単一の窒化シリコン（厚さ５０ｎｍ）を直接に成長する。成膜条件は、シラン流量を除いて実施例１と同じである。

このように成膜した窒化シリコン膜上に、図８と同様な構造の電極を形成して、ＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄを作製する。

図１１の（ａ）部、（ｂ）部及び（ｃ）部は、ＭＩＳ構造Ａ、Ｂ、ＣのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法による見積りを示す。この見積もりは、室温（摂氏25度）、摂氏１００度及び摂氏２００度で行われる。横軸の（Ｅｃ−Ｅ）は伝導帯端からの相対的エネルギー差を意味する。ＭＩＳ構造Ａの界面トラップ密度（Ｄｉｔ）は１０^１２ｃｍ^−２ｅＶ^−１より大きく、大きな温度依存性を示す。ＭＩＳ構造Cの界面トラップ密度（Ｄｉｔ）は、摂氏２００度の測定においておよそ一桁小さい。下側の低い応力のＳｉＮ膜と下地ＧａＮとの界面に低い界面準位密度を実現できる。

図１２は、ＭＩＳ構造ＤのＧａＮ／ＳｉＮ界面の界面トラップ密度（Ｄｉｔ）をＴｅｒｍａｎ法による見積りの結果を示す。Ｔｅｒｍａｎ法による評価は、室温（摂氏25度）、摂氏１００度及び摂氏２００度で行われる。ＭＩＳ構造Ｄの界面トラップ密度（Ｄｉｔ）は、１０^１１ｃｍ^−２ｅＶ^−１より小さく、また温度依存性も小さい。高い応力を有する上側のＳｉＮ膜を有する下側の低い応力のＳｉＮ膜は、この下側ＳｉＮ膜と下地ＧａＮとの界面に低い界面準位密度を実現できる。

図１３は、ＭＩＳ構造Ａ、Ｂ、ＣのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ａ、Ｓａｍｐｌｅ．Ｂ、Ｓａｍｐｌｅ．Ｃ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す。ＭＩＳ構造Ａ、Ｂ、Ｃ、ＤのＣ−Ｖ特性をＬＣＲメータを用いて測定する。理想のＣ−Ｖ特性（Ｉｄｅａｌ）の計算においては、Ａｌの仕事関数、ＧａＮの電子親和力及び誘電率として、それぞれ、４．１ｅＶ、４．１ｅＶ及び９．５を用いる。ＭＩＳ構造Ｂ、ＣのＣ−Ｖ特性が理想のＣ−Ｖ特性（Ｉｄｅａｌ）に近い。ＭＩＳ構造ＡのＣ−Ｖ特性は、ＭＩＳ構造Ｂ、Ｃ及びＣ−Ｖ特性（Ｉｄｅａｌ）からシフトしている。また、図１４は、ＭＩＳ構造Ｃ、及び、ＭＩＳ構造ＣのためのＳｉＮ膜の成膜に先立つＮ２プラズマ処理の適用したＭＩＳ構造におけるＣ−Ｖ特性を示す。この比較によれば、Ｎ２プラズマ処理の適用は、Ｃ−Ｖ特性をシフトさせることを示す。このことから、ＭＩＳ構造Ａの成膜条件はＮ２プラズマ（流量７５ｓｃｃｍ）に敏感である可能性がある。

図１５は、ＭＩＳ構造ＤのＣ−Ｖ特性（Ｓａｍｐｌｅ．Ｄ）及び理想のＣ−Ｖ特性（Ｉｄｅａｌ）を示す。ＭＩＳ構造ＤのＣ−Ｖ特性は理想のＣ−Ｖ特性（Ｉｄｅａｌ）に近い。ＭＩＳ構造Ｄの界面特性はＭＩＳ構造Ｂの界面特性に近い。図１５を図１３と比較すれば、ＭＩＳ構造ＤにおけるＳｉＮ膜の形成に先立つシランプラズマ処理は、ＭＩＳ構造のＣ−Ｖ特性を理想のＣ−Ｖ特性（Ｉｄｅａｌ）に近づけるために役立つ。この技術的寄与は、特定のＭＩＳ構造に関係なく適用されると考えられ、ＭＩＳ構造Ａと異なる成膜条件（例えば、ＭＩＳ構造Ａよりも低い膜応力の成膜条件）でＳｉＮ膜をＧａＮ系半導体上に直接に成膜するときにも得られると考えられる。

図１６は、ＭＩＳ構造Ａ、Ｂ、Ｃ、Ｄにおける電界−電流特性（Ｊ−Ｅ特性）を示す図面である。膜中の電界を見積もるために、エリプソメータを用いて光学的な膜厚を測定している。図１６によれば、ＭＩＳ構造Ａ及びＤは電界−電流特性（Ｊ−Ｅ特性）に観点で優れており、成膜に先立つシランプラズマ処理は、高いブレイクダウン電圧及び低い界面トラップ密度のために有用である。

本実施の形態では、ＭＥＳ構造トランジスタを作製する方法を説明してきた。この作製方法は、以下のような手順であってもよい。第１工程において窒化ガリウム系半導体からなる半導体主面を有する複数の基板を準備する。この後に、第２工程で、個々の基板上に窒化シリコン膜を成長するに際して、基板毎に異なる成膜条件を適用して、パッシベーション用絶縁膜のための評価用窒化シリコン膜を形成する。第３工程では、窒化シリコン膜上に第１評価電極及び半導体主面上に第２評価電極を形成して、複数の評価デバイスを形成する。第４工程では、評価デバイスにおいて第１評価電極と第２評価電極との間の電圧−電流特性を測定する。第５工程では、測定された電圧−電流特性の結果から、パッシベーション用絶縁膜のための窒化シリコン膜のための成膜条件を決定する。第６工程では、ＭＥＳ構造トランジスタのためのエピタキシャル基板Ｅを準備する。エピタキシャル基板Ｅは窒化ガリウム系半導体からなる窒化ガリウム系半導体層を含む。第７工程では、エピタキシャル基板Ｅ上に電極・パッシベーション構造を形成する。電極・パッシベーション構造の形成では、エピタキシャル基板Ｅの主面２１ａの第１エリア２１ｂにショットキ接合を成すゲート電極３７と、エピタキシャル基板Ｅの第２エリア２１ｃ及び第３エリア２１ｄにそれぞれ電気的接触を成すソース電極３３ａ及びドレイン電極３３ｂとを形成すると共に、エピタキシャル基板Ｅの第４エリア２１ｅ上に設けられた絶縁膜２５を形成する。窒化ガリウム系半導体層上に絶縁膜２５を形成する成膜条件としては、決定された条件を用いる。成膜条件の各々における窒化シリコン膜の成長は、第１の成膜条件で成長を開始した後に第２の成膜条件で成長を終了するものであり、第１の成膜条件は第２の成膜条件と異なり、第１の成膜条件及び第２の成膜条件は、第１の成膜条件及び第２の成膜条件による窒化シリコンの内部応力が互いに異なるように決定されている。第８工程では、絶縁膜２５上にゲート電極３７を形成する。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。

以上説明したように、本実施の形態によれば、電流コラプス現象の影響を低減可能なＭＥＳ構造トランジスタを作製する方法を提供できる。また、本実施の形態によれば、電流コラプス現象の影響を低減可能な構造を有するＭＥＳ構造トランジスタを提供できる。

１１…基板、１３…III族窒化物半導体膜（窒化ガリウム系半導体層）、１５…バッファ層、２１…エピタキシャル積層構造、Ｅ…エピタキシャル基板、２３…フッ化水素酸溶液、１０ｃ…成膜装置、２５…絶縁膜、２７、２９…絶縁層、３１…マスク、３３ａ…ソース電極、３３ｂ…ドレイン電極、３７…ゲート電極、４１…ＭＥＳ構造トランジスタ。

Claims (12)

1. ＭＥＳ構造トランジスタを作製する方法であって、
   第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有しＭＥＳ構造トランジスタのためのエピタキシャル基板を準備する工程と、
   前記エピタキシャル基板の前記主面の前記第１エリアにショットキ接合を成すゲート電極と、前記エピタキシャル基板の前記主面の前記第２エリア及び前記第３エリアにそれぞれ電気的接触を成すソース電極及びドレイン電極と、前記エピタキシャル基板の前記主面の前記第４エリア上に設けられた絶縁膜とを含む電極・パッシベーション構造を形成する工程と、
   を備え、
   前記エピタキシャル基板は、窒化ガリウム系半導体からなる窒化ガリウム系半導体層を含み、
   前記第４エリアは、前記第１エリアと前記第２エリアとの間及び前記第１エリアと前記第３エリアとの間に少なくとも存在し、
   前記絶縁膜を形成する前記工程は、
   第１の膜応力を提供できる成膜条件で成長を開始して、前記窒化ガリウム系半導体層に接するように覆って第１シリコン窒化物を形成する工程と、
   前記第１シリコン窒化物を成長した後に、第２の膜応力を提供できる成膜条件で成長を行って、第２シリコン窒化物を形成する工程と、
   を含み、
   前記第２の膜応力の絶対値は前記第１の膜応力の絶対値より大きい、ＭＥＳ構造トランジスタを作製する方法。
2. 前記第２シリコン窒化物は２０ｎｍ以下の膜厚を有しており、
   前記第１シリコン窒化物の膜厚は前記第２シリコン窒化物の膜厚より厚い、請求項１に記載されたＭＥＳ構造トランジスタを作製する方法。
3. 前記第１シリコン窒化物及び前記第２シリコン窒化物の成膜は、プラズマＣＶＤ法で堆積され、
   前記第２の膜応力は１ギガパスカル以上であり、
   前記第１の膜応力は５００メガパスカル以下であり、
   前記窒化ガリウム系半導体層はＧａＮからなる、請求項１又は請求項２に記載されたＭＥＳ構造トランジスタを作製する方法。
4. 前記第２の膜応力は圧縮応力であり、
   前記第１の膜応力は圧縮応力又は引っ張り応力である、請求項１〜請求項３のいずれか一項に記載されたＭＥＳ構造トランジスタを作製する方法。
5. 前記第１シリコン窒化物における膜中の（Ｓｉ／Ｎ）_１は0.80以上であり、
   前記第２シリコン窒化物における膜中の（Ｓｉ／Ｎ）_２は0.77以下であり、
   前記第１シリコン窒化物における（Ｓｉ／Ｎ）_１は前記第２シリコン窒化物における（Ｓｉ／Ｎ）_２はより大きい、請求項１〜請求項４のいずれか一項に記載されたＭＥＳ構造トランジスタを作製する方法。
6. 前記ゲート電極は、前記エピタキシャル基板上に絶縁膜を形成する前に形成される、請求項１〜請求項５のいずれか一項に記載されたＭＥＳ構造トランジスタを作製する方法。
7. 前記ゲート電極は、前記エピタキシャル基板上に絶縁膜を形成した後に形成される、請求項１〜請求項５のいずれか一項に記載されたＭＥＳ構造トランジスタを作製する方法。
8. ＭＥＳ構造トランジスタであって、
   第１エリア、第２エリア、第３エリア及び第４エリアを含む主面を有する半導体領域と、
   前記半導体領域の前記第１エリアにショットキ接合を成すゲート電極と、
   前記半導体領域の前記第２エリア及び前記第３エリアにそれぞれ電気的接触を成すソース電極及びドレイン電極と、
   前記半導体領域の前記第４エリアを覆う絶縁膜と、
   を備え、
   前記半導体領域は、窒化ガリウム系半導体からなるチャネル層を含み、
   前記第４エリアは、前記第１エリアと前記第２エリアとの間及び前記第１エリアと前記第３エリアとの間に少なくとも存在し、
   前記絶縁膜は、前記チャネル層の前記窒化ガリウム系半導体に接触を成す第１シリコン窒化物膜と、前記第１シリコン窒化物膜上に設けられた第２シリコン窒化物膜とを備え、
   前記第１シリコン窒化物膜の厚さは前記第２シリコン窒化物膜の厚さより厚く、
   前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_１は0.80以上であり、
   前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_２は0.77以下であり、
   前記第１シリコン窒化物膜における（Ｓｉ／Ｎ）_１は前記第２シリコン窒化物膜における（Ｓｉ／Ｎ）_２はより大きい、ＭＥＳ構造トランジスタ。
9. 前記第２シリコン窒化物膜は２０ｎｍ以下である、請求項８に記載されたＭＥＳ構造トランジスタ。
10. 前記チャネル層の前記窒化ガリウム系半導体は４．１エレクトロンボルト以下のバンドギャップを有する、請求項８又は請求項９に記載されたＭＥＳ構造トランジスタ。
11. 前記チャネル層の前記窒化ガリウム系半導体はＧａＮからなる、請求項８〜請求項１０のいずれか一項に記載されたＭＥＳ構造トランジスタ。
12. 前記第１シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、前記第１シリコン窒化物膜は、１ギガパスカル以上の第１の膜応力を有しており、
    前記第２シリコン窒化物膜は、プラズマＣＶＤ法でＧａＮ領域上に成長されるとき、前記第１シリコン窒化物膜は、５００メガパスカル以下の第１の膜応力を有する、請求項８〜請求項１１のいずれか一項に記載されたＭＥＳ構造トランジスタ。

Images