JP2019186527A

JP2019186527A - 電界効果型トランジスタ

Info

Publication number: JP2019186527A
Application number: JP2019005729A
Authority: JP
Inventors: 洋一野上; Yoichi Nogami
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-01-17
Filing date: 2019-01-17
Publication date: 2019-10-24
Anticipated expiration: 2038-04-13
Also published as: JP6752304B2

Abstract

【課題】従来の電極構造では、ゲートリーク電流が小さくできない怖れがあった。【解決手段】電子供給層上に形成されたゲート電極、ソース電極、ドレイン電極を備えるとともに、前記電子供給層を被覆する絶縁膜と、前記ゲート電極を形成する領域に設けられ台形四角柱状輪郭面を有する前記絶縁膜の開口部と、を備えた電界効果型トランジスタであって、前記ゲート電極を前記開口部により前記電子供給層が露出した領域に対しショットキー接合させるとともに、前記開口部が形成する台形四角柱状輪郭面を、前記電子供給層の表面に対して２５度から７５度の範囲の傾斜角を持たせるようにした。【選択図】図１

Description

本願は、電界効果型トランジスタに関するものである。特に、窒化物半導体を用いて作製された高電子移動度トランジスタに関する。

近年、ＡlＧａＮ／ＧａＮ高電子移動度トランジスタ（略称はＨＥＭＴ：High Electron Mobility Transistor。以下ＨＥＭＴと呼ぶ）に代表されるＧａＮ系ＨＥＭＴを中心とする窒化物半導体を用いた電界効果型トランジスタの製品実用化が進んでおり、携帯電話基地局向けの増幅器への応用はその代表であり、今後も高周波通信機器関連の市場分野へ普及拡大が期待される。

上記ＧａＮ系ＨＥＭＴについては、ゲートリーク電流の制御が難しく、そのためにリーク電流が大きくなり品質を維持できない場合が生じ、より安定した小さいゲートリーク電流を有するＧａＮ系ＨＥＭＴが要求されている。
この理由としては、ＧａＮ系ＨＥＭＴにおいては、ウェハプロセス工程におけるウェット処理、あるいはドライ処理の影響を受けゲートリーク電流が大きく変動する事例、あるいは半導体エピ層表面を保護する絶縁膜の影響を受けゲートリーク電流が大きく変動する事例が既に数多く報告されていることから、半導体エピ層表面が敏感であることが大きな要因になっていると考えられる。

従来は、電子供給層上に形成したシリコン酸化物が有する圧縮応力によって、ゲートリーク電流が小さい窒化物半導体電界効果型トランジスタが得られるとしている（例えば、特許文献１参照）。

また、従来は、半導体動作層上に形成した絶縁膜の開口部の内部、及び、前記絶縁膜上に乗り上げるように形成したゲート電極構造において、開口部の側面がテーパー型に傾斜した形状(絶縁膜開口部の表面側がドレイン側に傾斜した形状)とすることで、ゲート電極の開口端部における電界集中を緩和する効果によって耐圧が向上できる(つまりゲートリーク電流小さくなる)としている（例えば、特許文献２参照）。

特開２００８−２４４００１号公報特開２００４−２５３６２０号公報

しかしながら、後述するように、絶縁膜の残留応力がＧａＮ系ＨＥＭＴの電気特性に及ぼす影響をシミュレーション検討した結果、上記特許文献１に記載の技術については、逆にゲートリーク電流が増大する懸念があり、十分な効果が期待できない問題があることが判った。また、特許文献２に記載の技術については、ゲート電極の開口部の形状(傾斜角)だけではなく、絶縁膜の残留応力を考慮することでゲートリーク電流を更に小さくできると考えられることが判った。

本願は上記のような問題点を解消するための技術を開示するものであり、半導体表面の状態、あるいは表面を保護する絶縁保護膜の膜質の影響に左右されることなく、ゲートリーク電流を低減できる電界効果型トランジスタを得ることを目的とする。

本願に開示される電界効果型トランジスタは、
電子供給層の面上に形成されたゲート電極、ソース電極、ドレイン電極を有する電界効果型トランジスタであって、
引張応力を有する、前記電子供給層の表面に形成された第１の絶縁膜、および、圧縮応力を有するか、あるいは前記第１の絶縁膜よりも小さい引張応力を有する、当該第１の絶縁膜の表面に形成した第２の絶縁膜、を持ち、前記電子供給層を被覆する絶縁膜と、
当該絶縁膜中の前記ゲート電極を形成する領域に形成され、前記電子供給層と一面で接する台形四角柱状輪郭面を有する前記絶縁膜の開口部と、
を備え、
前記ゲート電極は、前記開口部により前記電子供給層が露出した領域で当該電子供給層とショットキー接合され、
前記絶縁膜は、前記開口部の台形四角柱状輪郭面、および前記電子供給層と接する面とは逆の表面で、前記ゲート電極と接しているとともに、
前記開口部の台形四角柱状輪郭面の断面形状は、前記電子供給層の表面に対する傾斜角度が２５度から７５度の範囲に設定されていることを特徴とするものである。

本願に開示される電界効果型トランジスタによれば、
電界効果型トランジスタを構成する各層の状態、あるいは表面を保護する絶縁膜の膜質に影響されることなく、ゲートリーク電流を一律に低減できる電界効果型トランジスタが得られる。

実施の形態１による電界効果型トランジスタの一例を示す断面図である。実施の形態２による電界効果型トランジスタの一例を示す断面図である。実施の形態３による電界効果型トランジスタの一例を示す断面図である。図２の電界効果型トランジスタを用いた場合のゲートリーク電流の実験結果を示す図である。図３の電界効果型トランジスタを用いた場合のゲートリーク電流の実験結果を示す図である。実施の形態４による電界効果型トランジスタの一例を示す断面図である。電界効果型トランジスタのゲートリーク電流特性に関わる開口部形状の影響を説明するための図である。電界効果型トランジスタの結晶歪みに関わる開口部形状（開口部が直方体状輪郭面を持つ場合）の影響を説明するための図である。電界効果型トランジスタの結晶歪みに関わる開口部形状（開口部が台形四角柱状輪郭面を持つ場合）の影響を説明するための図である。電界効果型トランジスタの電界強度に関わる開口部形状（開口部が直方体状輪郭面を持つ場合）の影響を説明するための図である。電界効果型トランジスタの電界強度に関わる開口部形状（開口部が台形四角柱状輪郭面を持つ場合）の影響を説明するための図である。電界効果型トランジスタのゲートリーク電流特性に関わる絶縁膜の残留応力の影響を説明するための図である。

本願の実施の形態を具体的に説明する前に、本願の実施の形態に示す電界効果型トランジスタの構成を決める際に検討した内容について、まず説明する。本検討内容が本願の構成を理解する上からも重要だからである。

まず、絶縁膜の残留応力がＧａＮ系ＨＥＭＴの電気特性に及ぼす影響を体系的に理解するために、デバイスシミュレーションを用いた解析を実施した。
具体的には半導体表面（後述する図１に示す電子供給層の表面と言い換えられる）直上に形成した絶縁膜の残留応力を圧縮応力（残留応力値が−１ＧＰａ）、残留応力無し、引張応力（残留応力値が＋１ＧＰａ）の範囲に設定し、ＧａＮ系ＨＥＭＴのゲート電極部の構造として現在広く採用されている、当該絶縁膜の開口部の内部、及び、前記絶縁膜上に乗り上げるように形成したゲート電極構造を用い、開口部の断面形状が長方形の場合（絶縁膜の開口部が直方体状輪郭面を持つ場合で、前記半導体表面に対して直交する断面の輪郭線が前記半導体表面と直交する場合)と、開口部の断面形状が、上底が下底より大きい台形の場合(絶縁膜の開口部が台形四角柱状輪郭面を持つ場合で、前記半導体表面に対して直交する断面の輪郭線が前記半導体表面に対して傾斜している場合)で、かつ半導体表面に対して交わる２つの直線の前記半導体表面との傾斜角度を共に４５度とした場合のゲートリーク電流値がどのような依存性を示すかを計算した。

この結果を図７に示す。図７（ａ）は、開口部が直方体状輪郭面を持つ場合の結果を示している。この場合には、絶縁膜の残留応力が引張応力(図中、「＋１ＧＰａ」で示した曲線参照。以下同様)のときにゲートリーク電流は低減し、絶縁膜の残留応力が圧縮応力(図中、残留応力の値として「−１ＧＰａ」で示した曲線参照。以下同様)のときにゲートリーク電流は増大した。なお、図中、残留応力の値として「０Ｐａ」で示した曲線は、残留応力がゼロの場合（以下同様）のゲートリーク電流の値である。

これに対し、図７（ｂ）に示すように、開口部が台形四角柱状輪郭面を持つ場合（開口部の輪郭線の半導体表面に対する傾斜角度が４５度のとき）は、絶縁膜の残留応力が圧縮応力(−１ＧＰａ)のときにゲートリーク電流は低減し、引張応力（図中、残留応力の値として「＋１ＧＰａ」で示した曲線参照。以下同様）のときにゲートリーク電流は増大する計算結果となった。

この原因について図８から図１１を用いて説明する。まず、図８、図９は、ゲート電極領域の半導体表面(具体的にはＡlＧａＮ)から基板方向へ０．５ｎｍの深さの位置（図１の一点鎖線Ｐｓ参照）における結晶歪みのＹＹ成分(図１における垂直方向(紙面上下方向)への半導体結晶(具体的にはＡｌＧａＮ)の歪み。符号は、プラスのときには結晶が伸びる方向で、マイナスのときには結晶が縮む方向、を各々指す)についてのデバイスシミュレーションによる計算結果である。図８は、開口部が直方体状輪郭面を持つ場合の結果を示している。また、図９は、開口部が台形四角柱状輪郭面を持つ場合（開口部の輪郭線の半導体表面に対する傾斜角度が４５度のとき）の結果を示している。なお、図８、図９のいずれの図においても、位置参照用の一点鎖線Ｓ、および一点鎖線Ｄを合わせて記載した。一点鎖線Ｓは、ソース電極側のゲート開口端部の位置を示し、一点鎖線Ｄはドレイン電極側のゲート開口端部の位置を示したものである（一点鎖線Ｓ、一点鎖線Ｄについては、以下に説明する図１０、図１１においても同様）。

これらの結果から、ゲート電極の開口部が直方体状輪郭面を持つ場合と、開口部が台形四角柱状輪郭面を持つ場合（開口部の輪郭線の半導体表面に対する傾斜角度が４５度のとき）とで、ゲート電極の開口端部の結晶歪みのＹＹ成分の値の、位置による変化が特徴的に異なっていることがわかった。結晶歪みの符号の正負が反転する箇所が、前者の場合（開口部が直方体状輪郭面を持つ場合）には、ゲート開口端部に位置する。一方、後者の場合（開口部が台形四角柱状輪郭面を持つ場合）には、ゲート開口端部よりもソース電極、もしくはドレイン電極に近付いた位置、つまり半導体表面上に位置することがわかった。後者の場合には、通常、最も大きな電界が加わるゲート開口端部において、結晶歪み成分が増大する傾向を示すこと、つまり、絶縁膜の残留応力の影響を受けやすい傾向にあることが推定された。

そこで、次に、ゲート電極の開口端部付近の電界強度をデバイスシミュレーションによる計算で求めた。この結果を図１０、図１１に示す。図１０は、開口部が直方体状輪郭面を持つ場合の開口端部付近の電界強度を示している。この図１０において、図１０（ｂ）は、図１０（ａ）の符号Ｅで示す点線で囲んだ部分の拡大図である。また、図１１は、開口部が台形四角柱状輪郭面を持つ場合（開口部の輪郭線の半導体表面に対する傾斜角度が４５度のとき）の開口端部付近の電界強度を示している。この図１１において、図１１（ｂ）は、図１１（ａ）の符号Ｆで示す点線で囲んだ部分の拡大図である。

図１０に示すように、このゲート電極の開口端部付近の結晶歪み成分の変化が影響し、開口部が直方体状輪郭面を持つ場合には、ゲート電極の開口端部付近の電界強度は、絶縁膜の残留応力が引張応力(＋１ＧＰａ)のときにゲート電極の開口端部付近の電界強度が相対的に低く、圧縮応力(−１ＧＰａ)のときには増大した。

これに対して、開口部が台形四角柱状輪郭面を持つ場合（開口部の輪郭線の半導体表面に対する傾斜角度が４５度のとき）には、図１１に示すように、図１０の結果とは逆に、絶縁膜の残留応力が圧縮応力(−１ＧＰａ)のときにゲート電極の開口端部付近の電界強度は相対的に低く、引張応力(＋１ＧＰａ)のときには増大した。

以上、絶縁膜の残留応力とゲート電極の開口部の形状(傾斜角)によって、ゲート電極の開口端部の電界強度が影響を受け、ゲートリーク電流が増減することが、一連のシミュレーションによって新たに判明した。

そこで、半導体表面直上に形成した絶縁膜の残留応力の、ゲートリーク電流に及ぼす影響をシミュレーションにより検討した。この結果を図１２に示す。図１２（の横軸）に示すように、残留応力については、圧縮応力(−１ＧＰａ)、残留応力無し、引張応力(＋１ＧＰａ)のそれぞれの場合において、断面図における、ゲート電極の開口部の傾斜角をパラメータとして、半導体表面を基準にして２５度から７５度の範囲で変化させたときのゲートリーク電流を計算した。

この結果、図１２に示したとおり、凡そ傾斜角度の角度パラメータが４５度を境に、４５度以下のときは、圧縮応力(−１ＧＰａ)を有する絶縁膜のほうがゲートリーク電流は小さくなり、逆に、４５度以上では引張応力(＋１ＧＰａ)を有する絶縁膜のほうがゲートリーク電流は小さくなることが判った。

以上の結果は、絶縁膜の残留応力とゲート電極の開口部の形状(傾斜角)を最適に設計することで、より小さいゲートリーク電流を有するＧａＮ系ＨＥＭＴを提供できることを示唆している。

以上を踏まえて、次に、本願の実施の形態について図を用いて具体的に説明する。
実施の形態１．
以下、実施の形態１による電界効果型トランジスタについて、図１をもとにして説明する。図１において、ＧａＮ系ＨＥＭＴに用いられる半導体基板１０１としては、主としてＳｉＣ基板、ＧａＮ基板、Ｓｉ基板、サファイア基板などが挙げられる。この半導体基板１０１上には成長したチャネル層１０２が形成され、ＧａＮ系ＨＥＭＴに用いられるチャネル層としてはＧａＮ層が代表的である。チャネル層１０２上には成長した電子供給層１０３が形成されており、ＧａＮ系ＨＥＭＴに用いられる電子供給層としてはＡｌＧａＮ層が代表的である。Ａｌ組成と膜厚を調整し、２×１０^１２／cm^２〜４×１０^１３／cm^２の範囲で製品の目標性能に適するシートキャリア濃度Ｎｓを得る。なお、ＡｌＧａＮ層上にＧａＮキャップ層と呼ばれる半導体表面を安定化させる層を形成する場合がある。

また、半導体表面には、オーミック接合したソース電極１０４、およびオーミック接合したドレイン電極１０５が形成される。さらに、半導体表面には、この半導体表面を直接被覆する絶縁膜１０６が形成される。この絶縁膜１０６は、圧縮応力を有することを特徴とし、ＧａＮ系ＨＥＭＴではＳｉＮ膜（窒化シリコン膜に同じ。以下同様）が広く用いられる。

また、半導体表面にはショットキー接合したゲート電極１０８が形成され、図１に示すとおり、ソース電極１０４とドレイン電極１０５の間の絶縁膜１０６が開口された領域内と、一部が絶縁膜上に乗り上げる、言わばＴ型のような形状（擬似Ｔ型形状）をなす。

また、ゲート電極部の絶縁膜１０６の開口部は図１の破線で囲んだ箇所に示すように、テーパー型に傾斜した形状、具体的には絶縁膜開口部の表面側がドレイン側、及びソース側に傾斜した形状になるよう形成する。なお、トランジスタの動作部を保護するための絶縁保護膜１０９が、ゲート電極１０８および絶縁膜１０６を覆うように形成され、この絶縁保護膜１０９には、ＧａＮ系ＨＥＭＴではＳｉＮ膜が広く用いられる。

さらに、ソース電極１０４、ドレイン電極１０５、及びトランジスタの動作部の外側へ延伸して引き出されたゲート電極１０８と各々接続される（図示しない）外部回路と接続するための配線電極１１０が形成される。

次に、図１に示す電界効果型トランジスタの製造方法について以下詳しく説明する。図１の電界効果型トランジスタは、例えば以下に説明する、ＧａＮ系ＨＥＭＴの一般的な製造方法により作製することが可能である。

まず、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法により、ＳｉＣ基板１０１上にＡｌＮ核形成層(図示せず)、アンドープされたチャネル層１０２（ここではＧａＮチャネル層）、アンドープされた電子供給層１０３（ここではＡｌＧａＮ電子供給層）を順次積層する。ＡｌＧａＮ／ＧａＮのヘテロ界面に２次元電子ガスが発生して、これが半導体層中の電流走行層となる。２×１０^１２／cm^２〜４×１０^１３／cm^２の範囲で製品の目標性能に適するシートキャリア濃度Ｎｓを得るために、上記のＡｌＧａＮ電子供給層のＡｌ組成と膜厚を調整するが、例えばＡｌ組成は１０%〜３０%、膜厚は１０ｎｍ〜４０ｎｍの範囲で調整されることが多い。必要に応じて、ＡｌＧａＮ電子供給層の上にアンドープされたＧａＮキャップ層、もしくはｎ−ＧａＮキャップ層をさらに積層することがある。

なお、ＧａＮ系ＨＥＭＴを得るための基板としては、サファイア、Ｓｉ、ＧａＮを用いることもでき、基板材料に適したエピタキシャル層を成長させれば良く、本願ではこれを制限しない。

次に、作製した半導体表面層の上に、一般的なフォトリソグラフィ工程によりパターンニングを行ったフォトレジストの開口部を介して、例えば、一般的な蒸着法によって、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ積層金属を形成する。その後、リフトオフによってフォトレジストを剥離した後、半導体表面とＴｉ／Ａｌ／Ｔｉ／Ａｕ積層金属との界面において、オーミック接触を得るための熱処理(８００℃〜９５０℃)を行う。以上により、ソース電極１０４、およびドレイン電極１０５を得る。

次に、半導体表面を覆う絶縁膜１０６を形成する。ＧａＮ系ＨＥＭＴではＳｉＮ膜が広く用いられる。絶縁膜の形成方法としてはプラズマＣＶＤ法、熱ＣＶＤ法、触媒ＣＶＤ（Ｃａｔ−ＣＶＤ）法、ＥＣＲスパッタ法等を用いて形成する。このとき、半導体表面に異種材料である絶縁膜の１つであるＳｉＮ膜を形成するため、残留応力が生じる。その応力は成膜方法、成長条件によって変化する。今回実験に用いたＳｉＮ膜は、プラズマＣＶＤ法あるいはＥＣＲスパッタ法で作製した膜とし、単層膜、もしくは積層膜を、目的に沿って形成した。

次に、上記絶縁膜１０６の上に、一般的なフォトリソグラフィ工程によりパターンニングを行ったフォトレジストの開口部を介して、ゲート電極１０８を形成するためのテーパー形状のゲートの開口部１１１を形成する。この開口部１１１を形成するための方法は、例えばバッファードフッ酸（ＢＨＦ）を用いたウェットエッチング、ＲＩＥ(Reactive Ion Etching)法、ＥＣＲ(Electron Cyclotron Resonance)法、あるいはＩＣＰ(Inductive Coupled Plasma)法によるドライエッチングが一般的である。

今回の特徴である図１に示すテーパー形状を有する開口部１１１を得るための手段として、本願では、絶縁膜１０６とフォトレジストとの間に、絶縁膜１０６よりもドライエッチングレートの高い、開口部１１１の形成のための犠牲絶縁膜(ＳｉＮ膜)をプラズマＣＶＤによって、所定の膜厚で形成したうえで、ＩＣＰ法によるドライエッチングによって開口部１１１を形成する方法を取った。

本手法によれば、フォトレジストの開口部からのサイドエッチングが、絶縁膜１０６よりも上記犠牲絶縁膜のほうが早期に進行することで（ドライエッチングレートの差を利用することで）、犠牲絶縁膜の膜厚に依存して、絶縁膜１０６の開口部の表面側が、ドレイン側、及びソース側に傾斜した所望の角度（２５度〜７５度）を有するテーパー形状（台形四角柱状の輪郭面）を得ることができる。

次に、前記開口部１１１の領域に、一般的なフォトリソグラフィ工程によりパターンニングを行ったフォトレジストの開口部を介して、例えば、一般的な蒸着法によって、ＧａＮ系ＨＥＭＴにおいて良好なショットキー接合を得るのに有効な積層金属として、例えば、Ｎｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｔ／Ｔｉ／Ａｕのうち、いずれか１つの積層金属を選択して形成し、ゲート電極１０８を得る。

次に、トランジスタの動作部を保護するための絶縁保護膜１０９を形成し、さらに、一般的なフォトリソグラフィ工程により、所定の箇所の絶縁保護膜１０９を開口した後、ソース電極１０４、ドレイン電極１０５、及びトランジスタの動作部の外側へ延伸して引き出されたゲート電極１０８と、各々接続された（図示しない）外部回路と接続するために形成される配線電極１１０を形成して、図１のＧａＮ系ＨＥＭＴの電界効果型トランジスタが得られる。

実施の形態１の作用、及び効果を確認するために、実際にＡｌＧａＮ／ＧａＮＨＥＭＴトランジスタの試作を実施し、ゲートリーク電流の評価を行った。
まず、実験には、絶縁膜１０６には、−２ＧＰａの圧縮応力を有するＳｉＮ膜を用いた。プラズマＣＶＤ法によって形成されるＳｉＮ膜は、−４００ＭＰａの圧縮応力から４００ＭＰａの引張応力の範囲が、一般的な調整の範囲である。

そこで、今回は、−２ＧＰａの圧縮応力の絶縁膜１０６を得るためにＥＣＲスパッタ装置を用いることよりこれを実現した。絶縁膜１０６の膜厚は８０ｎｍとした。ただし、絶縁膜の残留応力が大きくなると、絶縁膜の割れ、あるいは剥離といった不具合が生じる懸念が高まる。今回の一連の検証では、少なくとも−３ＧＰａの圧縮応力までは、絶縁膜１０６で適用される膜厚としてほぼ最大値と想定される２００ｎｍであっても、絶縁膜の割れ、あるいは剥離といった不具合が生じなかった。また、今回の製造プロセスでは、図１の符号１１１で示した開口部のテーパー形状部分の傾斜角度は６０度が得られた。

ここで、ひとつの問題点として、ＧａＮ系ＨＥＭＴはウェハプロセス工程におけるウェット処理、またはドライ処理の影響を受け、ゲートリーク電流が大きく変動する事例、あるいは半導体エピ表面を保護する絶縁膜の影響を受けゲートリーク電流が大きく変動する事例がある。

さらに、絶縁膜の応力値を各種成膜装置の成長条件の変更で調整した場合、ゲートリーク電流が仮に変化した場合に、その原因が膜質によるものなのか、絶縁膜の応力によるものなのか、切り分けることは、実際にはかなり困難である。

そこで今回は、半導体表面へのウェハプロセスによる影響、あるいは絶縁膜の膜質の影響を極限に排除するために、図１のトランジスタ構造に加えて、図２と図３に示すようなトランジスタ構造を組み合わせて評価することとした。

図２に示すゲート部の構造では、図１における絶縁膜１０６の領域に対し、電子供給層２０３の直上には、圧縮応力を有する第１の絶縁膜２０６と、第１の絶縁膜２０６の上には、引張応力を有する第２の絶縁膜２０７との２層に分けて積層して形成した。総厚は図１の８０ｎｍ厚に統一し、膜厚によるゲートリーク電流の差が生じないようにした。

圧縮応力を有する第１の絶縁膜２０６と引張応力を有する第２の絶縁膜２０７との膜厚比を１０ｎｍ／７０ｎｍ、２０ｎｍ／６０ｎｍ、３０ｎｍ／５０ｎｍのいずれかとなるように、図２に係る３つの電界効果トランジスタを作製した。
なお、引張応力を有する第２の絶縁膜２０７は、プラズマＣＶＤによって形成し、応力値は１３０ＭＰａを得た。ここで、第１の絶縁膜２０６の圧縮応力は−２ＧＰａである。図２の丸の破線で囲んだテーパー形状の開口部２１１の傾斜角度は６０度である。

一方、図３に示すゲート部の構造では、図１における絶縁膜１０６の領域に対し、電子供給層３０３の直上には引張応力を有する第１の絶縁膜３０７と、この第１の絶縁膜３０７の上には圧縮応力を有する第２の絶縁膜３０６との２層に分けて積層して形成した。総厚は図１の８０ｎｍ厚に統一し、膜厚によるゲートリーク電流の差が生じないようにした。

引張応力を有する第１の絶縁膜３０７と圧縮応力を有する第２の絶縁膜３０６との膜厚比を１０ｎｍ／７０ｎｍ、２０ｎｍ／６０ｎｍ、８０ｎｍ／０ｎｍ(この場合には第２の絶縁膜３０６は形成しない)のいずれかとなるように、図３に係る３つの電界効果トランジスタを作製した。

なお、引張応力を有する第１の絶縁膜３０７はプラズマＣＶＤによって形成し、応力値は１３０ＭＰａを得た。圧縮応力を有する第２の絶縁膜３０６の応力値は−２ＧＰａである。なお、図３のテーパー形状の開口部３１１の傾斜角度は６０度である。

圧縮応力を有する第１の絶縁膜２０６と引張応力を有する第２の絶縁膜２０７との膜厚比が、１０ｎｍ／７０ｎｍ、２０ｎｍ／６０ｎｍ、３０ｎｍ／５０ｎｍ、８０ｎｍ／０ｎｍ(この場合には引張応力の絶縁膜は形成していない。図１の構造を参照)であるときのゲートリーク電流の測定結果を図４に示す。図４で上層絶縁膜には引張応力が、下層絶縁膜には圧縮応力が生じている。また、図中の符号Ａで示した点線の枠は、図２に示すトランジスタ構造に該当する膜厚比であり、符号Ｂで示した丸の点線の枠は、図１に示すトランジスタ構造に該当する。また、三角の記号は、該当する膜厚比に設定した場合の評価したリーク電流値を示す。この図４に示すとおり、圧縮応力を有する絶縁膜（下側の下層絶縁膜の値を参照）の膜厚が増加するほどゲートリーク電流が小さくなる結果となった。

次に、引張応力を有する第１の絶縁膜３０７と圧縮応力を有する第２の絶縁膜３０６との膜厚比が、１０ｎｍ／７０ｎｍ、２０ｎｍ／６０ｎｍ、８０ｎｍ／０ｎｍ(この場合には第２の絶縁膜３０６は形成していない) であるときのゲートリーク電流の測定結果を図５に示す。図５で上層絶縁膜には圧縮応力が、下層絶縁膜には引張応力が生じている。また、図中の符号Ｃで示した点線の枠は、図３に示すトランジスタ構造に該当する膜厚比である。枠中の丸印は上記３つの膜厚比にした各場合の評価したゲートリーク電流の値である。

図５に示すとおり、引張応力を有する絶縁膜の膜厚が増加するほどゲートリーク電流が大きくなる結果、すなわち圧縮応力を有する絶縁膜の膜厚が厚いほどゲートリーク電流は小さくなった。

図４、図５の結果より、半導体表面上に直接形成していることに依らず、圧縮応力を有する絶縁膜の膜厚を増加させると、一様にゲートリーク電流が小さくなることから、絶縁膜の残留応力による電界強度を低減させる作用が働いたことは明らかである。

さらに、図２の圧縮応力を有する第１の絶縁膜２０６と引張応力を有する第２の絶縁膜２０７との膜厚比が７０ｎｍ／１０ｎｍとなる構造の電界効果トランジスタを仮に作製したとき、図３の引張応力を有する第１の絶縁膜３０７と圧縮応力を有する第２の絶縁膜３０６との膜厚比が１０ｎｍ／７０ｎｍとなる構造の電界効果トランジスタは、図２の膜厚比７０ｎｍ／１０ｎｍのトランジスタよりもゲートリーク電流が大きくなることは、上述の図４、図５の結果から明らかである。これは、半導体表面上に直接形成した絶縁膜の膜種が影響している可能性を強く示唆する興味深い結果である。

今回の実験結果では、絶縁膜のテーパー型開口部の傾斜角度が６０度でも、圧縮応力を有する絶縁膜のほうがゲートリーク電流を小さくするうえで有効であった。

これに対して、図１２のシミュレーション結果では、絶縁膜のテーパー型開口部の傾斜角度が６０度では、引張応力の値が大きい方がゲートリーク電流は小さい結果となり、絶対値として、上記の実験結果とは乖離がある。

しかし、デバイスシミュレーションは、与えた電界効果トランジスタの構造と構造を構成する各種材料の物性値に基づき算出される結果であって、ゲート部の構造と材料の残留応力によって生じるゲートリーク電流に対する作用が、物性値をパラメータとして検討していることから、その定性的な傾向については普遍的であることは理解されたい。

一方、実験的には、絶縁膜のテーパー形状を持つ開口部の傾斜角度が７５度でも、圧縮応力を有する絶縁膜のほうがゲートリーク電流を小さくできると判断される結果（図示せず）も、別途得ている。

すでに上記で説明したとおり、ゲート端部の半導体表面の結晶歪みが絶縁膜開口部の傾斜角度と絶縁膜の残留応力との組み合わせの作用で変化し、所定の条件を満たしたときにゲート端部の電界強度が緩和される作用が得られる。

以上説明した内容を考慮することで、半導体表面の状態、あるいは表面を保護する絶縁保護膜の膜質に影響されることなく、ゲートリーク電流を一律に低減できる電界効果型トランジスタが得られる。

実施の形態２．
先に記した図１における絶縁膜１０６の領域に対して、図２に示すように、電子供給層２０３の直上には、圧縮応力を有する絶縁膜である第１の絶縁膜２０６と、この第１の絶縁膜２０６の上には引張応力を有する絶縁膜である第２の絶縁膜２０７との２層に分けて積層して形成したゲート構造の形態が考えられる。なお、第１の絶縁膜２０６は、例えば、ＧａＮ層で構成されたチャネル層２０２、ＡｌＧａＮ層で構成された電子供給層２０３が、順に積層された後に、積層されることになる。
電界効果トランジスタを設計あるいは製造する上では、第１の絶縁膜２０６、第２の絶縁膜２０７以外の絶縁膜を形成することが多いが（例えば、ゲート電極２０８の表面を保護するための絶縁保護膜２０９は多くの場合、長期信頼性を確保する観点から形成される。すなわち、図２に示すように、ゲート電極２０８、および第２の絶縁膜２０７は、いずれも絶縁保護膜２０９により、その表面を覆われて保護されている）、トランジスタを保護する絶縁膜の総厚によって決まる応力を所定の範囲に制御するために引張応力の膜を当該工程で使用しなければならない場合などに、本実施の形態の２層積層構造の絶縁膜を使用することが考えられる。

図４の実験結果に示したとおり、実施の形態２の構成でも、実施の形態１と同じ作用が得られることが判る。

上述のように、圧縮応力の絶縁膜を使用することにより、ゲートリーク電流の悪化を最小限に留めることができる。

実施の形態３．
先に既に記したが、図３に示す、図１における絶縁膜１０６の領域に対し、電子供給層３０３の直上には引張応力を有する第１の絶縁膜３０７と、この第１の絶縁膜３０７の上には圧縮応力を有する第２の絶縁膜３０６との２層に分けて積層して形成したゲート構造の形態が考えられる。なお、図中、第１の絶縁膜３０７は、例えば、ＧａＮ層で構成されたチャネル層３０２、ＡｌＧａＮ層で構成された電子供給層３０３が、順に積層された後に、積層されることになる。また、第２の絶縁膜３０６およびゲート電極３０８は、絶縁保護膜３０９により、それらの表面が覆われて保護されている。

ＧａＮ系ＨＥＭＴの性能あるいは信頼性は、半導体表面の状態、あるいは表面を保護する絶縁膜の膜質の影響を強く受けることは既に述べてきた。膜の種類、膜厚、膜形成のプロセスなどによって決まる制約により、引張応力を有する絶縁膜のほうを半導体表面側に採用しなければならない場合が考えられる。

図５の実験結果に示したとおり、実施の形態３の構成でも、実施の形態１と同じ作用が得られることが判る。

上述のように、圧縮応力を有する絶縁膜の使用により、ゲートリーク電流の悪化を最小限に留めることができることがわかる。

実施の形態４．
ＧａＮ系ＨＥＭＴの性能あるいは信頼性は半導体表面の状態、あるいは表面を保護する絶縁膜の膜質の影響を強く受けることは既に述べてきた。さらには、膜の種類、膜厚、膜形成のプロセスなどによって決まる制約により、引張応力を有する絶縁膜のほうを半導体表面側に採用しなければならない場合が考えられる。

このような場合、図１２のシミュレーションの結果は有用となる。具体的には、図６に示すように、半導体表面は、絶縁膜４０７により直接被覆されており、この絶縁膜４０７は、引張応力を有する絶縁膜である。そして、絶縁膜４０７の開口部が電子供給層４０３上面に対し９０度(開口部が直方体状輪郭面を持つ場合)、ないし、電子供給層４０３上面から見て７５度〜９０度未満の傾斜角度を持つ（開口部が台形四角柱状輪郭面を持つ場合。図中の丸の点線で示した開口部４１１を参照）ように形成されている。なお、図中、絶縁膜４０７は、例えば、ＧａＮ層で構成されたチャネル層４０２、ＡｌＧａＮ層で構成された電子供給層４０３が、順に積層された後に、積層されることになる。また、この絶縁膜４０７、およびゲート電極４０８は、いずれも、絶縁保護膜４０９により、その表面を覆われることにより保護されている。

図１０、図１１のシミュレーションの結果によれば、実施の形態４により作製したトランジスタは、仮に絶縁膜４０７に圧縮応力を有する絶縁膜で形成したトランジスタよりもゲート端部の電界強度が緩和される作用が得られる。

また、図１２のシミュレーションの結果によれば、半導体表面の状態、あるいは表面を保護する絶縁保護膜の膜質に左右されることなくゲートリーク電流を一律に低減できる電界効果型トランジスタ（具体的には、図１２の角度パラメータが７５度の場合を参照）が得られる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１０１半導体基板、１０２、２０２、３０２、４０２チャネル層、１０３、２０３、３０３、４０３電子供給層、１０４ソース電極、１０５ドレイン電極、１０６絶縁膜、１０８、２０８、３０８、４０８ゲート電極、１０９、２０９、３０９、４０９絶縁保護膜、１１０配線電極、１１１、２１１、３１１、４１１開口部、２０６、３０７第１の絶縁膜、２０７、３０６第２の絶縁膜、４０７絶縁膜（引張応力有り）

Claims

電子供給層の面上に形成されたゲート電極、ソース電極、ドレイン電極を有する電界効果型トランジスタであって、
引張応力を有する、前記電子供給層の表面に形成された第１の絶縁膜、および、圧縮応力を有するか、あるいは前記第１の絶縁膜よりも小さい引張応力を有する、当該第１の絶縁膜の表面に形成した第２の絶縁膜、を持ち、前記電子供給層を被覆する絶縁膜と、
当該絶縁膜中の前記ゲート電極を形成する領域に形成され、前記電子供給層と一面で接する台形四角柱状輪郭面を有する前記絶縁膜の開口部と、
を備え、
前記ゲート電極は、前記開口部により前記電子供給層が露出した領域で当該電子供給層とショットキー接合され、
前記絶縁膜は、前記開口部の台形四角柱状輪郭面、および前記電子供給層と接する面とは逆の表面で、前記ゲート電極と接しているとともに、
前記開口部の台形四角柱状輪郭面の断面形状は、前記電子供給層の表面に対する傾斜角度が２５度から７５度の範囲に設定されていることを特徴とする電界効果型トランジスタ。
前記第２の絶縁膜の応力は−３ＧＰａから−０．５ＧＰａの範囲に設定されていることを特徴とする請求項１に記載の電界効果型トランジスタ。
前記絶縁膜は窒化シリコン膜であることを特徴とする請求項１または請求項２に記載の電界効果型トランジスタ。
前記電子供給層は、ＳｉＣ、ＧａＮ、あるいはサファイアでできた半導体基板上に形成されたチャネル層上に形成されていることを特徴とする請求項１から３のいずれか１項に記載の電界効果型トランジスタ。
ＧａＮ系の高電子移動度トランジスタであることを特徴とする請求項１から４のいずれか１項に記載の電界効果型トランジスタ。
前記ＧａＮ系の高電子移動度トランジスタは、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタであることを特徴とする請求項５に記載の電界効果型トランジスタ。
電子供給層の面上に形成されたゲート電極、ソース電極、ドレイン電極を有する電界効果型トランジスタであって、
引張応力を有する絶縁膜と、
当該絶縁膜中の前記ゲート電極を形成する領域に形成され、前記電子供給層と一面で接する台形四角柱状輪郭面を有する前記絶縁膜の開口部と、
を備え、
前記ゲート電極は、前記開口部により前記電子供給層が露出した領域で当該電子供給層とショットキー接合され、
前記絶縁膜は、前記開口部の台形四角柱状輪郭面、および前記電子供給層と接する面とは逆の表面で、前記ゲート電極と接しているとともに、
前記開口部の台形四角柱状輪郭面の断面形状は、前記電子供給層の表面に対する傾斜角度が９０度に設定されているか、または、前記電子供給層の表面に対する傾斜角度が７５度から９０度未満に設定されていることを特徴とする電界効果型トランジスタ。
前記絶縁膜の引張応力は０．５ＧＰａから３ＧＰａの範囲に設定されていることを特徴とする請求項７に記載の電界効果型トランジスタ。
前記絶縁膜は窒化シリコン膜であることを特徴とする請求項７または請求項８に記載の電界効果型トランジスタ。
前記電子供給層は、ＳｉＣ、ＧａＮ、あるいはサファイアでできた半導体基板上に形成されたチャネル層上に形成されていることを特徴とする請求項７から９のいずれか１項に記載の電界効果型トランジスタ。
ＧａＮ系の高電子移動度トランジスタであることを特徴とする請求項７から１０のいずれか１項に記載の電界効果型トランジスタ。
前記ＧａＮ系の高電子移動度トランジスタは、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタであることを特徴とする請求項１１に記載の電界効果型トランジスタ。