JP2015056637A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015056637A
JP2015056637A JP2013191128A JP2013191128A JP2015056637A JP 2015056637 A JP2015056637 A JP 2015056637A JP 2013191128 A JP2013191128 A JP 2013191128A JP 2013191128 A JP2013191128 A JP 2013191128A JP 2015056637 A JP2015056637 A JP 2015056637A
Authority
JP
Japan
Prior art keywords
electrode
gan
semiconductor device
plane
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013191128A
Other languages
English (en)
Inventor
安本　恭章
Yasuaki Yasumoto
恭章 安本
直子 梁瀬
Naoko Yanase
直子 梁瀬
阿部　和秀
Kazuhide Abe
和秀 阿部
士 内原
Tsukasa Uchihara
士 内原
泰伸 斉藤
Yasunobu Saito
泰伸 斉藤
敏 仲
Toshiyuki Naka
敏行 仲
Akira Yoshioka
啓 吉岡
Yu Ono
祐 小野
Tetsuya Ono
哲也 大野
Hidetoshi Fujimoto
英俊 藤本
Shingo Masuko
真吾 増子
Masaru Furukawa
大 古川
Yasunari Yagi
恭成 八木
Miki Yumoto
美樹 湯元
Atsuko Iida
敦子 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013191128A priority Critical patent/JP2015056637A/ja
Priority to CN201410061074.6A priority patent/CN104465741A/zh
Priority to US14/215,321 priority patent/US20150076506A1/en
Publication of JP2015056637A publication Critical patent/JP2015056637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＧａＮ系半導体を用いた、信頼性の向上する半導体装置を提供する。【解決手段】半導体装置は、表面がｍ面またはａ面に対し０度以上５度以下の角度を有するＧａＮ系半導体層１２と、表面に設けられ、第１の端部を有する第１の電極１４と、第１の電極１４と離間して表面に設けられ、第１の端部と対向する第２の端部を有し、第１の端部の任意の点と、第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層のｃ軸方向と異なる第２の電極１６と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
高い絶縁破壊強度を備え、電力損失を低減できるＧａＮ系半導体装置は、パワーエレクトロニクス用半導体装置、もしくは、高周波パワー半導体装置などへの応用が期待されている。しかし、ＧａＮ系半導体装置には、電流コラプス等、解決すべき信頼性上の課題も多い。
特開２００８−３１１５３３号公報
Ａ．Ｉｓｈｉｄａ ａｎｄ Ｙ．Ｉｎｕｉｓｈｉ，"Ｓｔｕｄｉｅｓ ｏｆ Ａｃｏｕｓｔｉｃ Ｄｏｍａｉｎ Ｆｏｒｍａｔｉｏｎ ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ ＣｄＳ"，Ｊ．Ｐｈｙｓ．Ｓｏｃ．Ｊａｐａｎ ２５ （１９６８）４４３．
本発明が解決しようとする課題は、ＧａＮ系半導体を用いた、信頼性の向上する半導体装置を提供することにある。
実施形態の半導体装置は、、表面がｍ面またはａ面に対し０度以上５度以下の角度を有するＧａＮ系半導体層と、上記表面に設けられ、第１の端部を有する第１の電極と、第１の電極と離間して上記表面に設けられ、第１の端部と対向する第２の端部を有し、第１の端部の任意の点と、第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層のｃ軸方向と異なる第２の電極と、を備える。
第１の実施形態の半導体装置半導体装置の模式図である。 ＧａＮ系半導体の結晶構造を示す図である。 第１の実施形態の半導体装置の電極配置の説明図である。 第１の実施形態の半導体装置の作用・効果の説明図である。 第１の実施形態の半導体装置の作用・効果の説明図である。 第２の実施形態の半導体装置の模式上面図である。 第２の実施形態の半導体装置の電極配置の説明図である。 第３の実施形態の半導体装置半導体装置の模式図である。 第４の実施形態の半導体装置の模式上面図である。 第５の実施形態の半導体装置半導体装置の模式図である。 第６の実施形態の半導体装置半導体装置の模式図である。 第７の実施形態の半導体装置半導体装置の模式図である。 第７の実施形態の半導体装置の電極配置の説明図である。 第８の実施形態の半導体装置の模式上面図である。 第９の実施形態の半導体装置の模式上面図である。 第１０の実施形態の半導体装置の模式図である。 第１１の実施形態の半導体装置の模式上面図である。 第１２の実施形態の半導体装置の模式上面図である。 第１３の実施形態の半導体装置の模式図である。 第１４の実施形態の半導体装置の模式図である。 第１４の実施形態の半導体装置の電極配置の説明図である。 第１５の実施形態の半導体装置の模式図である。 第１６の実施形態の半導体装置の模式図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
本明細書中、「ＧａＮ系半導体」とは、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）およびそれらの中間組成を備える半導体の総称である。また、本明細書中、ＡｌＧａＮとは、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）の組成式で表される半導体を意味する。
（第１の実施形態）
本実施形態の半導体装置は、、表面がｍ面またはａ面に対し０度以上５度以下の角度を有するＧａＮ系半導体層と、上記表面に設けられ、第１の端部を有する第１の電極と、第１の電極と離間して上記表面に設けられ、第１の端部と対向する第２の端部を有し、第１の端部の任意の点と、第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層のｃ軸方向と異なるよう配置される第２の電極と、を備える。
図１は、本実施形態の半導体装置の模式図である。図１（ａ）は模式上面図、図１（ｂ）は図１（ａ）のＡＡ断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）である。
本実施形態の半導体装置は、基板１０、ＧａＮ系半導体層１２、ソース電極（第１の電極）１４、ドレイン電極（第２の電極）１６、ゲート電極（第３の電極）１８、素子分離領域２０、活性領域（素子領域）２２を備える。
基板１０は、例えば、ＧａＮである。基板１０は、ＧａＮの他にも、酸化ガリウム、ＳｉＣ、Ｓｉ、サファイア等の基板を用いることが可能である。
基板１０上にＧａＮ系半導体層１２が設けられる。ＧａＮ系半導体層１２の表面は、ｍ面またはａ面に対し０度以上５度以下の角度を備える。表面の平坦性、製造の容易性から、ＧａＮ系半導体層の表面は、ｍ面またはａ面に対し０度以上１度以下の角度を備えることが望ましく、０度以上０．３度以下の角度を備えることがより望ましい。
図２は、ＧａＮ系半導体の結晶構造を示す図である。ＧａＮ系半導体の結晶構造は、六方晶系で近似することが可能である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）がｃ面すなわち（０００１）面である。ＧａＮ系半導体では、分極方向がｃ軸に沿っている。このため、ｃ面は極性面と称される。
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面およびａ面は、非極性面と称される。
以下、ＧａＮ系半導体層１２の表面がｍ面である場合を例に説明する。表面が同じ非極性面であるａ面の場合も以下と同様の議論が成立する。
ＧａＮ系半導体層１２は、基板１０側から、バッファ層１２ａ、ＧａＮ層１２ｂ、ＡｌＧａＮ層１２ｃで構成される。ＡｌＧａＮ層１２ｃの表面がｍ面である。
バッファ層１２ａは、基板１０とＧａＮ系半導体層１２との格子不整合を緩和する機能を備える。バッファ層１２ａは、例えば、ＡｌＧａＮとＧａＮの多層構造で形成される。
ＧａＮ層１２ｂは、いわゆる、動作層（チャネル層）、ＡｌＧａＮ層１２ｃは、いわゆる障壁層（電子供給層）である。ＡｌＧａＮ層１２ｃには、例えば、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜０．３）の組成式で表される半導体が用いられる。
ＡｌＧａＮ層１２ｃの表面に、ソース電極（第１の電極）１４が設けられる。そして、ＡｌＧａＮ層１２ｃの表面に、ソース電極（第１の電極）１４と離間してドレイン電極（第２の電極）１６が設けられる。ソース電極（第１の電極）１４とドレイン電極（第２の電極）１６との間にゲート電極（第３の電極）１８が設けられる。
ソース電極１４、ドレイン電極１６、ゲート電極１８は、例えば、金属電極である。金属電極は、例えば、アルミニウム（Ａｌ）を主成分とする電極である。ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６と、ＧａＮ系半導体層１２との接触は、オーミック接触（オーミックコンタクト）であることが望ましい。
ＧａＮ系半導体層１２には、素子分離領域２０が設けられる。素子分離領域１２は、例えば、シリコン酸化膜等の絶縁体である。素子分離領域２０に囲まれるＧａＮ系半導体層１２が活性領域（素子領域）２２である。
素子分離領域２０は、例えば、ＧａＮ系半導体層１２に不純物を導入することによって形成してもかまわない。あるいは、メサ構造であってもかまわない。あるいは、ＧａＮ系半導体層１２に表面に絶縁体をパターニングすることによって形成してもかまわない。
図３は、本実施形態の半導体装置の電極配置の説明図である。ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部の任意の点と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部の任意の点とを結ぶ線分の向きが、いずれもＧａＮ系半導体層１２のｃ軸方向と異なる。図３には、上記線分の例示として、５本の点線を示している。
本実施形態では、第１の端部と第２の端部が平行である。また、第１の端部と第２の端部がｃ軸方向に対して平行である。
なお、本実施形態において、第１の端部および第２の端部は、ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６が、活性領域（素子領域）２２と、交差する領域の端部を意味する。すなわち、デバイスの動作に寄与する領域の端部を意味するものとする。
次に、本実施形態の半導体装置の製造方法の一例について説明する。以下の製造方法の説明では図１を参照する。
例えば、ｍ面である（１−１００）面を表面とするＧａＮ基板を準備する。ＧａＮ基板は基板１０の一例である。
ＧａＮ基板は、ナトリウムフラックス法などの液相成長や、アモノサーマル法などの融液成長法を用いて、バルクＧａＮのインゴットを作製し、このインゴットからｍ面が表面となるよう切り出すことで準備される。基板１０上に、エピタキシャル成長法により（１−１００）面に平行な成長モードで、バッファ層１２ａ、ＧａＮ層１２ｂ、ＡｌＧａＮ層１２ｃを連続して成膜し、ＧａＮ系半導体層１２を形成する。
基板１０には、ＧａＮの他にも、酸化ガリウム、ＳｉＣ、Ｓｉ、サファイア等の基板を用いることが可能である。ＳｉＣ基板やサファイア基板を用いる場合、基板１０上に表面がｍ面のＧａＮ系半導体層１２をエピタキシャル成長させるためには、ＳｉＣ基板やサファイア基板の表面の面方位も、ｍ面であることが望ましい。ただし、ｒ面サファイア基板上にはａ面ＧａＮが成長するという事例もあることから、成長条件によっては必ずしも成長用表面がｍ面であることが必須とはならない。
ＧａＮ系半導体層１２は、例えば、ＭＯＣＶＤ（有機金属化学気相堆積）装置により、ＩＩＩ族元素源となるＴＭＧ（トリメチルガリウム）またはＴＭＡ（トリメチルアルミニュウム）、キャリアガスとして窒素ガスもしくは水素ガスとＶ族元素源であるアンモニア（ＮＨ３）ガスを使用して形成する。
バッファ層１２として、ＧａＮ基板上に、例えば、厚さ９ｎｍのＡｌＧａＮ層と、厚さ９ｎｍのＧａＮ層を交互に積層し、厚さ２００ｎｍのＡｌＧａＮ／ＧａＮ構造を形成する。バッファ層の形成方法としては、他にも各層の厚さを順次厚く、あるいは薄くなるように変化させたり、上記のように一定間隔で数百層積層したり、あるいは一定間隔に異なる厚さの層を挿入するなど、さまざまな方法がある。これらの方法の中から、格子不整合を抑制するための適切な方法を選択すればよい。
バッファ層１２ａ上には、ＧａＮ層１２ｂとして、例えば、厚さ１５００ｎｍのＧａＮを堆積する。ＧａＮ層１２ｂ上には、ＡｌＧａＮ層１２ｃとして、例えば、厚さ３０ｎｍのＡｌＧａＮを電子供給層として形成する。ＡｌＧａＮ層１２ｃには二次元電子を発生するために、例えば、不純物としてＳｉを、１×１０１８ａｔｏｍｓ／ｃｍ３程度ドーピングする。
ＧａＮ系半導体層１２が形成された後、公知のフォトリソグラフィ技術により、ソース電極１４およびドレイン電極１６を形成すべき領域に開口部を備えるフォトレジストを形成する。そして、ソース電極１４およびドレイン電極１６の材料として用いられる電極材料を、ＡｌＧａＮ層１２ｃの上面にスパッタする。
その後、フォトレジストが除去されることにより、電極材料の不要部分（ソース電極１４およびドレイン電極１６以外の部分）がフォトレジストとともにリフトオフされる。これらの工程により、ソース電極１４およびドレイン電極１６が形成される。
ソース電極１４およびドレイン電極１６が形成された後には、アニール処理を行う。アニール処理により、ソース電極１４およびドレイン電極１６とＡｌＧａＮ層１２ｃとが電気的に接続される。
次に、公知のフォトリソグラフィ技術により、ゲート電極１８を形成すべき領域に開口部を備えるフォトレジストを形成する。そして、ゲート電極１８の材料として用いられる電極材料が、ＡｌＧａＮ層１２ｃの上面にスパッタする。
その後、フォトレジストが除去されることにより、電極材料の不要部分（ゲート電極１８以外の部分）がフォトレジストとともにリフトオフされる。これらの工程により、ゲート電極１８が形成される。
なお、ゲート電極１８の形成に先立ち、必要に応じてソース電極１４およびドレイン電極１６が形成された表面にゲート絶縁膜として、誘電体を形成しても良い。誘電体は、ＳｉＯ２、ＳｉＮ、ＡｌＮなど、所望するゲート電極特性が得られる材料であれば良い。誘電体や、たとえば、ＰＥＣＶＤ法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：プラズマ化学気相成長法）、ＬＰＣＶＤ法（Ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：減圧化学気相成長法）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ：電子サイクロトロン共鳴）スパッタ法などにより堆積される。
以上の製造方法により、図１に示す構造の半導体装置を製造することができる。
以下、本実施形態の半導体装置の作用・効果について説明する。図４および図５は、本実施形態の半導体装置の作用・効果の説明図である。
ＧａＮなどの圧電半導体では、超音波束が試料の一部に局所的に発生して、いわゆる音響ドメインを形成する。これは、ｍ面またはａ面表面に、分極方向に平行な電界が印加されるように、ソース電極、ゲート電極、ドレイン電極が形成されると生じる現象である。
このため、ｃ軸方向に垂直な電極パターンが形成されていると、ＧａＮ半導体では一般的に電子のドリフト速度は音速よりも大きいため、電界の形成されているソース電極とドレイン電極間に超音波増幅による共振現象が発生するおそれがある。そして、共振現象が発生すると、圧電ポテンシャル波の底に電子がトラップされ、電流飽和が発生する。
超音波増幅が生じた場所では電流飽和が起こり、見かけ上この領域の抵抗が高くなってしまう。したがって、試料に一定電圧を加えた状態では、この領域に電界が集中することになり、高電界ドメインができあがる。すなわち、共振現象とともに電界集中が生じ、この状態が続くと最終的には試料は絶縁破壊したり、結晶そのものを破壊したりするおそれがある。
超音波増幅による共振現象は、結晶中の熱雑音超音波が試料内で局所的に増幅されるために起こるとして、次のように説明することができる。圧電半導体中に超音波を伝搬させると、音波は圧電性のために伝導帯の底に図４のようなポテンシャルの波を作る。そして、電子はこのポテンシャルの谷に捕えられる。超音波の伝搬方向と同じ方向に電界を加えて電子を加速し、電子のドリフト速度（図中Ｖｄ）がこのポテンシャル波の伝搬速度（音速：図中Ｖｓ）を越すと、電子のエネルギーが音波系に流れ、超音波が増幅されてポテンシャルの谷はさらに深くなる。ＧａＮの圧電定数を比較すると、｜ｅ３３｜＞｜ｅ１５｜の関係がある。したがって、同じ大きさの電界を加えた場合には、自発分極に並行に加えた方が、垂直に加えるよりも、より大きな応力が発生する。また、自発分極に並行に電界を加えた場合には伸縮ひずみが発生し、大きな体積変化を伴う。一方、自発分極に垂直に電界を加えた場合にはすべり歪が発生し、体積変化は比較的小さい。変形ポテンシャルは体積変化に比例する。したがって自発分極に並行に電界を加えた方が、より大きな振幅のポテンシャル変化が発生する。
谷の深さが電子の熱エネルギーより小さいときは、電子はこの谷から自由にとび出すことができる。したがって、電気伝導は影響を受けずオーミック性は保たれる。しかし、超音波がどんどん増幅されて、谷の深さが熱エネルギーより充分大きくなると、電子はもはやこの谷からとび出すことができなくなって、超音波とともに音速で移動することになる。
このようにして電流飽和が起こる。そして、試料に何らかの不均一性があって、ある領域が他の部分より超音波増幅が起こりやすくなっているとする。そうすると、電流飽和はこの領域だけで起こり、見かけ上、この領域の電気抗抵を高くする。したがって、試料に一定電圧を加えた状態では、この領域に電界が集中することになり、高電界ドメインができあがる。すなわち、共振現象とともに電界集中が発生し、この状態が続くと最終的には試料は絶縁破壊を生じたり、結晶そのものの破壊が発生したりするおそれがある。
図５は各種半導体における電界と電子のドリフト速度の関係をしめす。ソースとドレイン間距離が２０ｕｍ程度の標準的な回路寸法では、１００ｋＶ／ｃｍ程度の電界となる。電子のドリフト速度は２ｘ１０７ｃｍ／ｓである。ＧａＮの音速は６．６ｘ１０５ｃｍ／ｓであり、電子のドリフト速度は音速よりも大きい。このため、上述した超音波増幅による共振現象が、ＧａＮ系半導体で発生しうることがわかる。
さらに、ｃ面ではソース電極、ドレイン電極間が並行であれば、どの方向でもこの現象は生じてしまう。
このように、ＧａＮ系半導体では圧電性を示さない非極性面となる結晶面たとえばｍ面やａ面を使用した構造を用いるにしても、極性面であるｃ面を使用した構造を用いるにしても、圧電半導体としての特徴に配慮しない構造では、その高い移動度を生かすことは難しい。
本実施形態では、ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部の任意の点と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層１２のｃ軸方向と異なる。このため、ソース電極（第１の電極）１４とドレイン電極（第２の電極）１６の間に印加される電界の方向が、ｃ軸方向と異なる。したがって、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難い。
なお、本実施形態において、超音波増幅を抑制する観点からは、ゲート電極１８あるいはその端部は、第１の端部または第２の端部と平行でなくともよい。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上する半導体装置が実現される。
（第２の実施形態）
本実施形態の半導体装置は、第１の端部と第２の端部がｃ軸方向に対して平行でないこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図６は、本実施形態の半導体装置の模式上面図である。図７は、本実施形態の半導体装置の電極配置の説明図である。ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部の任意の点と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層１２のｃ軸方向と異なる。図７には、上記線分の例示として、５本の点線を示している。
本実施形態では、第１の端部と第２の端部が平行である。また、第１の端部と第２の端部がｃ軸方向に対して平行でない。すなわち、第１の端部と第２の端部がｃ軸方向に対して斜行している。
本実施形態においても、ソース電極（第１の電極）１４とドレイン電極（第２の電極）１６の間に印加される電界の方向が、ｃ軸方向と異なる。したがって、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難い。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。
（第３の実施形態）
本実施形態の半導体装置は、第３の電極を備えないダイオードであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図８は、本実施形態の半導体装置の模式図である。図８（ａ）は模式上面図、図８（ｂ）は図８（ａ）のＡＡ断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたショットキーバリアダイオード（ＳＢＴ）である。
本実施形態の半導体装置は、基板１０、ＧａＮ系半導体層１２、アノード電極（第１の電極）２４、カソード電極（第２の電極）２６、素子分離領域２０、活性領域（素子領域）２２を備える。アノード電極（第１の電極）２４とカソード電極（第２の電極）２６、ＧａＮ系半導体層１２との接触の一方が、ショットキー接触、他方がオーミック接触となっている。
アノード電極（第１の電極）２４とカソード電極（第２の電極）２６に対向する第１の端部の任意の点と、カソード電極（第２の電極）２６のアノード電極（第１の電極）２４に対向する第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層１２のｃ軸方向と一致しない。
本実施形態では、第１の端部と第２の端部が平行である。また、第１の端部と第２の端部がｃ軸方向に対して平行である。
本実施形態において、アノード電極（第１の電極）２４とカソード電極（第２の電極）２６の間に印加される電界の方向が、ｃ軸方向と異なる。したがって、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難い。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するダイオードが実現される。
（第４の実施形態）
本実施形態の半導体装置は、第１の端部と第２の端部がｃ軸方向に対して平行でないこと以外は、第３の実施形態と同様である。したがって、第３の実施形態と重複する内容については、記述を省略する。
図９は、本実施形態の半導体装置の模式上面図である。アノード電極（第１の電極）２４とカソード電極（第２の電極）２６に対向する第１の端部の任意の点と、カソード電極（第２の電極）２６のアノード電極（第１の電極）２４に対向する第２の端部の任意の点とを結ぶ線分の向きが、ＧａＮ系半導体層１２のｃ軸方向と異なる。
本実施形態では、第１の端部と第２の端部が平行である。また、第１の端部と第２の端部がｃ軸方向に対して平行でない。
本実施形態においても、アノード電極（第１の電極）２４とカソード電極（第２の電極）２６の間に印加される電界の方向が、ｃ軸方向と異なる。したがって、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難い。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するダイオードが実現される。
（第５の実施形態）
本実施形態の半導体装置は、ゲート電極（第３の電極）がリセス構造を備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図１０は、本実施形態の半導体装置の模式図である。図１０（ａ）は模式上面図、図１０（ｂ）は図１０（ａ）のＡＡ断面図である。
本実施形態の半導体装置は、ゲート電極（第３の電極）１８が、ＧａＮ系半導体層１２内に設けられるリセス構造を備える。ゲート電極（第３の電極）１８の下端は、例えば、ＧａＮ層１２ｂに達している。
本実施形態の半導体装置を製造する際は、公知のフォトリソグラフィ技術により、ゲート電極１８を形成すべき領域に開口部を備えるフォトレジストを形成する。その後、ＡｌＧａＮ層１２ｃを選択的にエッチングする。そして、ゲート電極１８の材料として用いられる電極材料をスパッタする。その他の工程は、第１の実施形態と同様である。
以上、本実施形態によれば、第１の実施形態同様の信頼性の向上に加え、ノーマリオフ化が容易なトランジスタが実現される。
なお、ゲート電極（第３の電極）１８の下端が、ＧａＮ層１２ｂに達しない構造とすることも可能である。
（第６の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層１２が、ｐ型ＧａＮ層を備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図１１は、本実施形態の半導体装置の模式図である。図１１（ａ）は模式上面図、図１１（ｂ）は図１１（ａ）のＡＡ断面図である。
本実施形態の半導体装置において、ＧａＮ系半導体層１２は、基板１０側から、バッファ層１２ａ、ＧａＮ層１２ｂ、ＡｌＧａＮ層１２ｃ、ｐ型ＧａＮ層１２ｄで構成される。ｐ型ＧａＮ層１２ｄは、ｐ型不純物として、例えば、Ｍｇ（マグネシウム）が１×１０２０ａｔｏｍｓ／ｃｍ３程度ドーピングされている。
ｐ型ＧａＮ層１２ｄは、ＡｌＧａＮ層１２ｃの表面保護層として機能し、半導体装置の特性を安定化させる。
以上、本実施形態によれば、第１の実施形態同様の信頼性の向上に加え、特性の安定したトランジスタが実現される。
（第７の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層と、ＧａＮ系半導体層の表面に設けられ、第１の端部を有する第１の電極と、第１の電極と離間して上記表面に設けられ、第１の端部と対向する第１の端部と平行でない第２の端部を有する第２の電極と、を備える。すなわち、第１の電極の第１の端部と、第２の電極の第２の端部が非平行である。
本実施形態の半導体装置は、ＧａＮ系半導体層の表面がｃ面であること、電極の配置パターンが異なること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図１２は、本実施形態の半導体装置の模式図である。図１２（ａ）は模式上面図、図１２（ｂ）は図１２（ａ）のＡＡ断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）である。
ＧａＮ系半導体層１２の表面は、ｃ面に対し０度以上５度以下の角度を備える。表面の平坦性、製造の容易性から、ＧａＮ系半導体層の表面は、ｃ面に対し０度以上１度以下の角度を備えることが望ましく、０度以上０．３度以下の角度を備えることがより望ましい。
図１３は、本実施形態の半導体装置の電極配置の説明図である。ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が平行でない。そして、第１の端部および第２の端部が直線状である。
なお、本実施形態において、第１の端部および第２の端部は、ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６が、活性領域（素子領域）２２と、交差する領域の端部を意味する。すなわち、デバイスの動作に寄与する領域の端部を意味するものとする。
超音波増幅は共振現象である。このため、第１の端部と第２の端部が平行でない場合、すなわち、距離が一定でない場合、例え表面がｃ面であっても、電界下における反射波のフェーズが一致せず、共振現象は発生しにくい。したがって、電界集中による絶縁破壊や結晶の破壊も生じにくい。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。
ゲート電極（第３の電極）１８の形状は、特に限定されるものではない。また、ｃ面にかえてｍ面またはａ面上に本実施形態の電極配置パターンを適用することも可能である。
なお、ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６と、ＧａＮ系半導体層１２との接触は、オーミック接触であることが望ましい。
（第８の実施形態）
本実施形態の半導体装置は、第１の端部または第２の端部が階段状であること以外は、第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については、記述を省略する。
図１４は、本実施形態の半導体装置の模式上面図である。
ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が階段状となっている。この構成により、本実施形態では、ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が平行でない。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。
なお、第１の端部を第２の端部にかえて階段状としてもかまわない。また、第１の端部および第２の端部両方を階段状としてもかまわない。ゲート電極（第３の電極）１８の形状は、特に限定されるものではない。また、ｃ面にかえてｍ面またはａ面上に本実施形態の電極配置パターンを適用することも可能である。
（第９の実施形態）
本実施形態の半導体装置は、第１の端部または第２の端部が曲線状であること以外は、第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については、記述を省略する。
図１５は、本実施形態の半導体装置の模式上面図である。
ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が曲線状となっている。この構成により、本実施形態では、ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が平行でない。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。
なお、第１の端部を第２の端部にかえて曲線状としてもかまわない。また、第１の端部および第２の端部の両方を曲線状としてもかまわない。ゲート電極（第３の電極）１８の形状は、特に限定されるものではない。また、ｃ面にかえてｍ面またはａ面上に本実施形態の電極配置パターンを適用することも可能である。
（第１０の実施形態）
本実施形態の半導体装置は、第３の電極を備えないダイオードであること以外は、第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については、記述を省略する。
図１６は、本実施形態の半導体装置の模式図である。図１６（ａ）は模式上面図、図１６（ｂ）は図１６（ａ）のＡＡ断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたショットキーバリアダイオード（ＳＢＴ）である。
本実施形態の半導体装置は、基板１０、ＧａＮ系半導体層１２、アノード電極（第１の電極）２４、カソード電極（第２の電極）２６、素子分離領域２０、活性領域（素子領域）２２を備える。アノード電極（第１の電極）２４とカソード電極（第２の電極）２６、ＧａＮ系半導体層１２との接触の一方が、ショットキー接触、他方がオーミック接触となっている。
アノード電極（第１の電極）２４のカソード電極（第２の電極）２６に対向する第１の端部と、カソード電極（第２の電極）２６のアノード電極（第１の電極）２４に対向する第２の端部が平行でない。そして、第１の端部および第２の端部が直線状である。
本実施形態において、アノード電極（第１の電極）２４とカソード電極（第２の電極）２６の端部が平行でない。したがって、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難い。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するダイオードが実現される。
（第１１の実施形態）
本実施形態の半導体装置は、第１の端部または第２の端部が階段状であること以外は、第１０の実施形態と同様である。したがって、第１０の実施形態と重複する内容については、記述を省略する。
図１７は、本実施形態の半導体装置の模式上面図である。
アノード電極（第１の電極）２４のカソード電極（第２の電極）２６に対向する第１の端部と、カソード電極（第２の電極）２６のアノード電極（第１の電極）２４に対向する第２の端部が平行でない。そして、第１の端部および第２の端部が階段状である。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するダイオードが実現される。
なお、第１の端部を第２の端部にかえて階段状としてもかまわない。また、第１の端部および第２の端部両方を階段状としてもかまわない。また、ｃ面にかえてｍ面またはａ面上に本実施形態の電極配置パターンを適用することも可能である。
（第１２の実施形態）
本実施形態の半導体装置は、第１の端部または第２の端部が曲線状であること以外は、第１０の実施形態と同様である。したがって、第１０の実施形態と重複する内容については、記述を省略する。
図１８は、本実施形態の半導体装置の模式上面図である。
アノード電極（第１の電極）２４のカソード電極（第２の電極）２６に対向する第１の端部と、カソード電極（第２の電極）２６のアノード電極（第１の電極）２４に対向する第２の端部が平行でない。そして、第１の端部および第２の端部が曲線状である。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するダイオードが実現される。
なお、第１の端部を第２の端部にかえて曲線状としてもかまわない。また、第１の端部および第２の端部両方を曲線状としてもかまわない。また、ｃ面にかえてｍ面またはａ面上に本実施形態の電極配置パターンを適用することも可能である。
（第１３の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層の表面がｍ面またはａ面に対し０度以上５度以下の角度を有すること以外は、第７の実施形態と同様である。したがって、第７の実施形態と重複する内容については、記述を省略する。
図１９は、本実施形態の半導体装置の模式図である。図１９（ａ）は模式上面図、図１９（ｂ）は図１９（ａ）のＡＡ断面図である。
ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が平行でない。そして、第１の端部および第２の端部が直線状である。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。さらに、ソース電極（第１の電極）１４とドレイン電極（第２の電極）１６に印加される電界の方向が、ｃ軸方向と異なる。したがって、超音波増幅による共振現象はさらに発生し難いため、さらにトランジスタの信頼性が向上する。
（第１４の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層と、ＧａＮ系半導体層の表面に設けられ、曲線状の第１の端部を有する第１の電極と、第１の電極と離間して上記表面に設けられ、第１の端部に対向する曲線状の第２の端部を有する第２の電極と、を備える。
本実施形態の半導体装置は、ＧａＮ系半導体層の表面がｃ面であること、電極の配置パターンが異なること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図２０は、本実施形態の半導体装置の模式図である。図２０（ａ）は模式上面図、図２０（ｂ）は図２０（ａ）のＡＡ断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）である。
ＧａＮ系半導体層１２の表面は、ｃ面に対し０度以上５度以下の角度を備える。表面の平坦性、製造の容易性から、ＧａＮ系半導体層の表面は、ｃ面に対し０度以上１度以下の角度を備えることが望ましく、０度以上０．３度以下の角度を備えることがより望ましい。
図２１は、本実施形態の半導体装置の電極配置の説明図である。ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が、それぞれ曲線状である。そして、ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６は円環状であり、第１の端部および第２の端部は、円形の環状である。第１の端部と第２の端部との距離は一定である。
超音波増幅は共振現象である。このため、電流の流れる向き（図中点線矢印）が多様になり向きがそろっていない場合、共振現象は発生しにくい。したがって、電界集中による絶縁破壊や結晶の破壊も生じにくい。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。
なお、ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６と、ＧａＮ系半導体層１２との接触は、オーミック接触であることが望ましい。
また、第１の端部および第２の端部は、円形でなくとも楕円形、あるいは、半円形等であってもかまわない。
（第１５の実施形態）
本実施形態の半導体装置は、第３の電極を備えないダイオードであること以外は、第１４の実施形態と同様である。したがって、第１４の実施形態と重複する内容については、記述を省略する。
図２２は、本実施形態の半導体装置の模式図である。図２２（ａ）は模式上面図、図２２（ｂ）は図２２（ａ）のＡＡ断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたショットキーバリアダイオード（ＳＢＴ）である。
本実施形態の半導体装置は、基板１０、ＧａＮ系半導体層１２、アノード電極（第１の電極）２４、カソード電極（第２の電極）２６、素子分離領域２０、活性領域（素子領域）２２を備える。アノード電極（第１の電極）２４とカソード電極（第２の電極）２６、ＧａＮ系半導体層１２との接触の一方が、ショットキー接触、他方がオーミック接触となっている。
アノード電極（第１の電極）２４のカソード電極（第２の電極）２６に対向する第１の端部と、カソード電極（第２の電極）２６のアノード電極（第１の電極）２４に対向する第２の端部が、それぞれ曲線状である。そして、アノード電極（第１の電極）２４およびカソード電極（第２の電極）２６は円環状であり、第１の端部および第２の端部は、円形の環状である。第１の端部と第２の端部との距離は一定である。
本実施形態においても、電流の流れる向き（図中実線矢印）が多様になる。したがって、超音波増幅が生じにくく、超音波増幅による共振現象は発生し難い。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するダイオードが実現される。
（第１６の実施形態）
本実施形態の半導体装置は、ＧａＮ系半導体層の表面がｍ面またはａ面に対し０度以上５度以下の角度を有すること以外は、第１４の実施形態と同様である。したがって、第１４の実施形態と重複する内容については、記述を省略する。
図２３は、本実施形態の半導体装置の模式図である。図２３（ａ）は模式上面図、図２３（ｂ）は図２３（ａ）のＡＡ断面図である。
ソース電極（第１の電極）１４のドレイン電極（第２の電極）１６に対向する第１の端部と、ドレイン電極（第２の電極）１６のソース電極（第１の電極）１４に対向する第２の端部が、それぞれ曲線状である。そして、ソース電極（第１の電極）１４およびドレイン電極（第２の電極）１６は円環状であり、第１の端部および第２の端部は、円形の環状である。第１の端部と第２の端部との距離は一定である。
以上、本実施形態によれば、超音波増幅による共振現象は発生し難いため、信頼性の向上するトランジスタが実現される。さらに、ソース電極（第１の電極）１４とドレイン電極（第２の電極）１６に印加される電界の方向と、ｃ軸方向とが一致する割合が小さい。したがって、超音波増幅による共振現象はさらに発生し難いため、さらにトランジスタの信頼性が向上する。
上記第１ないし第１６の実施形態では、ＧａＮ系半導体層が、ＧａＮ層とＡｌＧａＮ層の積層構造を備え、ＧａＮ系半導体層の表面が、ＡｌＧａＮ層となる場合を主に説明した。しかしながら、ＧａＮ系半導体層として、その他の組成のＧａＮ系半導体や、異なる積層構造を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 基板
１２ ＧａＮ系半導体層
１２ａ バッファ層
１２ｂ ＧａＮ層
１２ｃ ＡｌＧａＮ層
１４ ソース電極（第１の電極）
１６ ドレイン電極（第２の電極）
１８ ゲート電極（第３の電極）
２０ 素子分離領域
２２ 活性領域（素子領域）
２４ アノード電極（第１の電極）
２６ カソード電極（第２の電極）

Claims (16)

  1. 表面がｍ面またはａ面に対し０度以上５度以下の角度を有するＧａＮ系半導体層と、
    前記表面に設けられ、第１の端部を有する第１の電極と、
    前記第１の電極と離間して前記表面に設けられ、前記第１の端部と対向する第２の端部を有し、前記第１の端部の任意の点と、前記第２の端部の任意の点とを結ぶ線分の向きが、前記ＧａＮ系半導体層のｃ軸方向と異なる第２の電極と、
    を備えることを特徴とする半導体装置。
  2. 前記第１の端部と前記第２の端部が平行であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の端部と前記第２の端部が前記ｃ軸方向に対して平行であることを特徴とする請求項２記載の半導体装置。
  4. 前記ＧａＮ系半導体層がＧａＮ層とＡｌＧａＮ層の積層構造を有し、前記表面が前記ＡｌＧａＮ層の表面であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の電極と前記第２の電極との間に、さらに第３の電極を備えることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の電極および前記第２の電極と、前記ＧａＮ系半導体層との接触がオーミック接触であることを請求項５記載の半導体装置。
  7. ＧａＮ系半導体層と、
    前記ＧａＮ系半導体層の表面に設けられ、第１の端部を有する第１の電極と、
    前記第１の電極と離間して前記表面に設けられ、前記第１の端部と対向する前記第１の端部と平行でない第２の端部を有する第２の電極と、
    を備えることを特徴とする半導体装置。
  8. 前記第１の端部および前記第２の端部が直線状であることを特徴とする請求項７記載の半導体装置。
  9. 前記第１の端部または前記第２の端部が階段状であることを特徴とする請求項７記載の半導体装置。
  10. 前記第１の端部または前記第２の端部が曲線状であることを特徴とする請求項７記載の半導体装置。
  11. 前記第１の電極と前記第２の電極との間に、さらに第３の電極を備えることを特徴とする請求項７ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第１の電極および前記第２の電極と、前記ＧａＮ系半導体層との接触がオーミック接触であることを請求項１１記載の半導体装置。
  13. ＧａＮ系半導体層と、
    前記ＧａＮ系半導体層の表面に設けられ、曲線状の第１の端部を有する第１の電極と、
    前記第１の電極と離間して前記表面に設けられ、前記第１の端部に対向する曲線状の第２の端部を有する第２の電極と、
    を備えることを特徴とする半導体装置。
  14. 前記第１の端部および前記第２の端部が環状であることを特徴とする請求項１３記載の半導体装置。
  15. 前記第１の電極と前記第２の電極との間に、さらに第３の電極を備えることを特徴とする請求項１３または請求項１４記載の半導体装置。
  16. 前記第１の電極および前記第２の電極と、前記ＧａＮ系半導体層との接触がオーミック接触であることを請求項１５記載の半導体装置。
JP2013191128A 2013-09-13 2013-09-13 半導体装置 Pending JP2015056637A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013191128A JP2015056637A (ja) 2013-09-13 2013-09-13 半導体装置
CN201410061074.6A CN104465741A (zh) 2013-09-13 2014-02-24 半导体装置
US14/215,321 US20150076506A1 (en) 2013-09-13 2014-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013191128A JP2015056637A (ja) 2013-09-13 2013-09-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2015056637A true JP2015056637A (ja) 2015-03-23

Family

ID=52667156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191128A Pending JP2015056637A (ja) 2013-09-13 2013-09-13 半導体装置

Country Status (3)

Country Link
US (1) US20150076506A1 (ja)
JP (1) JP2015056637A (ja)
CN (1) CN104465741A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045943A (ja) * 2015-08-28 2017-03-02 富士電機株式会社 窒化物半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6422909B2 (ja) * 2016-03-15 2018-11-14 株式会社東芝 半導体装置
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
CN110120793A (zh) * 2018-02-05 2019-08-13 武汉衍熙微器件有限公司 具有非c轴优选压电层的薄膜体声波谐振器
US11961888B2 (en) 2018-08-06 2024-04-16 Macom Technology Solutions Holdings, Inc. Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
JP6967024B2 (ja) * 2019-02-04 2021-11-17 株式会社東芝 半導体装置及びその製造方法
TWI768222B (zh) * 2019-07-17 2022-06-21 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251660A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd 化合物半導体電子デバイス、及び化合物半導体集積電子デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002918B2 (ja) * 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP4474292B2 (ja) * 2005-01-28 2010-06-02 トヨタ自動車株式会社 半導体装置
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
US9166009B2 (en) * 2011-04-25 2015-10-20 Renesas Electronics Corporation Semiconductor apparatus and method for making semiconductor apparatus
KR101843192B1 (ko) * 2011-09-30 2018-03-29 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5678866B2 (ja) * 2011-10-31 2015-03-04 株式会社デンソー 半導体装置およびその製造方法
JP6240898B2 (ja) * 2012-09-12 2017-12-06 パナソニックＩｐマネジメント株式会社 半導体装置
JP6220188B2 (ja) * 2013-08-15 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251660A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd 化合物半導体電子デバイス、及び化合物半導体集積電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045943A (ja) * 2015-08-28 2017-03-02 富士電機株式会社 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
US20150076506A1 (en) 2015-03-19
CN104465741A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
JP2015056637A (ja) 半導体装置
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5653607B2 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
JP5634681B2 (ja) 半導体素子
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
JP5825017B2 (ja) 化合物半導体装置及びその製造方法
US8653563B2 (en) Semiconductor device
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
TW201227960A (en) Compound semiconductor device and method of manufacturing the same
US20160079410A1 (en) Semiconductor device
TW201303967A (zh) 化合物半導體裝置及其製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP2011129607A (ja) ＧａＮ系ＭＯＳ型電界効果トランジスタ
JP6470480B1 (ja) 電界効果型トランジスタ
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP5857409B2 (ja) 化合物半導体装置及びその製造方法
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ
JP2017085014A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP2019186527A (ja) 電界効果型トランジスタ
JP2013069971A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160705