JP5857409B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5857409B2 JP5857409B2 JP2011021536A JP2011021536A JP5857409B2 JP 5857409 B2 JP5857409 B2 JP 5857409B2 JP 2011021536 A JP2011021536 A JP 2011021536A JP 2011021536 A JP2011021536 A JP 2011021536A JP 5857409 B2 JP5857409 B2 JP 5857409B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- substrate
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Description
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
本実施形態では、化合物半導体装置として、いわゆるシングルヘテロ構造のAlGaN/GaN・HEMTを開示する。
図1〜図5は、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
成長用基板として例えば半絶縁性のSi(111)面基板1(以下、単にSi基板1とする。)を用意する。Si基板1上に、表面に後述する分離初期層が成長しないマスク材料、例えばシリコン酸化物(SiO2)をCVD法等により厚み150nm程度に堆積する。マスク材料としては、シリコン酸化物の代わりにシリコン窒化物(SiN)、シリコン酸窒化物(SiON)等を用いることもできる。
詳細には、Si基板1の全面に、例えば気相成長法、ここではMOCVD(Metal Organic Chemical Vapor Deposition)法により、例えばAlNを厚み100nm程度に成長する。これにより、素子分離領域に分離初期層3が形成される。AlNの原料ガスには、Al源であるTMA(トリメチルアルミニウム)ガス、及びN源であるNH3ガスの混合ガスを用いる。ここで、選択成長用マスク2上には、AlNの原料が付着せず、選択成長用マスク2間の開口2aに原料が拡散し、開口2a内に選択的にAlNが成長する。その結果、素子分離領域の開口2aに露出する部位のみに分離初期層3が形成される。分離初期層3は、図示のように断面台形状に形成されるように、選択成長用マスク2の厚み、開口2aの幅、及びAlNの成長条件等が調節される。
詳細には、例えばフッ化水素酸を用いて、Si基板1をウェットエッチングする。これにより、Si基板1上の選択成長用マスク2が除去される。
詳細には、Si基板1の全面に、MOCVD法により、厚み100nm程度のAlN、厚み300nm程度のAlGaN、厚み1μm程度のGaN、厚み20nm程度のAlGaNを、順次成長する。これにより、Si基板1上に化合物半導体の積層構造4が形成される。なお、供給層となるAlGaN層は結晶性劣化を避けるため、そのAl組成を30%以下とする。また、いわゆる縦型構造のHEMTを作製する場合には、耐圧を確保するため、GaNを3μm以上の厚みに形成する。
積層構造4は、分離初期層3上を含むSi基板1の全面に形成される。ここで、AlN4a1及びAlGaN4b1は、素子形成領域においてSi基板1上で初期のバッファ層とすべく、組成、厚み等が最適化される。これにより、素子形成領域では、バッファ層上に初期のGaN4c1及びAlGaN4d1が単結晶に成長する。一方、素子分離領域では、Si基板1上のAlNとして、AlN4a2に分離初期層3の厚みが追加されている。そのため、素子分離領域上では、AlNの厚み(分離初期層3及びAlN4a2の積層物の厚み)が、バッファ層を構成するAlNの最適条件(AlN4a1の厚み)から外れて素子形成領域上よりも厚く形成される。これにより、素子分離領域では、AlGaN4b2、GaN4c2、及びAlGaN4d2は、単結晶に成長することなくアモルファス化する。ここで、AlGaN4b2、GaN4c2、及びAlGaN4d2の分離初期層3の斜面上に成長する部分は、Si基板1と面方位が異なることに起因して発生する歪みも加わって、アモルファス化が助長される。
詳細には、素子形成領域で電子供給層となるAlGaN4d1上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばTi/Alを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にTi/Alを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するTi/Alを除去する。その後、Si基板1を、例えば窒素雰囲気中において例えば600℃程度で熱処理し、オーミックコンタクトを確立する。以上により、素子形成領域のAlGaN4d1上には、ソース電極5及びドレイン電極6が形成される。
詳細には、先ず、素子形成領域で電子供給層となるAlGaN4d1上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばNi/Auを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にNi/Auを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するNi/Auを除去する。以上により、素子形成領域のAlGaN4d1上には、ソース電極5とドレイン電極6との間にゲート電極7が形成される。
また、本実施形態では、分離初期層3上に原料が付着し、積層構造4が形成される。そのため、分離初期層3の周辺における異常成長領域が小さく抑えられる。従って、分離初期層3の間隔を広げることなく、Si基板1上の素子形成領域も広く確保することができる。
本実施形態では、第1の実施形態によるAlGaN/GaN・HEMTを備えた電源装置を開示する。
図5は、第2の実施形態による電源装置の概略構成を示す結線図である。
一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数(ここでは4つ)のスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。
二次側回路22は、複数(ここでは3つ)のスイッチング素子27a,27b,27cを備えて構成される。
本実施形態では、第1の実施形態によるAlGaN/GaN・HEMTを備えた高周波増幅器を開示する。
図6は、第3の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態によるAlGaN/GaN・HEMTを有している。なお図6では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタル・プレディストーション回路31に送出できる構成とされている。
第1〜第3の実施形態では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1〜第3の実施形態では、電子走行層がGaN、電子供給層がInAlNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第1〜第3の実施形態では、電子走行層がGaN、電子供給層がInAlGaNで形成される。
前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、
前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に第2の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記基板上の前記素子分離領域に、初期層を選択的に形成し、
前記初期層上を含む前記基板上の全面に化合物半導体の積層構造を形成して、
前記積層構造は、前記素子分離領域では前記初期層と共に前記第1の化合物半導体層となり、前記素子形成領域では前記第2の化合物半導体層となることを特徴とする付記5に記載の化合物半導体装置の製造方法。
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
基板と、
前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、
前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層と
を含むことを含むことを特徴とする電源回路。
トランジスタを有しており、
前記トランジスタは、
基板と、
前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、
前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層と
を含むことを特徴とする高周波増幅器。
2 選択成長用マスク
2a 開口
3 分離初期層
4 化合物半導体の積層構造
4A 素子形成層
4B 素子分離構造
4a1,4a2 AlN
4b1,4b2,4d1,4d2 AlGaN
4c1,4c2 GaN
5 ソース電極
6 ドレイン電極
7 ゲート電極
21 一次側回路
22 二次側回路
23 トランス
24 交流電源
25 ブリッジ整流回路
26a,26b,26c,26d,26e,27a,27b,27c スイッチング素子
31 ディジタル・プレディストーション回路
32a,32b ミキサー
33 パワーアンプ
Claims (5)
- 基板と、
前記基板上の素子分離領域に形成された、素子分離機能を有する第1の化合物半導体層と、
前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に形成された第2の化合物半導体層と
を含み、
前記第1の化合物半導体層と前記第2の化合物半導体層とは、同一の化合物半導体の積層構造であり、
前記第1の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなり、前記初期層と、前記第1の化合物半導体層のうち前記初期層と接触する第1層とが共にAlNであることを特徴とする化合物半導体装置。 - 前記第1の化合物半導体層の前記初期層上の部分と、前記第2の化合物半導体層とが、同一の化合物半導体の積層構造とされていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記初期層は、断面台形状であることを特徴とする請求項1又は2に記載の化合物半導体装置。
- 基板上の素子分離領域に、素子分離機能を有する第1の化合物半導体層を形成する工程と、
前記基板上で、前記第1の化合物半導体層により画定される素子形成領域に第2の化合物半導体層を形成する工程と
を含み、
前記第1の化合物半導体層と前記第2の化合物半導体層とは、同一の化合物半導体の積層構造であり、
前記第1の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなり、前記初期層と、前記第1の化合物半導体層のうち前記初期層と接触する第1層とが共にAlNであることを特徴とする化合物半導体装置の製造方法。 - 前記第1の化合物半導体層を形成する工程及び前記第2の化合物半導体層を形成する工程では、
前記基板上の前記素子分離領域に、前記初期層を選択的に形成し、
前記初期層上を含む前記基板上の全面に化合物半導体の積層構造を形成して、
前記積層構造は、前記素子分離領域では前記初期層と共に前記第1の化合物半導体層となり、前記素子形成領域では前記第2の化合物半導体層となることを特徴とする請求項4に記載の化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011021536A JP5857409B2 (ja) | 2011-02-03 | 2011-02-03 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011021536A JP5857409B2 (ja) | 2011-02-03 | 2011-02-03 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012164693A JP2012164693A (ja) | 2012-08-30 |
JP5857409B2 true JP5857409B2 (ja) | 2016-02-10 |
Family
ID=46843835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011021536A Active JP5857409B2 (ja) | 2011-02-03 | 2011-02-03 | 化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5857409B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9356045B2 (en) * | 2013-06-10 | 2016-05-31 | Raytheon Company | Semiconductor structure having column III-V isolation regions |
KR101523991B1 (ko) * | 2014-03-05 | 2015-05-29 | (재)한국나노기술원 | 질화물계 전력반도체 소자 및 그를 위한 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS637672A (ja) * | 1986-06-27 | 1988-01-13 | Mitsubishi Electric Corp | 半導体装置 |
JPS63108709A (ja) * | 1986-10-25 | 1988-05-13 | Toyota Central Res & Dev Lab Inc | 半導体装置およびその製造方法 |
JPH0536729A (ja) * | 1991-08-01 | 1993-02-12 | Matsushita Electric Ind Co Ltd | 化合物半導体装置およびその製造方法 |
-
2011
- 2011-02-03 JP JP2011021536A patent/JP5857409B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012164693A (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5953706B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5919626B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5707786B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5966301B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5672868B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
JP6161887B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5716737B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072397A (ja) | 化合物半導体装置及びその製造方法 | |
JP6575304B2 (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP2011171595A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
JP2014072377A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072225A (ja) | 化合物半導体装置及びその製造方法 | |
JP2016054215A (ja) | 化合物半導体装置及びその製造方法 | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2019012783A (ja) | 化合物半導体装置及びその製造方法 | |
JP5857409B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
JP2015060883A (ja) | 化合物半導体装置及びその製造方法 | |
JP6350599B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6163956B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6248574B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5857409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |