JP2011171595A - 化合物半導体装置の製造方法及び化合物半導体装置 - Google Patents
化合物半導体装置の製造方法及び化合物半導体装置 Download PDFInfo
- Publication number
- JP2011171595A JP2011171595A JP2010035220A JP2010035220A JP2011171595A JP 2011171595 A JP2011171595 A JP 2011171595A JP 2010035220 A JP2010035220 A JP 2010035220A JP 2010035220 A JP2010035220 A JP 2010035220A JP 2011171595 A JP2011171595 A JP 2011171595A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- mask
- buffer layer
- algan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】SiC基板1上の素子分離領域に相当する部位にマスク2を形成し、マスク2を覆うようにSiC基板1上に緩衝層3を第1の温度で形成し、第1の温度より高い第2の温度で加熱処理して緩衝層3のうちSiC基板1上の部位を結晶化し、緩衝層3の上方に化合物半導体層10を形成して、化合物半導体層10のマスク2の上方に相当する部位を素子分離領域とする。
【選択図】図4
Description
しかしながら、上記の手法を用いて基板上にGaN層を成長させる場合、GaNとの間における大きな格子不整合率に基づく歪みにより基板に大きな反りが生じたり、GaN層に多数のクラックが発生してGaNの結晶性が大きく損なわれるという問題がある。
本実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。化合物半導体装置として、いわゆる横型構造のAlGaN/GaN・HEMTを例示する。なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
図1は、第1の実施形態による化合物半導体装置の概略構成を示す平面図である。図2及び図3は、第1の実施形態による化合物半導体装置の製造方法を工程順に示す概略断面図である。図2及び図3の各図は、図1の破線I−Iに沿った断面に対応している。
詳細には、成長用基板として、例えば半絶縁性のSiC基板1を用意する。成長用基板としては、当該基板側への電流リークを防止するために高抵抗の基板を用いることが望ましい。いわゆる縦型構造のAlGaN/GaN・HEMTに適用する場合には、裏面に電極を形成する必要があるために導電性基板を用いる。SiC基板1上にレジストを塗付し、リソグラフィーによりレジストを加工して、SiC基板1の上方で活性領域に相当する部位のレジストを残し、レジストパターン11を形成する。
詳細には、レジストパターン11上を含むSiC基板1上に例えば絶縁膜、ここではSiN膜をスパッタ法等により例えば膜厚100nm程度に形成する。絶縁膜の材料としては、SiNの代わりにSiO2、SiON、Al2O3等を用いても良い。
レジストパターン11をその上のSiNと共に剥離する。これにより、SiC基板1の上方で素子分離領域となる領域に相当する部位のみにSiN膜が残存し、マスク2が形成される。マスク2には、SiC基板1の上方で活性領域となる領域に相当する部位を露出する開口2aが形成される。
詳細には、マスク2上を覆うようにSiC基板1上に、例えば気相成長法、ここではMOVPE(Metal Organic Vapor Phase Epitaxy)法により、結晶成長装置を用いて、例えばAlNを成長し、バッファ層3を形成する。バッファ層3の材料としては、AlNの代わりに、GaN,AlN,InN又はこれらの混晶(AlGaN,InAlN,InAlGaN)等を用いても良い。
詳細には、バッファ層3の形成に引き続き、結晶成長装置内を例えばH2の雰囲気として基板温度を昇温し、第1の温度よりも高い第2の温度、例えば1100℃で20分間程度、熱処理を行う。これにより、バッファ層3は、SiC基板1上の部位(マスク2の開口から露出するSiC基板1の露出面と接する部位)では結晶化される。これに対して、バッファ層3のマスク2上の部位(マスク2と接する部位、図示の例ではマスク2の上面及び側面)では、アモルファス状態が維持される。バッファ層3のアモルファス状態の部位をアモルファス領域3a、結晶化状態の部位を結晶化領域3bとする。図2(d)では、アモルファス領域3aと結晶化領域3bとの境界を破線で示す。バッファ層3は、その成長時の第1の温度よりも高い第2の温度で熱処理を行うことにより、その直下の層の結晶性及び表面状態を反映して部分的に結晶化する。即ちバッファ層3は、SiC基板1の表面に接する部位では単結晶化するのに対し、マスク2と接する部位では熱処理による単結晶化が生じないため、アモルファス状態のまま変化しない。
電子走行層4がインテンショナリーアンドープGaN(i−GaN)層、電子供給層5がn−AlGaN層である。なお、電子走行層4と電子供給層5との間に中間層としてインテンショナリーアンドープAlGaN(i−AlGaN)層を、電子供給層5上にキャップ層としてn−GaN層を形成するようにしても良い。
バッファ層3上に、i−GaN及びn−AlGaNを順次堆積し、電子走行層4及び電子供給層5を積層形成する。ここで、電子走行層4は膜厚1μm程度、電子供給層5は膜厚20nm程度で例えばAl比率0.2に形成する。いわゆる縦型構造のAlGaN/GaN・HEMTを作製する際には、耐圧を確保するために電子走行層を3μm程度の厚みに形成する必要がある。電子供給層5のAl比率は、電子走行層4のGaNとの格子不整合による結晶性の劣化を防止するため、0.3(30%)以下とする。
詳細には、先ず、電子供給層5上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばTi/Alを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にTi/Alを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において600℃程度で熱処理し、オーミックコンタクトを確立する。以上により、電子供給層5上には、ソース電極6及びドレイン電極7が形成される。
詳細には、先ず、電子供給層5上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばNi/Auを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にNi/Auを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するNi/Auを除去する。以上により、電子供給層5上には、ソース電極6とドレイン電極7との間にゲート電極8が形成される。
図5に示すように、電子走行層4のGaNは、c軸に平行な[0001]方向に極性を持ち(ウルツ鉱型)、自発分極Pspを有している。更に、電子走行層4上に電子供給層5を積層形成し、AlGaN/GaNのヘテロ構造を形成すると、電子供給層5のAlGaNに電子供給層5のGaNとの格子歪に基づくピエゾ分極Ppが誘起される。これにより、図6(a)に示すように、電子走行層4の電子供給層5との界面には高濃度の2DEGが生じる。
本実施形態の手法によれば、基板の深さ方向に対する素子分離が容易に実現される。そのため、横型構造のAlGaN/GaN・HEMTのみならず、ドライエッチング等による素子分離が困難な縦型構造のAlGaN/GaN・HEMTに適用しても有効である。
本実施形態では、第1の実施形態によるAlGaN/GaN・HEMTを備えた電源装置を開示する。
図7は、第2の実施形態による電源装置の概略構成を示す結線図である。
一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数(ここでは4つ)のスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。
二次側回路22は、複数(ここでは3つ)のスイッチング素子27a,27b,27cを備えて構成される。
本実施形態では、第1の実施形態によるAlGaN/GaN・HEMTを備えた高周波増幅器を開示する。
図8は、第3の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態によるAlGaN/GaN・HEMTを有している。なお図8では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタル・プレディストーション回路31に送出できる構成とされている。
2 マスク
2a 開口
3 バッファ層
3a,4a,5a アモルファス領域
3b,4b,5b 結晶化領域
4 電子走行層
5 電子供給層
6 ソース電極
7 ドレイン電極
8 ゲート電極
10 化合物半導体層
10a 素子分離領域
10b 活性領域
11 レジストパターン
21 一次側回路
22 二次側回路
23 トランス
24 交流電源
25 ブリッジ整流回路
26a,26b,26c,26d,26e,27a,27b,27c スイッチング素子
31 ディジタル・プレディストーション回路
32a,32b ミキサー
33 パワーアンプ
Claims (7)
- 基板上にマスクを形成する工程と、
前記マスク及び前記基板を覆う非晶質の緩衝層を第1の温度で形成する工程と、
前記第1の温度より高い第2の温度で加熱処理を行い、前記緩衝層のうち前記基板上の部位を結晶化する工程と、
前記緩衝層の上方に化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。 - 前記化合物半導体層は、前記マスクの上方に相当する部位が素子分離領域となることを特徴とする請求項1に記載の化合物半導体装置の製造方法。
- 前記緩衝層は、GaN,AlN,InN,AlGaN,InAlN,InAlGaNから選ばれた1種の材料で形成されることを特徴とする請求項1又は2に記載の化合物半導体装置の製造方法。
- 前記マスクは、SiN,SiO2,SiON,Al2O3から選ばれた1種の材料で形成されることを特徴とする請求項1〜3のいずれか1項に記載の化合物半導体装置の製造方法。
- 基板と、
前記基板上の素子分離領域に相当する部位を覆うマスクと、
前記マスクを覆うように前記基板上に形成された緩衝層と、
前記緩衝層の上方に形成された化合物半導体層と
を含み、
前記緩衝層は、前記マスク上の部位が非晶質であり、前記基板上の部位が結晶化されており、
前記化合物半導体層は、前記マスクの上方に相当する部位が素子分離領域とされることを特徴とする化合物半導体装置。 - 変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備え、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
基板と、
前記基板上の素子分離領域に相当する部位を覆うマスクと、
前記マスクを覆うように前記基板上に形成された緩衝層と、
前記緩衝層の上方に形成された化合物半導体層と
を含み、
前記緩衝層は、前記マスク上の部位が非晶質であり、前記基板上の部位が結晶化されており、
前記化合物半導体層は、前記マスクの上方に相当する部位が素子分離領域とされることを特徴とする電源回路。 - 入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
基板と、
前記基板上の素子分離領域に相当する部位を覆うマスクと、
前記マスクを覆うように前記基板上に形成された緩衝層と、
前記緩衝層の上方に形成された化合物半導体層と
を含み、
前記緩衝層は、前記マスク上の部位が非晶質であり、前記基板上の部位が結晶化されており、
前記化合物半導体層は、前記マスクの上方に相当する部位が素子分離領域とされることを特徴とする高周波増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035220A JP2011171595A (ja) | 2010-02-19 | 2010-02-19 | 化合物半導体装置の製造方法及び化合物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035220A JP2011171595A (ja) | 2010-02-19 | 2010-02-19 | 化合物半導体装置の製造方法及び化合物半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171595A true JP2011171595A (ja) | 2011-09-01 |
Family
ID=44685380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035220A Pending JP2011171595A (ja) | 2010-02-19 | 2010-02-19 | 化合物半導体装置の製造方法及び化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171595A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171639A (ja) * | 2010-02-22 | 2011-09-01 | Sanken Electric Co Ltd | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 |
CN103000684A (zh) * | 2011-09-16 | 2013-03-27 | 富士通株式会社 | 半导体晶体衬底、半导体晶体衬底的制造方法、半导体器件的制造方法、电源装置和放大器 |
CN103000685A (zh) * | 2011-09-15 | 2013-03-27 | 富士通株式会社 | 半导体器件及其制造方法、电源装置以及高频放大单元 |
JP2013074188A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2013074179A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
KR101304828B1 (ko) * | 2011-09-26 | 2013-09-05 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
KR101311041B1 (ko) * | 2011-09-26 | 2013-09-24 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
JP2013229398A (ja) * | 2012-04-24 | 2013-11-07 | Fujitsu Ltd | 熱電変換素子及びその製造方法 |
KR101396099B1 (ko) * | 2011-12-07 | 2014-05-15 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
JP2017212296A (ja) * | 2016-05-24 | 2017-11-30 | 三菱電機株式会社 | 半導体装置 |
US9902130B2 (en) | 2012-07-02 | 2018-02-27 | Corning Incorporated | Methods of processing a glass substrate and glass apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228715A (ja) * | 1983-06-10 | 1984-12-22 | Fujitsu Ltd | 選択的エピタキシヤル成長方法 |
JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS62169482A (ja) * | 1986-01-22 | 1987-07-25 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01303717A (ja) * | 1988-05-31 | 1989-12-07 | Sony Corp | 選択ヘテロエピタキシャル成長方法 |
JPH09232420A (ja) * | 1996-02-20 | 1997-09-05 | Nec Corp | 半導体装置の製造方法 |
JP2009238956A (ja) * | 2008-03-26 | 2009-10-15 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2010
- 2010-02-19 JP JP2010035220A patent/JP2011171595A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228715A (ja) * | 1983-06-10 | 1984-12-22 | Fujitsu Ltd | 選択的エピタキシヤル成長方法 |
JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS62169482A (ja) * | 1986-01-22 | 1987-07-25 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH01303717A (ja) * | 1988-05-31 | 1989-12-07 | Sony Corp | 選択ヘテロエピタキシャル成長方法 |
JPH09232420A (ja) * | 1996-02-20 | 1997-09-05 | Nec Corp | 半導体装置の製造方法 |
JP2009238956A (ja) * | 2008-03-26 | 2009-10-15 | Sumitomo Chemical Co Ltd | 半導体装置および半導体装置の製造方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011171639A (ja) * | 2010-02-22 | 2011-09-01 | Sanken Electric Co Ltd | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 |
KR101357358B1 (ko) * | 2011-09-15 | 2014-02-03 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법, 전원 장치, 고주파 증폭기 |
CN103000685A (zh) * | 2011-09-15 | 2013-03-27 | 富士通株式会社 | 半导体器件及其制造方法、电源装置以及高频放大单元 |
US9165851B2 (en) | 2011-09-15 | 2015-10-20 | Fujitsu Limited | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
TWI482280B (zh) * | 2011-09-15 | 2015-04-21 | Fujitsu Ltd | 半導體裝置及其製造方法、電源供應設備及高頻放大單元 |
CN103000684A (zh) * | 2011-09-16 | 2013-03-27 | 富士通株式会社 | 半导体晶体衬底、半导体晶体衬底的制造方法、半导体器件的制造方法、电源装置和放大器 |
JP2013065720A (ja) * | 2011-09-16 | 2013-04-11 | Fujitsu Ltd | 半導体結晶基板、半導体結晶基板の製造方法、半導体装置の製造方法、電源装置及び増幅器 |
US9379230B2 (en) | 2011-09-16 | 2016-06-28 | Fujitsu Limited | Semiconductor crystal substrate, manufacturing method of semiconductor crystal substrate, manufacturing method of semiconductor device, power unit, and amplifier |
KR101304828B1 (ko) * | 2011-09-26 | 2013-09-05 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
KR101311041B1 (ko) * | 2011-09-26 | 2013-09-24 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
US8581300B2 (en) | 2011-09-26 | 2013-11-12 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
JP2013074179A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
KR101302847B1 (ko) | 2011-09-28 | 2013-09-02 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그의 제조 방법 |
JP2013074188A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
KR101396099B1 (ko) * | 2011-12-07 | 2014-05-15 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
US9324821B2 (en) | 2011-12-07 | 2016-04-26 | Fujitsu Limited | Compound semiconductor device and manufacturing method of the same |
US9722037B2 (en) | 2011-12-07 | 2017-08-01 | Fujitsu Limited | Compound semiconductor device and manufacturing method of the same |
JP2013229398A (ja) * | 2012-04-24 | 2013-11-07 | Fujitsu Ltd | 熱電変換素子及びその製造方法 |
US9902130B2 (en) | 2012-07-02 | 2018-02-27 | Corning Incorporated | Methods of processing a glass substrate and glass apparatus |
JP2017212296A (ja) * | 2016-05-24 | 2017-11-30 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011171595A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
US9209042B2 (en) | Compound semiconductor device and manufacturing method therefor | |
JP5672868B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5707786B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5765171B2 (ja) | 化合物半導体装置の製造方法 | |
JP6087552B2 (ja) | 化合物半導体装置及びその製造方法 | |
US20140091364A1 (en) | Compound semiconductor device and method of manufacturing the same | |
JP5724347B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5716737B2 (ja) | 化合物半導体装置及びその製造方法 | |
US20140151748A1 (en) | Compound semiconductor device and manufacturing method of the same | |
JP2014197645A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014027187A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072225A (ja) | 化合物半導体装置及びその製造方法 | |
JP6880406B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2013065720A (ja) | 半導体結晶基板、半導体結晶基板の製造方法、半導体装置の製造方法、電源装置及び増幅器 | |
JP2015012037A (ja) | 半導体装置及びその製造方法 | |
JP2017085058A (ja) | 化合物半導体装置及びその製造方法 | |
JP5857409B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2012044115A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5678641B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2015060883A (ja) | 化合物半導体装置及びその製造方法 | |
JP6163956B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |