JP5678641B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5678641B2 JP5678641B2 JP2010283579A JP2010283579A JP5678641B2 JP 5678641 B2 JP5678641 B2 JP 5678641B2 JP 2010283579 A JP2010283579 A JP 2010283579A JP 2010283579 A JP2010283579 A JP 2010283579A JP 5678641 B2 JP5678641 B2 JP 5678641B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- opening
- compound semiconductor
- layer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
本実施形態では、化合物半導体装置として、いわゆるシングルヘテロ構造のAlGaN/GaN・HEMTを開示する。
図1及び図2は、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
詳細には、成長用基板として例えば半絶縁性のSiC基板1を用意し、SiC基板1をH2雰囲気、基板温度1100℃程度で10分間の熱処理をした後、SiC基板1上の全面に例えばAlNを成長する。AlNは、例えば気相成長法、ここではMOVPE(Metal Organic Vapor Phase Epitaxy)法により、基板温度1100℃で厚み100nm程度に成長する。これにより、初期層2が形成される。初期層2は、下地層3を形成するための核形成層となる。初期層2として、AlNの代わりに低温成長AlN(LT−AlN)を堆積しても良い。LT−AlNは、基板温度600℃程度で例えば厚み20nm程度に成長する。初期層2としてLT−AlNを用いた場合、転位の少ない上部層を形成するためのLT−AlNの膜厚は50nm以下であることが知られている(非特許文献1を参照)。
詳細には、下地層3上にレジストを塗布し、レジストをリソグラフィーにより加工して、SiC基板1の上方で素子形成領域(素子活性領域)に相当する部位を開口し、素子分離領域に相当する部位を覆うレジストマスクを形成する。下地層3上及びレジストマスク上の全面にマスク材料、ここではアルミナ(Al2O3)をスパッタ法等により例えば厚み100nm程度に堆積する。所定の薬液を用い、レジストマスクをその上のアルミナと共に剥離する。
なお、第1のマスクの絶縁材料としては、Al2O3の代わりに、シリコン酸化物(SiO2)等を用いても良い。
本実施形態では、ELO法によりGaNを成長する場合を例示するが、GaNの代わりに、AlGaN等をELO法により形成するようにしても良い。
ここで、ELO−GaN層5の形成工程を、特に図3を用いて詳細に説明する。図3の各図では、図示の便宜上、下地層3から上方の構成部材のみを示す。
ELO法は、基板温度が例えば1000℃程度で行われる。GaNの原料ガスには、Ga源であるトリメチルガリウム(TMG)ガスと、N源であるアンモニア(NH3)ガスとの混合ガスを用いる。原料ガスは、キャリアガス(例えばH2)により反応炉へ供給される。後述するように、GaNの素子形成層に侵入する転位を抑制するため、<0001>方向及び<11−20>方向の成長速度の比が最適な値となるように、成長圧力及びV/III比(TMGガスとNH3ガスの流量比)を調整する。
詳細には、ELO−GaN層5上にレジストを塗布し、レジストをリソグラフィーにより加工して、SiC基板1の上方で素子分離領域に相当する部位を開口し、素子形成領域に相当する部位を覆うレジストマスクを形成する。下地層3上及びレジストマスク上の全面に、後述する素子形成層の化合物半導体が成長しない絶縁材料、ここではシリコン酸化物(SiO2)をCVD法等により例えば厚み100nm程度に堆積する。所定の薬液を用い、レジストマスクをその上のシリコン酸化物と共に剥離する。これにより、ELO−GaN層5の表面で素子形成領域に相当する部位を露出するストライプ状の開口6aを有し、素子分離領域に相当する部位を覆うストライプ状の第2のマスク6が形成される。
なお、第2のマスクの絶縁材料としては、SiO2の代わりに、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)等を用いても良い。
詳細には、例えばMOVPE法により、GaN及びAlGaNを順次成長する。MOVPE法の代わりに、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法等を用いても良い。
詳細には、電子供給層7b上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばTi/Alを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にTi/Alを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において例えば600℃程度で熱処理し、オーミックコンタクトを確立する。以上により、電子供給層7b上には、ソース電極8及びドレイン電極9が形成される。
詳細には、先ず、電子供給層7b上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばNi/Auを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にNi/Auを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するNi/Auを除去する。以上により、電子供給層7b上には、ソース電極8とドレイン電極9との間にゲート電極11が形成される。
以下、第1の実施形態の変形例について説明する。本例では、第1の実施形態と同様にAlGaN/GaN・HEMTを開示するが、素子形成領域の形状が異なる点で第1の実施形態と相違する。なお、第1の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
図5は、第1の実施形態の変形例によるAlGaN/GaN・HEMTの製造方法の主要工程を示す概略断面図である。
続いて、図5(a)に示すように、ELO−GaN層5上に、第2のマスク12を形成する。本例では、素子分離領域を格子状に形成し、これにより素子形成領域を言わば碁盤目状に形成する。第2のマスク12の平面図を図6に示す。
なお、第2のマスクの絶縁材料としては、SiO2の代わりに、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)等を用いても良い。
詳細には、例えばMOVPE法により、GaN及びAlGaNを順次成長する。MOVPE法の代わりに、MBE法等を用いても良い。
本実施形態では、第1の実施形態及びその変形例から選ばれた1種のAlGaN/GaN・HEMTを備えた電源装置を開示する。
図7は、第2の実施形態による電源装置の概略構成を示す結線図である。
一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数(ここでは4つ)のスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。
二次側回路22は、複数(ここでは3つ)のスイッチング素子27a,27b,27cを備えて構成される。
本実施形態では、第1の実施形態及びその変形例から選ばれた1種のAlGaN/GaN・HEMTを備えた高周波増幅器を開示する。
図8は、第3の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態及びその変形例から選ばれた1種のAlGaN/GaN・HEMTを有している。なお図8では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタル・プレディストーション回路31に送出できる構成とされている。
第1〜第3の実施形態及び変形例では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1〜第3の実施形態及び変形例では、電子走行層がGaN、電子供給層がInAlNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第1〜第3の実施形態及び変形例では、電子走行層がGaN、電子供給層がInAlGaNで形成される。
前記下地層上に形成された、素子分離領域に相当する部位に第1の開口を有する第1のマスクと、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように形成された第1の化合物半導体層と、
前記第1の化合物半導体層上に形成された、素子形成領域に相当する部位に第2の開口を有する第2のマスクと、
前記第2の開口を埋め込むように形成された第2の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
前記第1の開口を埋め込み、前記第1のマスク上を覆うように第1の化合物半導体層を形成する工程と、
前記第1の化合物半導体層上に、素子形成領域に相当する部位に第2の開口を有する第2のマスクを形成する工程と、
前記第2の開口を埋め込むように第2の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第1の開口を有する第1のマスクと、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように形成された第1の化合物半導体層と、
前記第1の化合物半導体層上に形成された、素子形成領域に相当する部位に第2の開口を有する第2のマスクと、
前記第2の開口を埋め込むように形成された第2の化合物半導体層と
を含むことを特徴とする電源回路。
トランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第1の開口を有する第1のマスクと、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように形成された第1の化合物半導体層と、
前記第1の化合物半導体層上に形成された、素子形成領域に相当する部位に第2の開口を有する第2のマスクと、
前記第2の開口を埋め込むように形成された第2の化合物半導体層と
を含むことを特徴とする高周波増幅器。
2 初期層
3 下地層
3a 転位
4 第1のマスク
4a,6a,12a 開口
5 ELO−GaN層
6,12 第2のマスク
6b,12b 重畳部位
7,13 素子形成層
7a 電子走行層
7b 電子供給層
8 ソース電極
9 ドレイン電極
11 ゲート電極
21 一次側回路
22 二次側回路
23 トランス
24 交流電源
25 ブリッジ整流回路
26a,26b,26c,26d,26e,27a,27b,27c スイッチング素子
31 ディジタル・プレディストーション回路
32a,32b ミキサー
33 パワーアンプ
Claims (8)
- 下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第1の開口を有する第1のマスクと、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように形成された第1の化合物半導体層と、
前記第1の化合物半導体層上で素子分離領域を覆うように形成された、素子形成領域に相当する部位に第2の開口を有する第2のマスクと、
前記第2の開口を埋め込むように形成された第2の化合物半導体層と
を含むことを特徴とする化合物半導体装置。 - 前記第1のマスクの前記第1の開口の端部と、前記第2のマスクの前記第2の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする請求項1に記載の化合物半導体装置。
- 前記第1のマスクは、前記第1の開口によりストライプ状に形成されていることを特徴とする請求項1又は2に記載の化合物半導体装置。
- 下地層上に、素子分離領域に相当する部位に第1の開口を有する第1のマスクを形成する工程と、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように第1の化合物半導体層を形成する工程と、
前記第1の化合物半導体層上で素子分離領域を覆うように、素子形成領域に相当する部位に第2の開口を有する第2のマスクを形成する工程と、
前記第2の開口を埋め込むように第2の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。 - 前記第1のマスクの前記第1の開口の端部と、前記第2のマスクの前記第2の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする請求項4に記載の化合物半導体装置の製造方法。
- 前記第1のマスクは、前記第1の開口によりストライプ状に形成されることを特徴とする請求項4又は5に記載の化合物半導体装置の製造方法。
- 変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第1の開口を有する第1のマスクと、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように形成された第1の化合物半導体層と、
前記第1の化合物半導体層上に形成された、素子形成領域に相当する部位に第2の開口を有する第2のマスクと、
前記第2の開口を埋め込むように形成された第2の化合物半導体層と
を含むことを特徴とする電源回路。 - 入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第1の開口を有する第1のマスクと、
前記第1の開口を埋め込み、前記第1のマスク上を覆うように形成された第1の化合物半導体層と、
前記第1の化合物半導体層上に形成された、素子形成領域に相当する部位に第2の開口を有する第2のマスクと、
前記第2の開口を埋め込むように形成された第2の化合物半導体層と
を含むことを特徴とする高周波増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283579A JP5678641B2 (ja) | 2010-12-20 | 2010-12-20 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283579A JP5678641B2 (ja) | 2010-12-20 | 2010-12-20 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012134243A JP2012134243A (ja) | 2012-07-12 |
JP5678641B2 true JP5678641B2 (ja) | 2015-03-04 |
Family
ID=46649519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010283579A Expired - Fee Related JP5678641B2 (ja) | 2010-12-20 | 2010-12-20 | 化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5678641B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106469648B (zh) * | 2015-08-31 | 2019-12-13 | 中国科学院微电子研究所 | 一种外延结构及方法 |
US20240145622A1 (en) * | 2021-02-26 | 2024-05-02 | Kyocera Corporation | Template substrate, method and apparatus for manufacturing template substrate, semiconductor substrate, method and apparatus for manufacturing semiconductor substrate |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002335049A (ja) * | 2001-05-09 | 2002-11-22 | Nichia Chem Ind Ltd | 窒化ガリウム系素子用半導体基板 |
-
2010
- 2010-12-20 JP JP2010283579A patent/JP5678641B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012134243A (ja) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6151487B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9425268B2 (en) | Compound semiconductor device and method of manufacturing the same | |
US8592823B2 (en) | Compound semiconductor device and method for manufacturing the same | |
TWI485850B (zh) | 化合物半導體裝置及其製造方法 | |
JP6087552B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9024358B2 (en) | Compound semiconductor device with embedded electrode controlling a potential of the buffer layer | |
JP6069688B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR101365302B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
US9853138B2 (en) | III-N based high power transistor with InAlGaN barrier | |
JP6392498B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5672926B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2011171595A (ja) | 化合物半導体装置の製造方法及び化合物半導体装置 | |
US10600901B2 (en) | Compound semiconductor device and manufacturing method thereof | |
US8502270B2 (en) | Compound semiconductor device and method for manufacturing the same | |
JP2014110393A (ja) | 化合物半導体装置及びその製造方法 | |
US20140084345A1 (en) | Compound semiconductor device and method of manufacturing the same | |
US10847642B2 (en) | Compound semiconductor device and fabrication method | |
JP6233476B2 (ja) | 化合物半導体装置 | |
JP5678641B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5742134B2 (ja) | 半導体装置の製造方法 | |
JP5857409B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2015060883A (ja) | 化合物半導体装置及びその製造方法 | |
JP6561610B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |