JPH09232420A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09232420A JPH09232420A JP8032215A JP3221596A JPH09232420A JP H09232420 A JPH09232420 A JP H09232420A JP 8032215 A JP8032215 A JP 8032215A JP 3221596 A JP3221596 A JP 3221596A JP H09232420 A JPH09232420 A JP H09232420A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- gaas
- substrate
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 電気的特性が熱的に不安定になったり、表面
において段差が生じたりする。 【解決手段】 フォトレジスト５によってマスキングが
施された高抵抗ＧａＡｓ基板に化合物半導体の分解が生
じない時間だけ電子線またはレーザー６を照射し、フォ
トレジスト５の開口部における高抵抗ＧａＡｓ基板１の
一部及びｎ−ＧａＡｓ２を選択的に溶融させて溶融層７
を形成し、溶融層７が、高抵抗ＧａＡｓ基板１の構成元
素と異なる元素を少なくとも１つ含有する。
において段差が生じたりする。 【解決手段】 フォトレジスト５によってマスキングが
施された高抵抗ＧａＡｓ基板に化合物半導体の分解が生
じない時間だけ電子線またはレーザー６を照射し、フォ
トレジスト５の開口部における高抵抗ＧａＡｓ基板１の
一部及びｎ−ＧａＡｓ２を選択的に溶融させて溶融層７
を形成し、溶融層７が、高抵抗ＧａＡｓ基板１の構成元
素と異なる元素を少なくとも１つ含有する。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体装置
の製造方法に関し、特に、平坦で、かつ熱的に安定な素
子間分離技術に関する。
の製造方法に関し、特に、平坦で、かつ熱的に安定な素
子間分離技術に関する。
【０００２】
【従来の技術】従来より、化合物半導体の素子間分離技
術として、メサエッチング技術や結晶欠陥による高抵抗
化を利用するイオン注入技術がある。
術として、メサエッチング技術や結晶欠陥による高抵抗
化を利用するイオン注入技術がある。
【０００３】図３は、特開昭６１−１３１５２６号公報
に開示されている半導体装置の製造方法を示す図であ
る。
に開示されている半導体装置の製造方法を示す図であ
る。
【０００４】以下に、図３に示す半導体装置の製造方法
について説明する。
について説明する。
【０００５】まず、高抵抗ＧａＡｓ基板１上に、同一元
素のＭＢＥアモルファス層を数十Å厚形成させる（図３
（ａ））。
素のＭＢＥアモルファス層を数十Å厚形成させる（図３
（ａ））。
【０００６】次に、予め決められた第１の温度で加熱し
た状態において、電子線またはレーザー６をＭＢＥアモ
ルファス層９の表面に選択的に照射し、単結晶化部分１
０を形成させる（図３（ｂ））。
た状態において、電子線またはレーザー６をＭＢＥアモ
ルファス層９の表面に選択的に照射し、単結晶化部分１
０を形成させる（図３（ｂ））。
【０００７】次に、予め決められた第２の温度で加熱し
た状態において、分子線結晶成長（ＭＢＥ）を行い、単
結晶化部分１０にはＭＢＥにより単結晶ｉ−ＧａＡｓ１
２及び単結晶ｎ−ＧａＡｓ１３を、単結晶化部分１０以
外の領域にはＭＢＥアモルファス層またはポリ層１１の
高抵抗層をそれぞれ形成させ、その後、単結晶ｎ−Ｇａ
Ａｓ１３上に半導体素子を形成させる（図３（ｃ））。
た状態において、分子線結晶成長（ＭＢＥ）を行い、単
結晶化部分１０にはＭＢＥにより単結晶ｉ−ＧａＡｓ１
２及び単結晶ｎ−ＧａＡｓ１３を、単結晶化部分１０以
外の領域にはＭＢＥアモルファス層またはポリ層１１の
高抵抗層をそれぞれ形成させ、その後、単結晶ｎ−Ｇａ
Ａｓ１３上に半導体素子を形成させる（図３（ｃ））。
【０００８】上述した従来技術は、電子線アニール、レ
ーザーアニール技術を利用している。
ーザーアニール技術を利用している。
【０００９】ビームアニール技術はTransient annealと
も呼ばれ、半導体表面を瞬間的に溶融し、その後、液相
あるいは固相の再結晶化を行う技術である（参考文献Ap
pl Phys. Lett 32, p139 (1978)，Solid State Electro
n 21 p485 (1978)，IEEE Trans. ED-24 p429 (1977)，A
ppl Phys. Lett 35 p546 (1979)）。
も呼ばれ、半導体表面を瞬間的に溶融し、その後、液相
あるいは固相の再結晶化を行う技術である（参考文献Ap
pl Phys. Lett 32, p139 (1978)，Solid State Electro
n 21 p485 (1978)，IEEE Trans. ED-24 p429 (1977)，A
ppl Phys. Lett 35 p546 (1979)）。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体装置の製造方法においては以下に
記載するような問題点がある。
たような従来の半導体装置の製造方法においては以下に
記載するような問題点がある。
【００１１】（１）メサエッチング技術においては、段
差近傍においてフォトレジスト厚が均一ではなくなるた
め、ゲート電極のような均一な微細パターンを形成する
ことが困難となってしまう。
差近傍においてフォトレジスト厚が均一ではなくなるた
め、ゲート電極のような均一な微細パターンを形成する
ことが困難となってしまう。
【００１２】（２）半導体装置表面に形成される結晶欠
陥が熱プロセスにより回復すると、高抵抗層の電気的特
性が変化するため、結晶欠陥を利用するイオン注入技術
においては、半導体装置を製造中に外部から加わる熱に
より電気的特性が不安定になってしまう。
陥が熱プロセスにより回復すると、高抵抗層の電気的特
性が変化するため、結晶欠陥を利用するイオン注入技術
においては、半導体装置を製造中に外部から加わる熱に
より電気的特性が不安定になってしまう。
【００１３】（３）ビームアニール技術において、半導
体表面は瞬間的とはいえ溶融するために、化合物半導体
中の蒸気圧の低い元素、例えばＧａＡｓ中のＡｓが蒸発
して表面に結晶欠陥が残留するため、ＭＢＥ単結晶成長
が困難となってしまう。
体表面は瞬間的とはいえ溶融するために、化合物半導体
中の蒸気圧の低い元素、例えばＧａＡｓ中のＡｓが蒸発
して表面に結晶欠陥が残留するため、ＭＢＥ単結晶成長
が困難となってしまう。
【００１４】また、ＭＢＥ単結晶成長が達成できた場合
においても、その歩留りは低い。
においても、その歩留りは低い。
【００１５】さらに、ビームアニール技術自体は素子間
分離技術ではないため、他にＭＢＥ成長のための工程が
必要となり、工程数が多くなってしまう。
分離技術ではないため、他にＭＢＥ成長のための工程が
必要となり、工程数が多くなってしまう。
【００１６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、平坦で電気
的特性が熱的に安定で、かつ簡単で歩留まりが高い半導
体装置の製造方法を提供することを目的とする。
する問題点に鑑みてなされたものであって、平坦で電気
的特性が熱的に安定で、かつ簡単で歩留まりが高い半導
体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、化合物半導体からなる半導体基板上におい
て素子間分離が施された半導体装置の製造方法であっ
て、前記高抵抗基板上に導電層を形成する工程と、前記
導電層上に開口部を設けてマスキングを施す工程と、前
記マスキングが施された前記高抵抗基板に表面において
段差が生じない程度の時間だけエネルギービームを照射
し、前記開口部における前記高抵抗基板の一部及び前記
導電層を選択的に溶融させて溶融層を形成する工程と、
溶融層が、前記高抵抗基板の構成元素と異なる元素を少
なくとも１つ含有した状態で再結晶化した後、前記導電
層のうち溶融されずに残った部分上に半導体装置を形成
する工程とを順次行うことを特徴とする。
に本発明は、化合物半導体からなる半導体基板上におい
て素子間分離が施された半導体装置の製造方法であっ
て、前記高抵抗基板上に導電層を形成する工程と、前記
導電層上に開口部を設けてマスキングを施す工程と、前
記マスキングが施された前記高抵抗基板に表面において
段差が生じない程度の時間だけエネルギービームを照射
し、前記開口部における前記高抵抗基板の一部及び前記
導電層を選択的に溶融させて溶融層を形成する工程と、
溶融層が、前記高抵抗基板の構成元素と異なる元素を少
なくとも１つ含有した状態で再結晶化した後、前記導電
層のうち溶融されずに残った部分上に半導体装置を形成
する工程とを順次行うことを特徴とする。
【００１８】また、前記エネルギービームは、電子線で
あることを特徴とする。
あることを特徴とする。
【００１９】また、前記エネルギービームは、レーザー
光であることを特徴とする。
光であることを特徴とする。
【００２０】また、前記エネルギービームは、イオンビ
ームであることを特徴とする。
ームであることを特徴とする。
【００２１】（作用）上記のように構成された本発明に
おいては、マスキングが施された高抵抗基板にエネルギ
ービームを照射する際、その時間とエネルギーが、化合
物半導体の分解がわずかな元素蒸発程度であるので、半
導体基板の表面において微細加工に支障をきたすような
段差が生じることはない。
おいては、マスキングが施された高抵抗基板にエネルギ
ービームを照射する際、その時間とエネルギーが、化合
物半導体の分解がわずかな元素蒸発程度であるので、半
導体基板の表面において微細加工に支障をきたすような
段差が生じることはない。
【００２２】また、溶融層が、高抵抗基板の構成元素と
異なる元素を少なくとも１つ含有するので、再結晶化の
際にアモルファス層またはポリ層となり、素子間分離の
歩留りが高く、工程が簡単である。
異なる元素を少なくとも１つ含有するので、再結晶化の
際にアモルファス層またはポリ層となり、素子間分離の
歩留りが高く、工程が簡単である。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２４】なお、本形態においては、ＧａＡｓ電界効
果型トランジスタ（ＭＥＳＦＥＴ）を例にあげて素子間
分離技術について説明するが、素子間分離技術の基本機
能は、他の化合物半導体やＨＢＴ、縦型ＦＥＴ、光デバ
イス等にも有効である。
果型トランジスタ（ＭＥＳＦＥＴ）を例にあげて素子間
分離技術について説明するが、素子間分離技術の基本機
能は、他の化合物半導体やＨＢＴ、縦型ＦＥＴ、光デバ
イス等にも有効である。
【００２５】（第１の実施の形態）図１は、本発明の半
導体装置の製造方法の第１の実施の形態を示す図であ
る。
導体装置の製造方法の第１の実施の形態を示す図であ
る。
【００２６】以下に、図１に示す半導体装置の製造方法
について説明する。
について説明する。
【００２７】まず、化合物半導体からなる高抵抗ＧａＡ
ｓ基板１上にノンドープＡｌＧａＡｓ３を２０００Å
厚、さらに、ノンドープＡｌＧａＡｓ３上に導電層とな
る２×１０17ｃｍ-3のｎ−ＧａＡｓ２を２０００Å厚そ
れぞれ成長させる（図１（ａ））。ここで、ノンドープ
ＡｌＧａＡｓ３及びｎ−ＧａＡｓ２の成長については、
ＭＢＥ法による単結晶成長（例えば基板温度を４５０℃
とする）とする。
ｓ基板１上にノンドープＡｌＧａＡｓ３を２０００Å
厚、さらに、ノンドープＡｌＧａＡｓ３上に導電層とな
る２×１０17ｃｍ-3のｎ−ＧａＡｓ２を２０００Å厚そ
れぞれ成長させる（図１（ａ））。ここで、ノンドープ
ＡｌＧａＡｓ３及びｎ−ＧａＡｓ２の成長については、
ＭＢＥ法による単結晶成長（例えば基板温度を４５０℃
とする）とする。
【００２８】次に、ｎ−ＧａＡｓ２上に、高抵抗化する
領域に開口部を設けてマスクとなるフォトレジスト５を
１μｍ厚形成させる（図１（ｂ））。
領域に開口部を設けてマスクとなるフォトレジスト５を
１μｍ厚形成させる（図１（ｂ））。
【００２９】なお、マスクとしては、ＳｉＯ2膜やＳｉ
Ｎ膜等もｎ−ＧａＡｓ２とフォトレジスト５との中間層
として適用することができる。この際、開口領域のＳｉ
Ｏ2膜やＳｉＮ膜を除去するプロセスが追加される。
Ｎ膜等もｎ−ＧａＡｓ２とフォトレジスト５との中間層
として適用することができる。この際、開口領域のＳｉ
Ｏ2膜やＳｉＮ膜を除去するプロセスが追加される。
【００３０】次に、１．５Ｊ／ｃｍ2のエネルギーを有
する電子線（加速エネルギー４０ｋｅＶ）またはレーザ
ー（例えばＹＡＧ）６を２００ｎｓｅｃ程度の時間照射
し、開口領域のｎ−ＧａＡｓ２、ノンドープＡｌＧａＡ
ｓ３及び高抵抗ＧａＡｓ基板１の一部に溶融層７を形成
させる（図１（ｃ））。ここで、電子線またはレーザー
６の照射による溶融層７の形成においては、通常ウェー
ハ製造プロセスにおいて加えられる温度以上による熱プ
ロセスである。また、溶融層７の形成においては、イオ
ンビームの照射によっても行われる。
する電子線（加速エネルギー４０ｋｅＶ）またはレーザ
ー（例えばＹＡＧ）６を２００ｎｓｅｃ程度の時間照射
し、開口領域のｎ−ＧａＡｓ２、ノンドープＡｌＧａＡ
ｓ３及び高抵抗ＧａＡｓ基板１の一部に溶融層７を形成
させる（図１（ｃ））。ここで、電子線またはレーザー
６の照射による溶融層７の形成においては、通常ウェー
ハ製造プロセスにおいて加えられる温度以上による熱プ
ロセスである。また、溶融層７の形成においては、イオ
ンビームの照射によっても行われる。
【００３１】溶融層７が形成されると、溶融層７におい
て液相または固相の再結晶化が始まるが、この際、溶融
層７は、均一なＡｌＧａＡｓとなっており、再結晶化の
種結晶となる高抵抗ＧａＡｓ基板１とは結晶構成元素が
異なるため、高抵抗ＧａＡｓ基板１上において素子分離
層となるアモルファス層またはポリ層８として成長して
電気的に高抵抗を有するようになる（図１（ｄ））。こ
こで、電子線またはレーザー６の照射時間が２００ｎｓ
ｅｃと短時間であるため、溶融中のＧａやＡｓの蒸発は
わずかであり、また、表面状態の変化も微小であり、ほ
ぼ平坦な面が得られる。
て液相または固相の再結晶化が始まるが、この際、溶融
層７は、均一なＡｌＧａＡｓとなっており、再結晶化の
種結晶となる高抵抗ＧａＡｓ基板１とは結晶構成元素が
異なるため、高抵抗ＧａＡｓ基板１上において素子分離
層となるアモルファス層またはポリ層８として成長して
電気的に高抵抗を有するようになる（図１（ｄ））。こ
こで、電子線またはレーザー６の照射時間が２００ｎｓ
ｅｃと短時間であるため、溶融中のＧａやＡｓの蒸発は
わずかであり、また、表面状態の変化も微小であり、ほ
ぼ平坦な面が得られる。
【００３２】以上の工程により素子間分離が完成し、そ
の後、半導体装置であるｎ−ＧａＡｓ２上にゲート電極
１４、ソース電極１５及びドレイン電極１６を形成さ
せ、ＧａＡｓＭＥＳＦＥＴが完成する（図１（ｅ））。
の後、半導体装置であるｎ−ＧａＡｓ２上にゲート電極
１４、ソース電極１５及びドレイン電極１６を形成さ
せ、ＧａＡｓＭＥＳＦＥＴが完成する（図１（ｅ））。
【００３３】（第２の実施の形態）図２は、本発明の半
導体装置の製造方法の第２の実施の形態を示す図であ
る。
導体装置の製造方法の第２の実施の形態を示す図であ
る。
【００３４】以下に、図２に示す半導体装置の製造方法
について説明する。
について説明する。
【００３５】まず、高抵抗ＧａＡｓ基板１上にｎ−Ｇａ
Ａｓ２を、さらに、ｎ−ＧａＡｓ２上にＰドープＳｉＯ
2膜であるＰＳＧ膜４をそれぞれ成長させる（図２
（ａ））。
Ａｓ２を、さらに、ｎ−ＧａＡｓ２上にＰドープＳｉＯ
2膜であるＰＳＧ膜４をそれぞれ成長させる（図２
（ａ））。
【００３６】次に、ＰＳＧ４上に、高抵抗化する領域に
開口部を設けてマスクとなるフォトレジスト５を１μｍ
厚形成させる（図２（ｂ））。
開口部を設けてマスクとなるフォトレジスト５を１μｍ
厚形成させる（図２（ｂ））。
【００３７】次に、電子線またはレーザー６を第１の実
施の形態と同一条件で照射し、開口領域のｎ−ＧａＡｓ
２及び高抵抗ＧａＡｓ基板１の一部に溶融層７を形成さ
せる（図２（ｃ））。ここで、溶融層７においては、溶
融中にＰＳＧ膜４よりＰが拡散して均一なＧａＡｓＰと
なる。
施の形態と同一条件で照射し、開口領域のｎ−ＧａＡｓ
２及び高抵抗ＧａＡｓ基板１の一部に溶融層７を形成さ
せる（図２（ｃ））。ここで、溶融層７においては、溶
融中にＰＳＧ膜４よりＰが拡散して均一なＧａＡｓＰと
なる。
【００３８】次に、ＰＳＧ膜４を除去する。また、溶融
層７は、高抵抗ＧａＡｓ基板１と結晶構成元素が異なる
ため、高抵抗ＧａＡｓ基板１上においてアモルファス層
またはポリ層８として成長して電気的に高抵抗を有する
ようになる（図２（ｄ））。ここで、電子線またはレー
ザー６の照射時間が２００ｎｓｅｃと短時間であるた
め、溶融中のＧａやＡｓの蒸発はわずかであり、また、
表面状態の変化も微小であり、ほぼ平坦な面が得られ
る。
層７は、高抵抗ＧａＡｓ基板１と結晶構成元素が異なる
ため、高抵抗ＧａＡｓ基板１上においてアモルファス層
またはポリ層８として成長して電気的に高抵抗を有する
ようになる（図２（ｄ））。ここで、電子線またはレー
ザー６の照射時間が２００ｎｓｅｃと短時間であるた
め、溶融中のＧａやＡｓの蒸発はわずかであり、また、
表面状態の変化も微小であり、ほぼ平坦な面が得られ
る。
【００３９】以上の工程により素子間分離が完成し、そ
の後、ｎ−ＧａＡｓ２上にゲート電極１４、ソース電極
１５及びドレイン電極１６を形成させ、ＧａＡｓＭＥＳ
ＦＥＴが完成する（図２（ｅ））。
の後、ｎ−ＧａＡｓ２上にゲート電極１４、ソース電極
１５及びドレイン電極１６を形成させ、ＧａＡｓＭＥＳ
ＦＥＴが完成する（図２（ｅ））。
【００４０】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載するような効果を奏する。
ているので、以下に記載するような効果を奏する。
【００４１】（１）マスキングが施された高抵抗基板に
エネルギービームを照射する際の時間が、瞬間的であ
り、半導体基板の表面において段差が生じることはなく
平坦となる。
エネルギービームを照射する際の時間が、瞬間的であ
り、半導体基板の表面において段差が生じることはなく
平坦となる。
【００４２】（２）溶融層が、高抵抗基板の構成元素と
異なる元素を少なくとも１つ含有するため、溶融層の液
相または固相の再結晶化過程において確実にアモルファ
ス層またはポリ層が形成され、素子間分離層の形成が確
実なものとなる。
異なる元素を少なくとも１つ含有するため、溶融層の液
相または固相の再結晶化過程において確実にアモルファ
ス層またはポリ層が形成され、素子間分離層の形成が確
実なものとなる。
【００４３】（３）素子間分離層となるアモルファス層
またはポリ層の形成において、通常ウェーハ製造プロセ
スにおいて加えられる温度以上による熱プロセスが行わ
れるため、素子間分離層の電気的特性は熱的に安定であ
る。
またはポリ層の形成において、通常ウェーハ製造プロセ
スにおいて加えられる温度以上による熱プロセスが行わ
れるため、素子間分離層の電気的特性は熱的に安定であ
る。
【００４４】（４）エネルギービームを照射することに
より素子間分離層となるアルモファス層またはポリ層が
形成されるため、工程数を削減することができる。
より素子間分離層となるアルモファス層またはポリ層が
形成されるため、工程数を削減することができる。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態を示す図である。
形態を示す図である。
【図２】本発明の半導体装置の製造方法の第２の実施の
形態を示す図である。
形態を示す図である。
【図３】特開昭６１−１３１５２６号公報に開示されて
いる半導体装置の製造方法を示す図である。
いる半導体装置の製造方法を示す図である。
１ 高抵抗ＧａＡｓ基板 ２ ｎ−ＧａＡｓ ３ ノンドープＡｌＧａＡｓ ４ ＰＳＧ膜 ５ フォトレジスト ６ 電子線またはレーザー ７ 溶融層 ８ アモルファス層またはポリ層 １４ ゲート電極 １５ ソース電極 １６ ドレイン電極
Claims (4)
- 【請求項１】 化合物半導体からなる半導体基板上にお
いて素子間分離が施された半導体装置の製造方法であっ
て、 前記高抵抗基板上に導電層を形成する工程と、 前記導電層上に開口部を設けてマスキングを施す工程
と、 前記マスキングが施された前記高抵抗基板に表面におい
て段差が生じない程度の時間だけエネルギービームを照
射し、前記開口部における前記高抵抗基板の一部及び前
記導電層を選択的に溶融させて溶融層を形成する工程
と、 溶融層が、前記高抵抗基板の構成元素と異なる元素を少
なくとも１つ含有した状態で再結晶化した後、前記導電
層のうち溶融されずに残った部分上に半導体装置を形成
する工程とを順次行うことを特徴とする半導体装置の製
造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記エネルギービームは、電子線であることを特徴とす
る半導体装置の製造方法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 前記エネルギービームは、レーザー光であることを特徴
とする半導体装置の製造方法。 - 【請求項４】 請求項１に記載の半導体装置の製造方法
において、 前記エネルギービームは、イオンビームであることを特
徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8032215A JP2738379B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体装置の製造方法 |
| US08/794,464 US5786261A (en) | 1996-02-20 | 1997-02-04 | Method for fabricating semiconductor device having device isolation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8032215A JP2738379B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232420A true JPH09232420A (ja) | 1997-09-05 |
| JP2738379B2 JP2738379B2 (ja) | 1998-04-08 |
Family
ID=12352710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8032215A Expired - Fee Related JP2738379B2 (ja) | 1996-02-20 | 1996-02-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5786261A (ja) |
| JP (1) | JP2738379B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019465A (ja) * | 2003-06-23 | 2005-01-20 | Hamamatsu Photonics Kk | フォトダイオードアレイ及びその製造方法 |
| JP2010165912A (ja) * | 2009-01-16 | 2010-07-29 | Hamamatsu Photonics Kk | フォトダイオードアレイ及び放射線検出器 |
| US7960202B2 (en) | 2006-01-18 | 2011-06-14 | Hamamatsu Photonics K.K. | Photodiode array having semiconductor substrate and crystal fused regions and method for making thereof |
| JP2011171595A (ja) * | 2010-02-19 | 2011-09-01 | Fujitsu Ltd | 化合物半導体装置の製造方法及び化合物半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4535220A (en) * | 1981-11-10 | 1985-08-13 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Integrated circuits |
| JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63108709A (ja) * | 1986-10-25 | 1988-05-13 | Toyota Central Res & Dev Lab Inc | 半導体装置およびその製造方法 |
| US5358877A (en) * | 1991-03-29 | 1994-10-25 | Electronic Decisions Inc. | Soft proton isolation process for an acoustic charge transport integrated circuit |
| US5482872A (en) * | 1994-01-31 | 1996-01-09 | Motorola, Inc. | Method of forming isolation region in a compound semiconductor substrate |
| KR0174879B1 (ko) * | 1995-11-08 | 1999-02-01 | 양승택 | 화합물 반도체 소자의 격리방법 |
-
1996
- 1996-02-20 JP JP8032215A patent/JP2738379B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-04 US US08/794,464 patent/US5786261A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019465A (ja) * | 2003-06-23 | 2005-01-20 | Hamamatsu Photonics Kk | フォトダイオードアレイ及びその製造方法 |
| US7960202B2 (en) | 2006-01-18 | 2011-06-14 | Hamamatsu Photonics K.K. | Photodiode array having semiconductor substrate and crystal fused regions and method for making thereof |
| JP2010165912A (ja) * | 2009-01-16 | 2010-07-29 | Hamamatsu Photonics Kk | フォトダイオードアレイ及び放射線検出器 |
| JP2011171595A (ja) * | 2010-02-19 | 2011-09-01 | Fujitsu Ltd | 化合物半導体装置の製造方法及び化合物半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738379B2 (ja) | 1998-04-08 |
| US5786261A (en) | 1998-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
| US5310446A (en) | Method for producing semiconductor film | |
| US4542580A (en) | Method of fabricating n-type silicon regions and associated contacts | |
| US20060281232A1 (en) | Method of growing a germanium epitaxial film on insulator for use in fabrication of a CMOS integrated circuit | |
| JP4174862B2 (ja) | 薄膜トランジスタの製造方法および半導体装置の製造方法 | |
| JPH0722121B2 (ja) | 半導体の製造方法 | |
| JP2738379B2 (ja) | 半導体装置の製造方法 | |
| JPH0464455B2 (ja) | ||
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPH11103064A (ja) | 半導体装置の製造方法 | |
| JPH05102035A (ja) | 半導体結晶の成長方法 | |
| JPS6317227B2 (ja) | ||
| JPH09306839A (ja) | 半導体の溶融結晶化方法及び不純物活性化方法 | |
| KR100293263B1 (ko) | 박막트랜지스터의제조방법 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPH09232584A (ja) | 半導体装置の製造方法 | |
| JPS6347253B2 (ja) | ||
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| KR20070096865A (ko) | 반도체 소자, 반도체 장치 및 그들의 제조 방법 | |
| JPH1062447A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |