TWI723130B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI723130B
TWI723130B TW106103620A TW106103620A TWI723130B TW I723130 B TWI723130 B TW I723130B TW 106103620 A TW106103620 A TW 106103620A TW 106103620 A TW106103620 A TW 106103620A TW I723130 B TWI723130 B TW I723130B
Authority
TW
Taiwan
Prior art keywords
iii
compound layer
layer
compound
dielectric layer
Prior art date
Application number
TW106103620A
Other languages
English (en)
Other versions
TW201740567A (zh
Inventor
陳柏智
余俊磊
張耀中
蔡俊琳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201740567A publication Critical patent/TW201740567A/zh
Application granted granted Critical
Publication of TWI723130B publication Critical patent/TWI723130B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供一種半導體裝置及其製造方法。該半導體裝置包括一基板、一第一III-V化合物層於該基板上方、一第二III-V化合物層於該第一III-V化合物層上、一第三III-V化合物層於該第二III-V化合物層上、一源極區於該第三III-V化合物層上、以及一汲極區於該第三III-V化合物層上。第三III-V化合物層的鋁百分比係大於該第二III-V化合物層的鋁百分比。

Description

半導體結構及其製造方法
本揭露係關於半導體結構以及製造半導體結構的方法。
在半導體技術中，基於其特性，III族-V族(或III-V)半導體化合物係用以形成各種積體電路裝置，例如高功率場效電晶體、高頻電晶體、或是高電子移動性電晶體(high electron mobility transistors，HEMT)。HEMT係場效電晶體併入具有不同帶隙(band gap)的兩材料之間的接合(亦即異接合(heterojunction))作為通道以替代摻雜區，通常情況下為金屬氧化物半導體場效電晶體(MOSFET)。相對於MOSFET，HEMT有許多具吸引力的性質，包含高電子移動性、高頻傳導信號之能力等。
由應用的觀點，加強型(enhancement-mode)(E型(E-mode)HEMT可具有許多優點。E型HEMT允許排除負極性電壓供應，因而降低電路複雜度與成本。儘管上述之具吸引力的性質，發展III-V半導體化合物為基礎的裝置仍存有許多挑戰。已經實施關於這些III-V半導體化合物之架構與材料的各種技術以嘗試且進一步改良電晶體裝置效能。
本揭露的一些實施例係提供一種半導體裝置，包括一基板；一第一 III-V化合物層，位於該基板上方；一第二III-V化合物層，位於該第一III-V化合物層上；一第三III-V化合物層，位於該第二III-V化合物層上；一源極區，位於該第三III-V化合物層上；以及一汲極區，位於該第三III-V化合物層上，其中該第三III-V化合物層的鋁(Al)百分比係大於該第二III-V化合物層的鋁(Al)百分比。
1:半導體結構
10:基板
11:緩衝層
12:第一III-V化合物層
13:第二III-V化合物層
13a:III-V化合物層
13b:III-V化合物層
14:第一介電層
15:閘極區
16:源極區
17:汲極區
18:第二介電層
19a:隔離區
19b:隔離區
2:半導體結構
20:基板
21:緩衝層
22:第一III-V化合物層
23:第二III-V化合物層
23a:III-V化合物層
23b:III-V化合物層
24:第一介電層
25:閘極區
26:源極區
27:汲極區
28:第二介電層
29a:隔離區
29b:隔離區
30:基板
31:緩衝層
32:第一III-V化合物層
33a:第二III-V化合物層
33b:第三III-V化合物層
34:第一介電層
35:閘極區
36:源極區
37:汲極區
38:第二介電層
39a:隔離區
39b:隔離區
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。
另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上””“下””“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本揭露所使用的這些空間相關敘述可以同樣方式加以解釋。
圖1A係根據本揭露的一些實施例說明半導體結構的剖面示意圖。
圖1B係根據本揭露的一些實施例說明圖1A之半導體結構量測結果之圖式。
圖2係根據本揭露的一些實施例說明半導體結構的剖面示意圖。
圖3A至3D係根據本揭露的一些實施例說明製造半導體結構之處理步驟的一系列剖面示意圖。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一特徵如何在第二特徵上或上方的敘述中，可能會包括某些實施例，其中第一特徵與第二特徵為直接接觸，而敘述中也可能包括其他不同實施例，其中第一特徵與第二特徵中間另有其他特徵，以致於第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。
圖1A係根據一或多個實施例說明半導體結構1的剖面示意圖。在一些實施例中，半導體結構1可為高電子移動性電晶體(HEMT)。半導體結構1包含基板10、緩衝層11、第一III-V化合物層12、第二III-V化合物層13、第一介電層14、第二介電層18、閘極區15、源極區16、汲極區17、以及隔離區19a、19b。
在一些實施例中，基板10包含碳化矽(SiC)基板、藍寶石(sapphire)基板、或矽基板。半導體結構1亦包含形成於兩個不同半導體材料層之間的異接合(heterojunction)，該兩個不同半導體材料層例如具有不同帶隙(band gap)材料層。例如，半導體結構1包含非摻雜的窄帶隙通道層以及寬帶隙n型供體-供應層(donor-supply layer)。
緩衝層11係位於基板10上。緩衝層11作為後續形成的多個上覆層之緩衝與/或過渡層。可使用金屬有機氣相磊晶(Metal Organic Vapor Phase Epitaxy，MOVPE)磊晶成長緩衝層11。緩衝層11可作為界面以降低基板10 與第一III-V化合物層12之間的晶格錯配(lattice mismatch)。在一些實施例中，緩衝層11包含氮化鋁(AlN)層，其厚度範圍約10奈米(nm)至約300nm之間。緩衝層11可包含單層或是複數層。在多層的例子中，緩衝層11可包含於溫度約攝氏800度(℃)至約1200℃之間形成的低溫AlN層(未繪示於圖式中)以及於溫度約1000℃至約1400℃之間形成的高溫AlN層(未繪示於圖式中)。
第一III-V化合物層12係位於緩衝層11上。第一III-V化合物層12係由元素週期表中的III-V族所形成的化合物。在本揭露的一些實施例中，第一III-V化合物層12包含氮化鎵(GaN)層。在一些實施例中，第一III-V化合物層12包含GaAs層或InP層。在一些實施例中，例如藉由使用MOVPE，其中使用含鎵前驅物與含氮前驅物，磊晶成長第一III-V化合物層12。含鎵前驅物可包含三甲基鎵(trimethylgallium，TMG)、三乙基鎵(triethylgallium，TEG)或其他合適的含鎵化學成分。含氮前驅物可包含氨(NH3)、三級丁基胺(tertiarybutylamine，TBAm)、苯基聯胺(phenyl hydrazine)或其他合適的化學成分。
第一III-V化合物層12係未摻雜的。或者，第一III-V化合物層12係非故意摻雜的，或是由於前驅物用以形成第一III-V化合物層12而可為例如輕摻雜n型摻質。在一些實施例中，第一III-V化合物層12的厚度範圍係約0.5微米(μm)至約10微米。
第二III-V化合物層13係位於第一III-V化合物層12上。第二III-V化合物層13係元素週期表中的III-V族所形成的化合物。第二III-V化合物層13與第一III-V化合物層12之組成係彼此不同。在本揭露的一些實施例中，第二III-V化合物層13包含氮化鋁鎵(AlGaN)層。在一些實施例中，第二III-V 化合物層13包含AlGaAs層或AlInP層。第二III-V化合物層13係非故意摻雜的。在一些實施例中，第二III-V化合物層13厚度範圍係自約5nm至約50nm。
如圖1A所示，第二III-V化合物層13具有兩個III-V化合物層層13a與13b。在一些實施例中，III-V化合物層13a與13b係具有不同Al百分比的AlGaN。或者，III-V化合物層13a與13b可為具有不同Al百分比的AlGaAn或AlInP。III-V化合物層13a的Al百分比係低於III-V化合物層13b。在一些實施例中，III-V化合物層13b與III-V化合物層13a的AlGaN之Al百分比之比例範圍係自約1.1至2.5。例如，III-V化合物層13a的AlGaN之Al百分比係16%，以及III-V化合物層13b的AlGaN之Al百分比範圍可自約17.6%至40%。在一些實施例中，III-V化合物層13a的AlGaN之Al百分比範圍係自約12%至約18%，而III-V化合物層13b的AlGaN之Al百分比範圍可自約17.6%至40%。在一些實施例中，III-V化合物層13a的AlGaN之Al百分比範圍係自約23%至約40%。
在一些實施例中，第二III-V化合物層13可具有超過兩個AlGaN層，其各自具有不同的Al百分比。在一些實施例中，該等AlGaN層的Al百分比隨著與第一III-V化合物層12的距離而增加。因此，具有較高Al百分比的AlGaN層可成長於具有較低Al百分比的AlGaN層上。
隔離區19a、19b係位於第一III-V化合物層12與第二III-V化合物層13內的兩側。隔離區19a、19b將半導體結構1中的HEMT與基板10中的其他裝置隔離。在一些實施例中，隔離區19a、19b包含具有氧或氮之物種的多個摻雜區。
源極區16係位於III-V化合物層13b上。在一些實施例中，源極區16包 含鋁(Al)、鈦(Ti)、鎳(Ni)、金(Au)、或銅(Cu)。汲極區17係位於III-V化合物層13b上並且與源極區16相隔。在一些實施例中，汲極區17包含Al、Ti、Ni、Au或Cu。
第一介電層14穿過III-V化合物層13b並且位於III-V化合物層13a上。第一介電層14係經配置以保護下方的源極III-V化合物層13a免於在具有電漿的製程中受到破壞。在一些實施例中，第一介電層14的厚度範圍係約100埃(Å)至約5,000Å之間。在一些實施例中，第一介電層14可為鈍化層，其包含氧化矽與/或氮化矽。當包括氮化矽時，可藉由進行使用SiH4與NH3氣體的低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition，LPCVD)方法(無電漿)，形成第一介電層14。
閘極區15係位於第一介電層14上並且位於源極區16與汲極區17之間。閘極區15包含傳導材料層用於電壓偏壓(voltage bias)。在一些實施例中，傳導材料層包含高熔點金屬(refractory metal)或其化合物，例如鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)以及鎢(W)。或者，傳導材料層包含鎳(Ni)、金(Au)、或銅(Cu)。
第二介電層18係位於III-V化合物層13b與隔離區19a、19b上。第二介電層18環繞源極區16、汲極區17、第一介電層14、以及閘極區15。第二介電層18係經配置以保護下方的III-V化合物層13b在具有電漿的製程中免於受到破壞。在一些範例中，第二介電層18可為包含氧化矽、氮化矽、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿的鈍化層。
在一些實施例中，半導體結構1可另包含保護層(未繪示於圖式中)。保護層係位於源極區16與第二介電層18之間以及位於汲極區17與第二介電層18之間。保護層覆蓋源極區16與汲極區17，以保護源極區16與汲極區17 在形成隔離區19a、19b中的退火製程過程中免於暴露。
在一些現存的方法中，III-V化合物半導體結構僅具有單一AlGaN層。因此，AlGaN層的Al百分比係決定半導體結構效能的關鍵參數。在低Al百分比的例子中，由於低能量屏障，半導體結構的操作過程中，電子容易被捕捉，這會增加半導體結構的開啟阻抗(on-resistance)(Ron)並且使半導體結構的效率衰退。雖然增加AlGaN層的Al百分比可解決上述問題，然而AlGaN層的Al百分比較高會造成AlGaN層與下方GaN層之間的高晶格錯配，這會降低半導體結構的可信賴度。因此，使用單一AlGaN層，難以得到具有低開啟阻抗與高可信賴度的III-V化合物半導體結構。
根據本揭露的一些實施例，半導體結構具有多個AlGaN層，其各自具有不同的Al百分比。藉由在GaN層上成長具有低Al百分比的III-V化合物層(AlGaN層)13a，可降低AlGaN層與GaN層之間的晶格錯配。在III-V化合物層(AlGaN層)13a上成長具有較高Al百分比的另一III-V化合物層(AlGaN層)13b會增加能量屏障，以避免電子容易被捕捉，電子容易被捕捉會降低半導體結構的開啟阻抗。因此，相較於具有單一AlGaN層之現存的半導體結構，半導體結構1具有較低開啟阻抗與較高效率而不降低可信賴度。
圖1B係根據一些實施例說明圖1A中的半導體結構1之量測結果。在圖1B中，x軸代表施加於半導體結構1的逆偏壓應力電壓(reverse bias stress voltage)，以及y軸代表動態開啟阻抗比例，該動態開啟阻抗比例係施加逆偏壓應力電壓之半導體結構的開啟阻抗與未施加逆偏壓應力電壓之半導體結構的開啟阻抗之比例。
如圖1B所示，在300V應力電壓之下，半導體結構1之動態開啟阻抗比例係約1.1，其係比具有單一AlGaN層的現存半導體結構之動態開啟阻抗比 例低約25%。在400V應力電壓之下，半導體結構1之動態開啟阻抗比例係約1.8，其係比具有單一AlGaN層的現存半導體結構之動態開啟阻抗比例低約62%。較低的動態開啟阻抗比例會增加半導體結構1的效率與效能。
圖2係根據本揭露的一或多個實施例說明半導體結構2的剖面示意圖。在一些實施例中，半導體結構2可為高電子移動性電晶體(HEMT)。半導體結構2包含基板20、緩衝層21、第一III-V化合物層22、第二III-V化合物層23、第一介電層24、第二介電層28、閘極區25、源極區26、汲極區27、以及隔離區29a、29b。
在一些實施例中，基板20包含碳化矽(SiC)基板、藍寶石基板、或矽基板。半導體結構2亦包含形成於兩個不同半導體材料層之間的異接合(heterojunction)，該兩個不同半導體材料層例如具有不同帶隙(band gap)材料層。例如，半導體結構2包含非摻雜的窄帶隙通道層以及寬帶隙n型供體-供應層(donor-supply layer)。
緩衝層21係位於基板20上。緩衝層21作為後續形成的多個上覆層之緩衝與/或過渡層。可使用金屬有機氣相磊晶(Metal Organic Vapor Phase Epitaxy，MOVPE)磊晶成長緩衝層21。緩衝層21可作為界面以降低基板20與第一III-V化合物層22之間的晶格錯配(lattice mismatch)。在一些實施例中，緩衝層21包含氮化鋁(AlN)層，其厚度範圍約10奈米(nm)至約300nm之間。緩衝層21可包含單層或是複數層。例如，緩衝層21可包含於溫度約攝氏800度(℃)至約1200℃之間形成的低溫AlN層(未繪示於圖式中)以及於溫度約1000℃至約1400℃之間形成的高溫AlN層(未繪示於圖式中)。
第一III-V化合物層22係位於緩衝層21上。第一III-V化合物層22係由元素週期表中的III-V族所形成的化合物。在本揭露的一些實施例中，第一 III-V化合物層22包含氮化鎵(GaN)層。在一些實施例中，第一III-V化合物層22包含GaAs層或InP層。在一些實施例中，例如藉由使用MOVPE，其中使用含鎵前驅物與含氮前驅物，磊晶成長第一III-V化合物層22。含鎵前驅物可包含三甲基鎵(trimethylgallium，TMG)、三乙基鎵(triethylgallium，TEG)或其他合適的含鎵化學成分。含氮前驅物可包含氨(NH3)、三級丁基胺(tertiarybutylamine，TBAm)、苯基聯胺(phenyl hydrazine)或其他合適的化學成分。
第一III-V化合物層22係未摻雜的。或者，第一III-V化合物層22係非故意摻雜的，或是由於前驅物用以形成第一III-V化合物層22而可為例如輕摻雜n型摻質。在一些實施例中，第一III-V化合物層22的厚度範圍係約0.5微米(μm)至約10微米。
第二III-V化合物層23係位於第一III-V化合物層22上，以覆蓋第一III-V化合物層22的一部分。第二III-V化合物層23係元素週期表中的III-V族所形成的化合物。第二III-V化合物層23與第一III-V化合物層22之組成係彼此不同。在本揭露的一些實施例中，第二III-V化合物層23包含氮化鋁鎵(AlGaN)層。在一些實施例中，第二III-V化合物層23包含AlGaAs層或AlInP層。第二III-V化合物23層係非故意摻雜的。在一些實施例中，第二III-V化合物層23厚度範圍係自約5nm至約50nm。
如圖2所示，第二III-V化合物層23具有兩個III-V化合物層23a與23b。在一些實施例中，III-V化合物層23a與23b係具有不同Al百分比的AlGaN。或者，III-V化合物層23a與23b可為具有不同Al百分比的AlGaAn或AlInP。III-V化合物層23a的Al百分比係低於III-V化合物層23b。在一些實施例中，III-V化合物層23b與III-V化合物層23a的AlGaN之Al百分比之比例範 圍係自約1.1至2.5。例如，III-V化合物層23a的AlGaN之Al百分比係16%，以及III-V化合物層23b的AlGaN之Al百分比範圍可自約17.6%至40%。在一些實施例中，III-V化合物層23a的AlGaN之Al百分比範圍係自約12%至約18%，而III-V化合物層23b的AlGaN之Al百分比範圍可自約23%至約40%。
在一些實施例中，第二III-V化合物層23可具有超過兩個AlGaN層，其各自具有不同的Al百分比。在一些實施例中，該等AlGaN層的Al百分比隨著與第一III-V化合物層22的距離而增加。因此，具有較高Al百分比的AlGaN層可成長於具有較低Al百分比的AlGaN層上。
隔離區29a、29b係位於第一III-V化合物層22與第二III-V化合物層23內的兩側。隔離區29a、29b將半導體結構2中的HEMT與基板20中的其他裝置隔離。在一些實施例中，隔離區29a、29b包含具有氧或氮之物種的多個摻雜區。
源極區26係位於III-V化合物層23b上。在一些實施例中，源極區26包含鋁(Al)、鈦(Ti)、鎳(Ni)、金(Au)、或銅(Cu)。汲極區27係位於III-V化合物層23b上並且與源極區26相隔。在一些實施例中，汲極區27包含Al、Ti、Ni、Au或Cu。
第一介電層24位於III-V化合物層23a上並且與III-V化合物層23b相隔。第一介電層24及III-V化合物層23b之間的距離L2與第一介電層24及汲極區27之間的距離L1之比例範圍係自0至約0.8。在一些實施例中，L1係約15微米，以及L2係小於12微米。第一介電層24係經配置以保護下方的第二III-V化合物層23免於在具有電漿的製程中受到破壞。在一些實施例中，第一介電層24的厚度範圍係約100Å至約5,000Å之間。在一些實施例中，第 一介電層24可為鈍化層，其包含氧化矽與/或氮化矽。當包括氮化矽時，可藉由進行使用SiH4與NH3氣體的低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition，LPCVD)方法(無電漿)，形成第一介電層24。
閘極區25係位於第一介電層24上並且位於源極區26與汲極區27之間。閘極區25包含傳導材料層用於電壓偏壓(voltage bias)。在一些實施例中，傳導材料層包含高熔點金屬(refractory metal)或其化合物，例如鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)以及鎢(W)。或者，傳導材料層包含鎳(Ni)、金(Au)、或銅(Cu)。
第二介電層28係位於III-V化合物層23b、III-V化合物層23a與隔離區19a、19b上。第二介電層28環繞源極區26、汲極區27、第一介電層24、以及閘極區25。第二介電層28係經配置以保護下方的III-V化合物層23b在具有電漿的製程中免於受到破壞。在一些範例中，第二介電層28可為包含氧化矽、氮化矽、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿的鈍化層。
在一些實施例中，半導體結構2可另包含保護層(未繪示於圖式中)。保護層係位於源極區26與第二介電層28之間以及位於汲極區27與第二介電層28之間。保護層覆蓋源極區26與汲極區27，以保護源極區26與汲極區27在形成隔離區29a、29b中的退火製程過程中免於暴露。
在一些現存的方法中，III-V化合物半導體結構僅具有單一AlGaN層。因此，AlGaN層的Al百分比係決定半導體結構效能的關鍵參數。在低Al百分比的例子中，由於低能量屏障，半導體結構的操作過程中，電子容易被捕捉，這會增加半導體結構的開啟阻抗(on-resistance)(Ron)並且使半導體 結構的效率衰退。雖然增加AlGaN層的Al百分比可解決上述問題，然而AlGaN層的Al百分比較高會造成AlGaN層與下方GaN層之間的高晶格錯配，這會降低半導體結構的可信賴度。因此，使用單一AlGaN層，難以得到具有低開啟阻抗與高可信賴度的III-V化合物半導體結構。
根據本揭露的一些實施例，半導體結構具有多個AlGaN層，其各自具有不同的Al百分比。藉由在GaN層上成長具有低Al百分比的III-V化合物層(AlGaN層)23a，可降低AlGaN層與GaN層之間的晶格錯配。在III-V化合物層(AlGaN層)23a上成長具有較高Al百分比的另一III-V化合物層(AlGaN層)23b會增加能量屏障，以避免電子容易被捕捉，電子容易被捕捉會降低半導體結構2的開啟阻抗。因此，相較於具有單一AlGaN層之現存的半導體結構，半導體結構2具有較低開啟阻抗與較高效率而不降低可信賴度。此外，相較於圖1A所示的半導體結構1，藉由分隔III-V化合物層23b與第一介電層24，半導體結構2可具有較佳效能。
圖3A至圖3D係根據本揭露的一些實施例說明在不同階段所製造的半導體結構3之剖面示意圖。各個圖式已被簡化用以較佳理解本揭露的發明概念。
參閱圖3A，提供基板30。基板30包含碳化矽(SiC)基板、藍寶石基板、或矽基板。半導體結構3亦包含形成於兩個不同半導體材料層之間的異接合(heterojunction)，該兩個不同半導體材料層例如具有不同帶隙(band gap)材料層。例如，半導體結構3包含非摻雜的窄帶隙通道層以及寬帶隙n型供體-供應層(donor-supply layer)。
緩衝層31係位於基板30上。緩衝層31作為後續形成的多個上覆層之緩衝與/或過渡層。可使用金屬有機氣相磊晶(Metal Organic Vapor Phase Epitaxy，MOVPE)磊晶成長緩衝層31。緩衝層31可作為界面以降低基板30與後續形成的III-V化合物層之間的晶格錯配(lattice mismatch)。在一些實施例中，緩衝層31包含氮化鋁(AlN)層，其厚度範圍約10奈米(nm)至約300nm之間。緩衝層31可包含單層或是複數層。例如，緩衝層31可包含於溫度約攝氏800度(℃)至約1200℃之間形成的低溫AlN層(未繪示於圖式中)以及於溫度約1000℃至約1400℃之間形成的高溫AlN層(未繪示於圖式中)。
第一III-V化合物層32係位於緩衝層31上。第一III-V化合物層32係由元素週期表中的III-V族所形成的化合物。在本揭露的一些實施例中，第一III-V化合物層32包含氮化鎵(GaN)層。在一些實施例中，第一III-V化合物層32包含GaAs層或InP層。在一些實施例中，例如藉由使用MOVPE，其中使用含鎵前驅物與含氮前驅物，磊晶成長第一III-V化合物層32。含鎵前驅物可包含三甲基鎵(trimethylgallium，TMG)、三乙基鎵(triethylgallium，TEG)或其他合適的含鎵化學成分。含氮前驅物可包含氨(NH3)、三級丁基胺(tertiarybutylamine，TBAm)、苯基聯胺(phenyl hydrazine)或其他合適的化學成分。
第一III-V化合物層32係未摻雜的。或者，第一III-V化合物層32係非故意摻雜的，並且由於前驅物用以形成第一III-V化合物層32而可為例如輕摻雜n型摻質。在一些實施例中，第一III-V化合物層32的厚度範圍係約0.5微米(μm)至約10微米。
第二III-V化合物層33a係位於第一III-V化合物層32上。第二III-V化合物層33a係元素週期表中的III-V族所形成的化合物。第二III-V化合物層33a與第一III-V化合物層32之組成係彼此不同。在本揭露的一些實施例中，第二III-V化合物層33a包含氮化鋁鎵(AlGaN)層。在一些實施例中，第二 III-V化合物層33a包含AlGaAs層或AlInP層。第二III-V化合物層33a係非故意摻雜的。在一些實施例中，第二III-V化合物層13厚度範圍係自約5nm至約50nm。藉由使用使用含鋁前驅物、含鎵前驅物與含氮前驅物的MOVPE，磊晶成長第二III-V化合物層33a於第一III-V化合物層32上。含鋁前驅物包含三甲基鋁(TMA)、三乙基鋁(TEA)、或其他合適的化學成分。含鎵前驅物可包含TMG、TEG或其他合適的含鎵化學成分。含氮前驅物可包含氨、TBAm、苯基聯胺(phenyl hydrazine)或其他合適的化學成分。
第三III-V化合物層33b係形成於第二III-V化合物層33a上。第三III-V化合物層33b與第二III-V化合物層33a係由相同的化合物形成，差別在於第三III-V化合物層33b的Al百分比不同於第二化合物層33a的Al百分比。更具體而言，第三III-V化合物層33b的Al百分比係高於第二化合物層33a的Al百分比。在一些實施例中，第三III-V化合物層的AlGaN之Al百分比與第二III-V化合物層33a的AlGaN之Al百分比的比例範圍係自約1.1至2.5。例如，第二III-V化合物層33a的AlGaN之Al百分比係16%，以及第三III-V化合物層33b的AlGaN之Al百分比範圍可自約17.6%至40%。在一些實施例中，III-V化合物層33a的AlGaN之Al百分比範圍係自約12%至約18%，而第三III-V化合物層33b的AlGaN之Al百分比範圍可自約23%至40%。
藉由使用使用含鋁前驅物、含鎵前驅物與含氮前驅物的MOVPE，磊晶成長第三III-V化合物層33b於第二III-V化合物層33a上。含鋁前驅物包含三甲基鋁(TMA)、三乙基鋁(TEA)、或其他合適的化學成分。含鎵前驅物可包含TMG、TEG或其他合適的含鎵化學成分。含氮前驅物可包含氨、TBAm、苯基聯胺或其他合適的化學成分。
隔離區39a、39b係位於第一III-V化合物層32、第二III-V化合物層33a 與第三III-V化合物層33b內的兩側。在一些實施例中，藉由使用氧或氮之物種的植入製程，形成隔離區39a、39b。
參閱圖3B，源極區36與汲極區37係形成於第三III-V化合物層33b上。在一些實施例中，藉由使用見鍍、原子層沉積(ALD)或物理氣相沉積(PVD)操作，形成源極區36與汲極區37。在一些實施例中，源極區36與汲極區37包含Al、Ti、Ni、Au或Cu。
參與圖3C，自第三III-V化合物層33b的頂表面至第二III-V化合物層33a形成一開口。藉由微影與蝕刻製程定義該開口，以暴露第二III-V化合物層33a的頂表面。第一介電層34係形成於該開口內並且位於第二III-V化合物層33a的頂表面上。在一些實施例中，第一介電層34包含氧化矽與/或氮化矽。在一些實施例中，可藉由進行使用SiH4與NH3氣體的低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition，LPCVD)方法(無電漿)，形成第一介電層34。操作溫度之範圍係自約650℃至約800℃。操作壓力範圍係約0.1Torr至約1Torr。
而後，在第一介電層34中沉積金屬層，以形成閘極區35。在一些實施例中，閘極區35包含高熔點金屬或其化合物，例如鈦(Ti)、氮化鈦(TiN)、鎢化鈦(TiW)以及鎢(W)。或者，閘極區35包含鎳(Ni)、金(Au)、或銅(Cu)。
參閱圖3D，在源極區36、汲極區37、閘極區35以及第三III-V化合物層33b上，沉積第二介電層38。在一些範例中，第二介電層38包括氧化矽、氮化矽、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。在一些實施例中，藉由原子層沉積(ALD)方法形成第二介電層38。ALD方法係基於連續使用氣相化學製程。ALD反應主要係使用兩種化學成分，通常稱為 前驅物。這些前驅物以一次一個的連續方式與表面反應。藉由重複暴露該等前驅物至成長表面，沉積第二介電層38。ALD方法提供具有高品質之均勻厚度的第二介電層38。在一些實施例中，藉由電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)或低壓化學氣相沉積(LPCVD)形成第二介電層38。
如上所述，現存的III-V化合物半導體結構無法藉由使用單一AlGaN層而同時達到低開啟阻抗與高可信賴度。在本揭露的一些實施例中，藉由磊晶成長多個具有不同Al百分比之AlGaN層於GaN層上，圖3A至圖3D所示之操作製造的半導體結構具有低阻抗與高效率而不降低可信賴度。
本揭露的一實施例係提供一種半導體裝置。該半導體裝置包括一基板、一第一III-V化合物層於該基板上方、一第二III-V化合物層於該第一III-V化合物層上、第三III-V化合物層於第二III-V化合物層上、一源極區於該第三III-V化合物層上、以及一汲極區於該第三III-V化合物層上。該第三III-V化合物層之鋁的百分比係大於該第二III-V化合物層之鋁的百分比。
本揭露的一實施例係提供一種高電子移動性電晶體(HEMT)。該HEMT包括一基板、一第一III-V化合物層於該基板上方、一第二III-V化合物層於該第一III-V化合物層上、一第三III-V化合物層於該第二III-V化合物層上、一源極區於該第三III-V化合物層上、一汲極區於該第三III-V化合物層上、一第一介電層貫穿該第三III-V化合物層且位於該第二III-V化合物層上、以及閘極區於該第一介電層上。該第一介電層及該汲極區下方之該第三III-V化合物層之間的距離與該第一介電層及該汲極區之間的距離之比例範圍係自0至約8。
本揭露的一實施例係提供一種半導體裝置的製造方法。該方法包括提 供一基板、形成一第一III-V化合物層於該基板上方、形成具有第一Al濃度的一第二III-V化合物層於該第一III-V化合物層上、形成具有第二Al濃度的一第三III-V化合物層於該第二III-V化合物層上、行程一源極區於該第三III-V化合物層上、以及形成汲極區於該第三III-V化合物層上。該第二Al濃度係高於該第一Al濃度。
再者，本申請案的範圍不受限於說明書中所述之製程、機器、製造、物質組合物、手段、方法與步驟的特定實施例。該技藝中具有通常技術者可由本發明的揭露理解根據本發明，可使用實質進行與本發明所述對應實施例相同的功能或達到實質相同的結果之現存或未來發展之製程、機器、製造、物質組合物、手段、方法、或步驟。據此，申請專利範圍係包含此等製程、機器、製造、物質組合物、手段、方法或步驟。此外，各申請專利範圍組成個別實施例，且不同申請專利範圍與實施例的組合係在本揭露的範圍內。
1‧‧‧半導體結構
10‧‧‧基板
11‧‧‧緩衝層
12‧‧‧第一III-V化合物層
13‧‧‧第二III-V化合物層
13a‧‧‧III-V化合物層
13b‧‧‧III-V化合物層
15‧‧‧閘極區
16‧‧‧源極區
17‧‧‧汲極區
18‧‧‧第二介電層
19a‧‧‧隔離區
19b‧‧‧隔離區

Claims (10)

  1. 一種高電子移動性電晶體(HEMT)，包括：一基板；一第一III-V化合物層，位於該基板上方；一第二III-V化合物層，位於該第一III-V化合物層上；一第三III-V化合物層，位於該第二III-V化合物層上一源極區，位於該第三III-V化合物層上；一汲極區，位於該第三III-V化合物層上；一第一介電層，其經配置於該第二III-V化合物層上且貫穿該第三III-V化合物層；及一閘極區，其位於該第一介電層上，其中自一俯視視角來看，該第三III-V化合物層不與該第一介電層重疊；該第三III-V化合物層之一側壁係與該第一介電層之一側壁分隔開一第一橫向距離；面向該閘極區之整個該汲極區之一側壁係與該第一介電層之該側壁分隔開一第二橫向距離；該第三III-V化合物層之該側壁、該汲極區之該側壁及該第一介電層之該側壁係位於該閘極區之同一側上；及該第二橫向距離大於該第一橫向距離。
  2. 如請求項1之HEMT，其中該第三III-V化合物層之鋁(Al)百分比大於 該第二III-V化合物層之鋁(Al)百分比。
  3. 如請求項1之HEMT，其中該第三III-V化合物層之鋁百分比對該第二III-V化合物層之鋁百分比之比率係在自約1.1至約2.5之一範圍內。
  4. 一種高電子移動性電晶體(HEMT)，包括：一基板；一第一III-V化合物層，其位於該基板上方；一第二III-V化合物層，其位於該第一III-V化合物層上；一第三III-V化合物層，其位於該第二III-V化合物層上；一源極區，其位於該第三III-V化合物層上；一汲極區，其位於該第三III-V化合物層上；一第一介電層，其經配置於該第二III-V化合物層上且貫穿該第三III-V化合物層；一閘極區，其位於該第一介電層上，其中自一俯視視角來看，該第三III-V化合物層係不與該第一介電層重疊，該第三III-V化合物層係與該第二III-V化合物層直接接觸，且該第三III-V化合物層之鋁(Al)百分比大於該第二III-V化合物層之鋁(Al)百分比；該第三III-V化合物層包括分別經配置於該閘極區之一第一側及一第二側上之橫向分隔開的第一部分及第二部分，該源極區及該汲極區分別駐存於該閘極區之該第一側及該第二側上，該第三III-V化合物層之該第一部分之一側壁係與該第一介電層之一第一側壁彼此橫向分隔開一第一距離， 該第三III-V化合物層之該第二部分之一側壁係與第一介電層之一第二側壁彼此橫向分隔開一第二距離，該第一介電層之該第一側壁及該第二側壁係分別配置於該閘極區之該第一側及該第二側上，及該第一距離小於該第二距離。
  5. 如請求項4之HEMT，其中該汲極區及該源極區之一第一區之一側壁係與該第一介電層之該第一側壁及該第二側壁中之一者橫向分隔開一第三距離；該第一區之該側壁與該第一介電層之該第一側壁及該第二側壁中之該一者係位於該閘極區之同一側上；及該第三距離大於對應於該第一介電層之該第一側壁及該第二側壁中之該一者之該第一距離及該第二距離中之一者。
  6. 一種高電子移動性電晶體(HEMT)，包括：一基板；一第一III-V化合物層，其位於該基板上方；一第二III-V化合物層，其位於該第一III-V化合物層上；一第三III-V化合物層，其位於該第二III-V化合物層上；一源極區，其位於該第三III-V化合物層上；一汲極區，其位於該第三III-V化合物層上；一第一介電層，其經配置於該第二III-V化合物層上且貫穿該第三III-V化合物層；及 一閘極區，其位於該第一介電層上，其中該第三III-V化合物層係與該第一介電層彼此橫向分隔開，該第三III-V化合物層係與該第二III-V化合物層直接接觸，且該第三III-V化合物層之鋁(Al)百分比大於該第二III-V化合物層之鋁(Al)百分比；及該第一介電層之一最底部部分係與該第二III-V化合物層介接，且係與該第三III-V化合物層之一底部共面。
  7. 如請求項6之HEMT，其中該第三III-V化合物層之鋁(Al)百分比大於該第二III-V化合物層之鋁(Al)百分比。
  8. 一種製造一半導體裝置之方法，該方法包括：提供一基板；在該基板上方磊晶生長一第一III-V化合物層；在該第一III-V化合物層上磊晶生長具有一第一鋁濃度之一第二III-V化合物層；在該第二III-V化合物層上磊晶生長具有一第二鋁濃度之一第三III-V化合物層；在該第二III-V化合物層上形成一介電層，其中自一俯視視角來看，該第三III-V化合物層係與該介電層間隔開；在該第三III-V化合物層上形成一源極區；及在該第三III-V化合物層上形成一汲極區，其中該第二鋁濃度高於該第一鋁濃度。
  9. 一種製造一高電子移動性電晶體(HEMT)之方法，包括：提供一基板；在該基板上方磊晶生長一第一III-V化合物層；在該第一III-V化合物層上磊晶生長一第二III-V化合物層；在該第二III-V化合物層上磊晶生長一第三III-V化合物層；在該第三III-V化合物層上形成一源極區；在該第三III-V化合物層上形成一汲極區；在該第二III-V化合物層上且貫穿該第三III-V化合物層沈積一第一介電層；及在該第一介電層上形成一閘極區，其中自一俯視視角來看，該第三III-V化合物層係與該第一介電層間隔開；該第三III-V化合物層之一側壁係與該第一介電層之一側壁分隔開一第一橫向距離；面向該閘極區之整個該汲極區之一側壁係與該第一介電層之該側壁分隔開一第二橫向距離；該第三III-V化合物層之該側壁、該汲極區之該側壁及該第一介電層之該側壁係位於該閘極區之同一側上；且該第二橫向距離大於該第一橫向距離。
  10. 一種製造一高電子移動性電晶體(HEMT)之方法，包括：提供一基板；在該基板上方磊晶生長一第一III-V化合物層； 在該第一III-V化合物層上磊晶生長一第二III-V化合物層；在該第二III-V化合物層上磊晶生長一第三III-V化合物層；在該第三III-V化合物層上形成一源極區；在該第三III-V化合物層上形成一汲極區；沈積於該第二III-V化合物層上且貫穿該第三III-V化合物層之一第一介電層；在該第一介電層上形成一閘極區，其中自一俯視視角來看，該第三III-V化合物層係與該第一介電層間隔開，該第三III-V化合物層係與該第二III-V化合物層直接接觸，且該第三III-V化合物層之鋁(Al)百分比大於該第二III-V化合物層之鋁(Al)百分比；該第三III-V化合物層包括分別經配置於該閘極區之一第一側及一第二側上之橫向分隔開的第一部分及第二部分，該源極區及該汲極區分別駐存於該閘極區之該第一側及該第二側上，該第三III-V化合物層之該第一部分之一側壁係與該第一介電層之一第一側壁彼此橫向分隔開一第一距離，該第三III-V化合物層之該第二部分之一側壁係與該第一介電層之一第二側壁彼此橫向分隔開一第二距離，該第一介電層之該第一側壁及該第二側壁係分別配置於該閘極區之該第一側及該第二側上，該第一距離小於該第二距離。
TW106103620A 2016-02-05 2017-02-03 半導體結構及其製造方法 TWI723130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/017,234 US10062776B2 (en) 2016-02-05 2016-02-05 Semiconductor structure and manufacturing method thereof
US15/017,234 2016-02-05

Publications (2)

Publication Number Publication Date
TW201740567A TW201740567A (zh) 2017-11-16
TWI723130B true TWI723130B (zh) 2021-04-01

Family

ID=59382301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103620A TWI723130B (zh) 2016-02-05 2017-02-03 半導體結構及其製造方法

Country Status (4)

Country Link
US (3) US10062776B2 (zh)
CN (1) CN107046053B (zh)
DE (1) DE102016116592A1 (zh)
TW (1) TWI723130B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216741B (zh) 2019-07-10 2024-05-17 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130292698A1 (en) * 2011-12-23 2013-11-07 Han Wui Then Iii-n material structure for gate-recessed transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521961B1 (en) * 2000-04-28 2003-02-18 Motorola, Inc. Semiconductor device using a barrier layer between the gate electrode and substrate and method therefor
JP5332113B2 (ja) * 2007-02-15 2013-11-06 富士通株式会社 半導体装置及びその製造方法
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP5597581B2 (ja) * 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
KR101813177B1 (ko) * 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
US20130313561A1 (en) * 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
US9048174B2 (en) * 2013-01-18 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compound semiconductor device having gallium nitride gate structures
JP6175009B2 (ja) * 2014-02-06 2017-08-02 住友化学株式会社 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9679762B2 (en) * 2015-03-17 2017-06-13 Toshiba Corporation Access conductivity enhanced high electron mobility transistor
JP6462456B2 (ja) * 2015-03-31 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130292698A1 (en) * 2011-12-23 2013-11-07 Han Wui Then Iii-n material structure for gate-recessed transistors

Also Published As

Publication number Publication date
US10062776B2 (en) 2018-08-28
US20180374945A1 (en) 2018-12-27
CN107046053B (zh) 2021-09-24
DE102016116592A1 (de) 2017-08-10
TW201740567A (zh) 2017-11-16
US20200144408A1 (en) 2020-05-07
US11222968B2 (en) 2022-01-11
US10522671B2 (en) 2019-12-31
US20170229568A1 (en) 2017-08-10
CN107046053A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
US10157994B2 (en) High electron mobility transistor and method of forming the same
US11575021B2 (en) Surface treatment and passivation for high electron mobility transistors
US9899493B2 (en) High electron mobility transistor and method of forming the same
US10325910B2 (en) Semiconductor device containing HEMT and MISFET and method of forming the same
US8895992B2 (en) High electron mobility transistor and method of forming the same
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
US10115813B2 (en) Semiconductor structure and method of forming the same
US11233145B2 (en) Manufacturing method of semiconductor structure
US20230075628A1 (en) Semiconductor device and method for manufacturing the same
US9018677B2 (en) Semiconductor structure and method of forming the same
TWI723130B (zh) 半導體結構及其製造方法