JP5332113B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5332113B2 JP5332113B2 JP2007035346A JP2007035346A JP5332113B2 JP 5332113 B2 JP5332113 B2 JP 5332113B2 JP 2007035346 A JP2007035346 A JP 2007035346A JP 2007035346 A JP2007035346 A JP 2007035346A JP 5332113 B2 JP5332113 B2 JP 5332113B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- nitride
- gate electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 105
- 239000000463 material Substances 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 31
- 229910052735 hafnium Inorganic materials 0.000 claims description 24
- 239000010936 titanium Substances 0.000 claims description 21
- 229910052715 tantalum Inorganic materials 0.000 claims description 18
- 229910052726 zirconium Inorganic materials 0.000 claims description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 16
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 16
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 229910052746 lanthanum Inorganic materials 0.000 claims description 15
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 96
- 239000002344 surface layer Substances 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 7
- -1 no oxygen Chemical class 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 5
- 239000001301 oxygen Substances 0.000 abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 abstract description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 34
- 238000000034 method Methods 0.000 description 19
- 229910052757 nitrogen Inorganic materials 0.000 description 17
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- QCLQZCOGUCNIOC-UHFFFAOYSA-N azanylidynelanthanum Chemical compound [La]#N QCLQZCOGUCNIOC-UHFFFAOYSA-N 0.000 description 6
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 6
- 229910001928 zirconium oxide Inorganic materials 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Description
本発明は、ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層に形成された半導体装置及びその製造方法に関するものである。
近年、化合物半導体装置において、ＡｌＧａＮ層とＧａＮ層との間におけるヘテロ接合を利用し、ＧａＮ層を電子走行層とするＩＩＩ−Ｖ族の窒化物半導体層を有するＨＥＭＴ（以下、ＧａＮ−ＦＥＴと記す）の開発が活発である。ＧａＮは、ワイドバンドギャップ、高い破壊電界強度、大きい飽和電子速度を持つ材料であるため、高電圧動作、高出力デバイス材料として極めて有望である。
このような高電圧動作の化合物半導体装置においては、ゲートリークの低減が必須である。現在のところ、ＧａＮ−ＦＥＴのゲート電極としては、Ｎｉ，Ｐｔ等からなるショットキー電極が用いられている。しかしながらこの場合、ゲート電圧を正方向へ大きくしたときにゲートリーク電流が発生するという問題がある。この問題を解決する方策として、ＳｉＯ2やＡｌ2Ｏ3等からなる絶縁膜をゲート絶縁膜に用いたＭＩＳ型のＧａＮ−ＦＥＴが挙げられる。
図６を参照して、従来におけるＭＩＳ型のＧａＮ−ＦＥＴ（従来例１）を説明する。
サファイア基板１０１上に、通常のＭＯＶＰＥ法を用いて、インテンショナリーアンドープＧａＮからなる電子走行層１０２を膜厚３μｍ程度に、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる電子供給層１０３を膜厚２０ｎｍ程度に順次堆積する。
サファイア基板１０１上に、通常のＭＯＶＰＥ法を用いて、インテンショナリーアンドープＧａＮからなる電子走行層１０２を膜厚３μｍ程度に、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる電子供給層１０３を膜厚２０ｎｍ程度に順次堆積する。
続いて、ソース電極１０４及びドレイン電極１０５を、例えばＴｉ／Ａｌを用いて積層形成した後、例えばＳｉＯ2又はＳｉ3Ｎ4からなるゲート絶縁膜１０６を形成する。そして、ゲート絶縁膜１０６上に、例えばリフトオフ法を用いてゲート電極１１０を形成する。以上により、従来例１によるＭＩＳ型のＧａＮ−ＦＥＴが完成する。
従来例１では、ゲート絶縁膜１０６の材料であるＳｉＯ2やＳｉ3Ｎ4は誘電率がさほど大きくないため、負方向への閾値のシフト、相互コンダクタンスの減少等の問題が生じる。この問題を解決するためには、比較的高い誘電率をもつＴａ，Ｈｆ，Ｚｒ等の酸化物をゲート絶縁膜に用いることが有効である。
図７を参照して、高誘電率材料からなるゲート絶縁膜を有するＭＩＳ型のＧａＮ−ＦＥＴ（従来例２）を説明する。
サファイア基板１０１上に、通常のＭＯＶＰＥ法を用いて、インテンショナリーアンドープＧａＮからなる電子走行層１０２を膜厚３μｍ程度に、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる電子供給層１０３を膜厚２０ｎｍ程度に順次堆積する。
サファイア基板１０１上に、通常のＭＯＶＰＥ法を用いて、インテンショナリーアンドープＧａＮからなる電子走行層１０２を膜厚３μｍ程度に、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる電子供給層１０３を膜厚２０ｎｍ程度に順次堆積する。
続いて、ソース電極１０４及びドレイン電極１０５を、例えばＴｉ／Ａｌを用いて積層形成した後、高誘電率の絶縁材料として例えばＴａ2Ｏ5からなるゲート絶縁膜１１１を形成する。そして、ゲート絶縁膜１１１上に、例えばリフトオフ法を用いてゲート電極１１０を形成する。以上により、従来例２によるＭＩＳ型のＧａＮ−ＦＥＴが完成する。
上記したように、従来例２で開示したＭＩＳ型のＧａＮ−ＦＥＴでは、ゲート絶縁膜をＴａ，Ｈｆ，Ｚｒ等の高誘電率材料の酸化物から形成することにより、閾値のシフト及び相互コンダクタンスの減少を抑止することができる。しかしながらその反面、酸化物を材料としたゲート絶縁膜を用いることで以下のような問題が生じる。酸化物を用いた絶縁膜、ここではゲート絶縁膜を窒化物半導体層上に堆積した場合、窒化物半導体層とゲート絶縁膜との界面に界面準位が生じる。この界面準位により電子がトラップされるため、半導体の増幅特性が劣化する。
更には、上記の問題と併存して、ＧａＮ−ＦＥＴのようなＩＩＩ−Ｖ族窒化物半導体装置に固有の問題がある。即ち、製造プロセスの過程で窒化物半導体層から窒素の離脱が生じることが多い。特に、ゲート電極下に相当する部位における窒素の離脱により、リーク電流の発生が助長されるという問題がある。この問題に対処するには、製造プロセスの過程で窒素の離脱が生じた窒化物半導体層に窒素を補うことが必要であるが、そのためには工程増及び工程の煩雑化を招くことになる。
本発明は、上記の課題に鑑みてなされたものであり、閾値のシフト及び相互コンダクタンスの減少を抑止するために高誘電率材料でゲート絶縁膜を形成するも、窒化物半導体層とゲート絶縁膜との界面における界面準位の発生を抑止し、ゲート絶縁膜における所期の絶縁機能を達成するとともに、工程増及び工程の煩雑化を招くことなく製造プロセスの過程において離脱した窒素を補充して、高信頼性を実現することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層と、前記窒化物半導体層の上方に形成された、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物である高誘電率材料からなるゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含み、少なくとも前記ゲート電極直下における前記ゲート絶縁膜の下面を覆うように、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物、或いは、前記ゲート絶縁膜を構成する含有金属と同一の金属窒化物である導電性窒化物からなる下地層が設けられている。
本発明の半導体装置の製造方法は、ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層の上方に、保護絶縁膜を形成する工程と、前記保護絶縁膜のゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝を形成する工程と、少なくとも前記貫通溝の底面を覆うように、下地層を形成する工程と、前記下地層を介して前記貫通溝内を埋め込むように、前記保護絶縁膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上の前記下地層の上方に整合する領域を含む部位に、前記ゲート電極を形成する工程とを含み、前記ゲート絶縁膜は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物である高誘電率材料からなり、前記下地層は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物、或いは、前記ゲート絶縁膜を構成する含有金属と同一の金属窒化物である導電性窒化物からなる。
本発明の半導体装置の製造方法は、ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層の上方において、少なくともゲート電極の形成部位を含む領域に、下地層を形成する工程と、前記下地層を覆うように、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上の前記下地層に整合する位置に、前記ゲート電極を形成する工程とを含み、前記ゲート絶縁膜は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物である高誘電率材料からなり、前記下地層は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物、或いは、前記ゲート絶縁膜を構成する含有金属と同一の金属窒化物である導電性窒化物からなる。
本発明によれば、閾値のシフト及び相互コンダクタンスの減少を抑止するために高誘電率材料でゲート絶縁膜を形成するも、窒化物半導体層とゲート絶縁膜との界面における界面準位の発生を抑止し、ゲート絶縁膜における所期の絶縁機能を達成するとともに、工程増及び工程の煩雑化を招くことなく製造プロセスの過程において離脱した窒素を補充して、信頼性の高い半導体装置が実現される。
−本発明の基本骨子−
本発明者は、以下の（１），（２）の事項を併せて考察し、できる限り製造工程を増加・複雑化させることなく上記の課題を一挙に解決すべく鋭意検討した結果、以下に示す本発明に想到した。
本発明者は、以下の（１），（２）の事項を併せて考察し、できる限り製造工程を増加・複雑化させることなく上記の課題を一挙に解決すべく鋭意検討した結果、以下に示す本発明に想到した。
（１）高誘電率酸化物（特に比誘電率が１０以上のもの）からなるゲート絶縁膜を有するＩＩＩ−Ｖ族窒化物半導体装置において、窒化物半導体層とゲート絶縁膜との界面に生じる界面準位は、ゲート絶縁膜の材料として堆積する高誘電率酸化物中の酸素と窒化物半導体中のＩＩＩ族元素である例えばＧａとが反応することにより、厚み及びサイズの不均一なＧａ酸化物が窒化物半導体層上に生成されることを主因として発生するものであると考えられる。この推定に基づいて考察すれば、当該界面準位の発生を抑止するには、窒化物半導体層とゲート絶縁膜との間を酸素を含有しない構造体で遮断することが好ましい。ここで、ゲート絶縁膜の十分な絶縁性を維持することを勘案すれば、当該構造体の材料としては、ゲート絶縁膜の絶縁性にできるだけ影響を与えないものとして、導電材料を用いることが好適である。但し、極めて薄く均一な膜の形成が可能である等の特段の事情があれば、当該構造体の材料として絶縁材料を用いることも考えられる。
（２）製造プロセスの過程で、特に窒化物半導体層のゲート電極下に相当する部位において離脱した窒素を補うためには、窒素を含有する材料からなる構造体をゲート電極下に相当する部位に配することが好ましい。
本発明では、（１），（２）の事項を同時に実現すべく、少なくともゲート電極直下におけるゲート絶縁膜の下面を覆うように、窒化物半導体層上に酸素を含有しない導電性窒化物からなる下地層を形成する。下地層としては、酸素を含有しない導電材料であれば、ゲート絶縁膜の絶縁性に影響を及ぼすことなく窒化物半導体層のＩＩＩ族元素（Ｇａ等）の酸化を防止することができる。更に、下地層としては、窒化物であれば、窒化物半導体層からの離脱窒素を補充することができる。
ここで、上記の界面準位の発生及び窒化物半導体層の窒素離脱は、特にゲート電極直下におけるチャネル部分で大きな影響を及ぼす。従って、下地層は、ゲート電極直下におけるゲート絶縁膜の下面の部分をカバーすることが必要である。更に、当該影響を可及的に抑止する観点から、この部分のみならず、ソース電極及びドレイン電極と接触（電気的に接続）されないことを限度とする範囲内で、当該部分を含むゲート絶縁膜の下面の広域を含むように、当該下地層を形成しても良い。
ここで、下地層の材料である導電性窒化物としては、ゲート絶縁膜の高誘電率材料を構成する金属の窒化物とすることが望ましい。ゲート絶縁膜を構成する含有金属と同一の金属窒化物で下地層を形成することにより、窒化物半導体層への影響を懸念することなく、下地層を挿入形成することができる。なお、当該金属の窒化物としては導電性のものが好適であるが、上記した特段の事情等があれば絶縁性のものでも良い。
具体的に、ゲート絶縁膜の高誘電率材料としては、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物が好適である。また、下地層の導電性窒化物は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物が好適である。ここで、ゲート絶縁膜を構成する含有金属と同一の金属窒化物で下地層を形成する場合には、ゲート絶縁膜の高誘電率材料及び下地層の導電性窒化物として、上記の金属酸化物とこれに対応した金属窒化物（例えばタンタル酸化物とタンタル窒化物）の組み合わせで用いれば良い。
なお、特許文献１には、ゲート容量を調節して二次元電子ガス濃度の変調効果を得るべく、化合物半導体層とゲート電極との間に金属層及び絶縁膜を形成する技術が開示されている。しかしながらこの場合、当該金属層は、ゲート容量の調節ということが目的であるため、Ｔｉ／Ｐｔのような単体の金属材料の積層構造が形成されるものであり、化合物半導体層も窒素を含有するＩＩＩ−Ｖ族窒化物半導体ではない。従って、特許文献１の発明は、ゲート絶縁膜と化合物半導体層との界面に生じる界面準位の発生防止、及びＩＩＩ−Ｖ族窒化物半導体を化合物半導体層として用いる場合に固有の問題である、製造プロセスの過程で発生する窒素の離脱を工程増等を招くことなく解決するという目的を達成すべく、化合物半導体層とゲート絶縁膜との間に導電性窒化物からなる下地層を設けるという構成を主旨とする本発明とは異なるものである。
また、特許文献２には、高誘電体材料のゲート絶縁膜を用いたＣＭＯＳ型のＭＩＳＦＥＴにおいて、電子移動度及び正孔移動度を共に増加させるべく、Ｓｉ基板上にゲート絶縁膜を介して形成されたゲート電極について、特にｐチャネルＭＩＳＦＥＴのゲート絶縁膜及びゲート電極に窒素を添加する構成が開示されている。ここで、ゲート電極が例えばＴａからなるときには、ゲート電極のゲート絶縁膜表面に接する部分ではＴａＮとなる。しかしながらこの場合、そもそもＳｉ基板に形成されるＭＩＳＦＥＴであって化合物半導体装置ではなく、本発明とは目的及び構成が基本的に異なるものである。
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に設明する。本発明では、ＩＩＩ−Ｖ族の窒化物半導体層を備えたＭＩＳＦＥＴを対象とする。ここで、ＩＩＩ−Ｖ族の窒化物半導体としては、
（ＩｎxＡｌyＧａz）Ｎ ｘ≧０，ｙ≧０，ｚ≧０，且つｘ＋ｙ＋ｚ＝１
の形で記述される化合物半導体を主な対象とし、以下の各実施形態では、
ＡｌXＧａ1-XＮ ０＜Ｘ≦１
の組成の窒化物半導体層を有するＭＩＳ型のＧａＮ−ＦＥＴを例示し、その装置構成を製造方法と共に説明する。
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に設明する。本発明では、ＩＩＩ−Ｖ族の窒化物半導体層を備えたＭＩＳＦＥＴを対象とする。ここで、ＩＩＩ−Ｖ族の窒化物半導体としては、
（ＩｎxＡｌyＧａz）Ｎ ｘ≧０，ｙ≧０，ｚ≧０，且つｘ＋ｙ＋ｚ＝１
の形で記述される化合物半導体を主な対象とし、以下の各実施形態では、
ＡｌXＧａ1-XＮ ０＜Ｘ≦１
の組成の窒化物半導体層を有するＭＩＳ型のＧａＮ−ＦＥＴを例示し、その装置構成を製造方法と共に説明する。
（第１の実施形態）
図１及び図２は、第１の実施形態によるＭＩＳ型のＧａＮ−ＦＥＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、ＳｉＣ基板１上に、通常のＭＯＶＰＥ法を用いて、インテンショナリーアンドープＧａＮからなる電子走行層２を膜厚３μｍ程度に、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる中間層３を膜厚３ｎｍ程度に、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の電子供給層４を膜厚２０ｎｍ程度に、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の表面層５を膜厚１０ｎｍ以下（例えば５ｎｍ程度）に、順次堆積する。
図１及び図２は、第１の実施形態によるＭＩＳ型のＧａＮ−ＦＥＴの製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、ＳｉＣ基板１上に、通常のＭＯＶＰＥ法を用いて、インテンショナリーアンドープＧａＮからなる電子走行層２を膜厚３μｍ程度に、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる中間層３を膜厚３ｎｍ程度に、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の電子供給層４を膜厚２０ｎｍ程度に、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の表面層５を膜厚１０ｎｍ以下（例えば５ｎｍ程度）に、順次堆積する。
続いて、図１（ｂ）に示すように、ソース電極６及びドレイン電極７を形成する。
詳細には、先ず、表面層５上にレジストを塗布し、リソグラフィーにより当該レジストのソース電極６及びドレイン電極７の形成予定領域にそれぞれ開口部を形成し、レジストマスク（不図示）を形成する。
詳細には、先ず、表面層５上にレジストを塗布し、リソグラフィーにより当該レジストのソース電極６及びドレイン電極７の形成予定領域にそれぞれ開口部を形成し、レジストマスク（不図示）を形成する。
次に、レジストマスクを用いて、例えば塩素系ガスや不活性ガス、例えばＣｌ2ガスをエッチングガスとして用いて、表面層５のレジストマスクの開口部から露出する部分をドライエッチングする。このドライエッチングにより、表面層５の当該部分を薄くするか、或いは電子供給層４が露出するまで当該部分を開口するか、又は当該開口に続いて電子供給層４の当該部分に相当する箇所を薄くする。図示の例では、電子供給層４が露出するまでドライエッチングして表面層５を開孔する場合を示す。
次に、例えば蒸着法により、レジストマスクの開口部及び表面層５の開口部を埋め込む膜厚に、レジストマスク上に金属、ここではＴｉ／Ａｌを順次積層する。そして、リフトオフによりレジストマスク及びその上のＴｉ／Ａｌを除去した後、例えば５５０℃の温度でアニール処理して、オーミック電極であるソース電極６及びドレイン電極７を形成する。
続いて、図１（ｃ）に示すように、保護絶縁膜８を形成した後、保護絶縁膜８に当該保護絶縁膜８を開口する貫通溝８ａを形成する。
詳細には、先ず、ＳｉＣ基板１の全面に絶縁材料、例えばＳｉ3Ｎ4をＣＶＤ法等により膜厚１００ｎｍ程度に堆積し、保護絶縁膜８を形成する。Ｓｉ3Ｎ4は、ＧａＮ等と相性に優れており、ＧａＮに悪影響を与えることがなく、従って保護絶縁膜８は表面層５の十分な保護機能を果たす。
詳細には、先ず、ＳｉＣ基板１の全面に絶縁材料、例えばＳｉ3Ｎ4をＣＶＤ法等により膜厚１００ｎｍ程度に堆積し、保護絶縁膜８を形成する。Ｓｉ3Ｎ4は、ＧａＮ等と相性に優れており、ＧａＮに悪影響を与えることがなく、従って保護絶縁膜８は表面層５の十分な保護機能を果たす。
次に、保護絶縁膜８上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極の形成予定領域に相当する部分に開口部１０ａ（例えば約０．８μｍ幅）を形成し、レジストマスク１０を形成する。
次に、レジストマスク１０を用いて、例えばフッ素系ガスをエッチングガスとして用いて、保護絶縁膜８のレジストマスク１０の開口部１０ａから露出する部分を、表面層５の表面が露出するまでドライエッチングする。これにより、保護絶縁膜８におけるゲート電極の形成予定領域に、レジストマスク１０の開口１０ａに倣った貫通溝８ａが形成される。
次に、レジストマスク１０を用いて、例えばフッ素系ガスをエッチングガスとして用いて、保護絶縁膜８のレジストマスク１０の開口部１０ａから露出する部分を、表面層５の表面が露出するまでドライエッチングする。これにより、保護絶縁膜８におけるゲート電極の形成予定領域に、レジストマスク１０の開口１０ａに倣った貫通溝８ａが形成される。
続いて、図２（ａ）に示すように、貫通溝８ａの内壁面を覆う導電性窒化物からなる下地層９を形成する。
詳細には、引き続きレジストマスク１０を用い、スパッタ法又は蒸着法等により、貫通溝８ａの内壁面を含むレジストマスク１０の全面に導電性窒化物、ここではタンタル窒化物（例えばＴａＮ）を膜厚２ｎｍ程度に堆積する。そして、リフトオフ法によりレジストマスク１０及びその上のＴａＮを除去することにより、貫通溝８ａの内壁面のみをＴａＮで覆う下地層９を形成する。
詳細には、引き続きレジストマスク１０を用い、スパッタ法又は蒸着法等により、貫通溝８ａの内壁面を含むレジストマスク１０の全面に導電性窒化物、ここではタンタル窒化物（例えばＴａＮ）を膜厚２ｎｍ程度に堆積する。そして、リフトオフ法によりレジストマスク１０及びその上のＴａＮを除去することにより、貫通溝８ａの内壁面のみをＴａＮで覆う下地層９を形成する。
続いて、図２（ｂ）に示すように、保護絶縁膜８上にゲート絶縁膜１１を形成する。
詳細には、スパッタ法等により、貫通溝８ａ内を含む保護絶縁膜８上に高誘電率材料、ここでは高誘電率酸化物である例えばＴａ2Ｏ5を膜厚２０ｎｍ程度に堆積する。これにより、貫通溝８ａ内を下地層９を介して埋め込み、保護絶縁膜８上を覆うゲート絶縁膜１１が形成される。
詳細には、スパッタ法等により、貫通溝８ａ内を含む保護絶縁膜８上に高誘電率材料、ここでは高誘電率酸化物である例えばＴａ2Ｏ5を膜厚２０ｎｍ程度に堆積する。これにより、貫通溝８ａ内を下地層９を介して埋め込み、保護絶縁膜８上を覆うゲート絶縁膜１１が形成される。
ゲート絶縁膜１１の高誘電率酸化物としては、タンタル酸化物（例えばＴａ2Ｏ5）、ハフニウム酸化物（ＨｆＯ2）、ジルコニウム酸化物（例えばＺｒＯ2）、ランタン酸化物（例えばＬａ2Ｏ3）、及びチタン酸化物（例えばＴｉＯ2）等から選ばれた１種とする。
また、下地層９の導電性窒化物としては、タンタル窒化物（例えばＴａＮ）、ハフニウム窒化物（例えばＨｆＮ）、ジルコニウム窒化物（例えばＺｒＮ）、ランタン窒化物（例えばＬａＮ）、及びチタン窒化物（例えばＴａＮ）等から選ばれた１種とする。
また、下地層９の導電性窒化物としては、タンタル窒化物（例えばＴａＮ）、ハフニウム窒化物（例えばＨｆＮ）、ジルコニウム窒化物（例えばＺｒＮ）、ランタン窒化物（例えばＬａＮ）、及びチタン窒化物（例えばＴａＮ）等から選ばれた１種とする。
ここで、下地層９の導電性窒化物としては、ゲート絶縁膜１１の高誘電率材料（ここでは高誘電率酸化物）を構成する金属の窒化物とすることが望ましい。この場合、上記の例において、ゲート絶縁膜１１の高誘電率酸化物と下地層９の導電性窒化物との組み合わせとして好適なものは、タンタル酸化物とタンタル窒化物（本実施形態の例）、ハフニウム酸化物とハフニウム窒化物、ジルコニウム酸化物とジルコニウム窒化物、ランタン酸化物とランタン窒化物、又はチタン酸化物とチタン窒化物となる。
続いて、図２（ｃ）に示すように、ゲート電極１２を形成する。
詳細には、先ず、ゲート絶縁膜１１上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極１２の形成予定領域に相当する部分、即ちゲート絶縁膜１１における下地層９の形成された貫通溝８ａ上に相当する部分（貫通溝８ａに依存して窪んだ形とされている）を含む領域に開口部（例えば約１．２μｍ幅）を形成して、レジストマスク（不図示）を形成する。
詳細には、先ず、ゲート絶縁膜１１上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極１２の形成予定領域に相当する部分、即ちゲート絶縁膜１１における下地層９の形成された貫通溝８ａ上に相当する部分（貫通溝８ａに依存して窪んだ形とされている）を含む領域に開口部（例えば約１．２μｍ幅）を形成して、レジストマスク（不図示）を形成する。
次に、例えば蒸着法により、レジストマスクの開口部を埋め込む膜厚に、レジストマスク上に金属、ここではＮｉ（膜厚３０ｎｍ程度）／Ａｕ（膜厚３００ｎｍ程度）を順次積層する。そして、リフトオフによりレジストマスク及びその上のＮｉ／Ａｕを除去する。これにより、直下に、表面層５上に形成された下地層９を介してゲート絶縁膜１１が存する状態とされた、ゲート電極１２が形成される。
しかる後、層間絶縁膜やコンタクト孔、配線等を形成する諸工程を経て、本実施形態によるＭＩＳ型のＧａＮ−ＦＥＴを完成させる。
以上説明したように、本実施形態によれば、閾値のシフト及び相互コンダクタンスの減少を抑止するために高誘電率酸化物でゲート絶縁膜１１を形成するも、表面層５とゲート絶縁膜１１との界面における界面準位の発生を抑止し、ゲート絶縁膜１１における所期の絶縁機能を達成するとともに、工程増及び工程の煩雑化を招くことなく製造プロセスの過程において離脱した窒素を補充して、信頼性の高いＭＩＳ型のＧａＮ−ＦＥＴが実現される。
（第２の実施形態）
図３及び図４は、第２の実施形態によるＭＩＳ型のＧａＮ−ＦＥＴの製造方法を工程順に示す概略断面図である。
先ず、図３（ａ）に示すように、図１（ａ）と同様に、ＳｉＣ基板１上にインテンショナリーアンドープＧａＮからなる電子走行層２、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる中間層３、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の電子供給層４、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の表面層５を、順次堆積する。
続いて、図３（ｂ）に示すように、図１（ｂ）と同様に、ソース電極６及びドレイン電極７を形成する。
図３及び図４は、第２の実施形態によるＭＩＳ型のＧａＮ−ＦＥＴの製造方法を工程順に示す概略断面図である。
先ず、図３（ａ）に示すように、図１（ａ）と同様に、ＳｉＣ基板１上にインテンショナリーアンドープＧａＮからなる電子走行層２、インテンショナリーアンドープＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）からなる中間層３、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の電子供給層４、低濃度Ｎ型（Ｎ-：例えばＳｉのドーピング濃度２×１０18／ｃｍ3程度）のＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）の表面層５を、順次堆積する。
続いて、図３（ｂ）に示すように、図１（ｂ）と同様に、ソース電極６及びドレイン電極７を形成する。
続いて、図３（ｃ）に示すように、ゲート電極の形成予定領域に下地層２１を形成する。
詳細には、先ず、表面層５を含む全面にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極の形成予定領域に相当する部分に開口部（例えば約０．８μｍ幅）を形成し、レジストマスク（不図示）を形成する。
詳細には、先ず、表面層５を含む全面にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極の形成予定領域に相当する部分に開口部（例えば約０．８μｍ幅）を形成し、レジストマスク（不図示）を形成する。
次に、例えば蒸着法により、レジストマスクの開口部内を含む全面に、導電性窒化物、ここではタンタル窒化物（例えばＴａＮ）を膜厚２ｎｍ程度に堆積する。そして、リフトオフによりレジストマスク及びその上のＴａＮを除去する。これにより、表面層５上のゲート電極の形成予定領域にＴａＮからなる下地層２１が形成される。
続いて、図４（ａ）に示すように、下地層２１を覆うようにゲート絶縁膜２２を形成する。
詳細には、スパッタ法等により、表面層５上を含む全面に高誘電率材料、ここでは高誘電率酸化物である例えばＴａ2Ｏ5を膜厚２０ｎｍ程度に堆積する。これにより、下地層２１を覆うゲート絶縁膜２２が形成される。
詳細には、スパッタ法等により、表面層５上を含む全面に高誘電率材料、ここでは高誘電率酸化物である例えばＴａ2Ｏ5を膜厚２０ｎｍ程度に堆積する。これにより、下地層２１を覆うゲート絶縁膜２２が形成される。
ゲート絶縁膜２２の高誘電率酸化物としては、タンタル酸化物（例えばＴａ2Ｏ5）、ハフニウム酸化物（ＨｆＯ2）、ジルコニウム酸化物（例えばＺｒＯ2）、ランタン酸化物（例えばＬａ2Ｏ3）、及びチタン酸化物（例えばＴｉＯ2）等から選ばれた１種とする。
また、下地層２１の導電性窒化物としては、タンタル窒化物（例えばＴａＮ）、ハフニウム窒化物（例えばＨｆＮ）、ジルコニウム窒化物（例えばＺｒＮ）、ランタン窒化物（例えばＬａＮ）、及びチタン窒化物（例えばＴａＮ）等から選ばれた１種とする。
また、下地層２１の導電性窒化物としては、タンタル窒化物（例えばＴａＮ）、ハフニウム窒化物（例えばＨｆＮ）、ジルコニウム窒化物（例えばＺｒＮ）、ランタン窒化物（例えばＬａＮ）、及びチタン窒化物（例えばＴａＮ）等から選ばれた１種とする。
ここで、下地層２１の導電性窒化物としては、ゲート絶縁膜２２の高誘電率材料（ここでは高誘電率酸化物）を構成する金属の窒化物とすることが望ましい。この場合、上記の例において、ゲート絶縁膜２２の高誘電率酸化物と下地層２１の導電性窒化物との組み合わせとして好適なものは、タンタル酸化物とタンタル窒化物（本実施形態の例）、ハフニウム酸化物とハフニウム窒化物、ジルコニウム酸化物とジルコニウム窒化物、ランタン酸化物とランタン窒化物、又はチタン酸化物とチタン窒化物となる。
続いて、図４（ｂ）に示すように、ゲート絶縁膜２２の下地層２１上に相当する部分に窪み状の溝２２ａを形成する。
詳細には、先ず、ゲート絶縁膜２２上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極の形成予定領域に相当する部分（下地層２１上に相当する部分）に開口部（例えば約１．２μｍ幅）を形成し、レジストマスク（不図示）を形成する。
詳細には、先ず、ゲート絶縁膜２２上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極の形成予定領域に相当する部分（下地層２１上に相当する部分）に開口部（例えば約１．２μｍ幅）を形成し、レジストマスク（不図示）を形成する。
次に、レジストマスクを用いて、例えばフッ素系ガスをエッチングガスとして用いて、ゲート絶縁膜２２のレジストマスクの開口部から露出する部分を、ゲート絶縁膜２２の当該部分の厚みがゲート絶縁膜として最適な所期の膜厚（例えば１０ｎｍ程度）となるまでドライエッチングする。これにより、ゲート絶縁膜２２におけるゲート電極の形成予定領域に、レジストマスクの開口に倣った窪み状の溝２２ａが形成される。
レジストマスクは、灰化処理又は剥離処理により除去される。
レジストマスクは、灰化処理又は剥離処理により除去される。
続いて、図４（ｃ）に示すように、ゲート電極１２を形成する。
詳細には、先ず、ゲート絶縁膜２２上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極１２の形成予定領域に相当する部分、即ちゲート絶縁膜２２の溝２２ａ上に相当する部分を含む領域に開口部（例えば約１．２μｍ幅）を形成して、レジストマスク（不図示）を形成する。
詳細には、先ず、ゲート絶縁膜２２上にレジストを塗布し、リソグラフィーにより当該レジストのゲート電極１２の形成予定領域に相当する部分、即ちゲート絶縁膜２２の溝２２ａ上に相当する部分を含む領域に開口部（例えば約１．２μｍ幅）を形成して、レジストマスク（不図示）を形成する。
次に、例えば蒸着法により、レジストマスクの開口部を埋め込む膜厚に、レジストマスク上に金属、ここではＮｉ（膜厚３０ｎｍ程度）／Ａｕ（膜厚３００ｎｍ程度）を順次積層する。そして、リフトオフによりレジストマスク及びその上のＮｉ／Ａｕを除去する。これにより、直下に、表面層５上に形成された下地層２１を介してゲート絶縁膜２２が存する状態とされた、ゲート電極１２が形成される。
しかる後、層間絶縁膜やコンタクト孔、配線等を形成する諸工程を経て、本実施形態によるＭＩＳ型のＧａＮ−ＦＥＴを完成させる。
以上説明したように、本実施形態によれば、閾値のシフト及び相互コンダクタンスの減少を抑止するために高誘電率酸化物でゲート絶縁膜２２を形成するも、表面層５とゲート絶縁膜２２との界面における界面準位の発生を抑止し、ゲート絶縁膜２２における所期の絶縁機能を達成するとともに、工程増及び工程の煩雑化を招くことなく製造プロセスの過程において離脱した窒素を補充して、信頼性の高いＭＩＳ型のＧａＮ−ＦＥＴが実現される。
ここで、上記の界面準位の発生及び表面層５からの窒素離脱は、特にゲート電極１２直下におけるチャネル部分で大きな影響を及ぼす。従って、各実施形態において、下地層９，２１は、ゲート電極１２直下におけるゲート絶縁膜１１，２２の下面の部分をカバーすることが必要である。更に、当該影響を可及的に抑止する観点から、この部分のみならず、ソース電極６及びドレイン電極７と接触（電気的に接続）されないことを限度とする範囲内で、当該部分を含むゲート絶縁膜１１，２２の下面の広域を含むように、当該下地層９，２１を形成しても良い。
上記の場合を第２の実施形態に適用した例を図５に示す。図５は、完成したＭＩＳ型のＧａＮ−ＦＥＴを示しており、図４（ｃ）に対応する概略断面図である。
ここで、下地層３１は、ゲート電極１２直下におけるゲート絶縁膜２２の下面の部分のみならず、ソース電極６及びドレイン電極７と接触（電気的に接続）されない状態で、当該部分を含むゲート絶縁膜２２の下面の広域を含むように、下地層２１よりも広く形成されている。このように下地層３１を広く形成することにより、上記の界面準位の発生が可及的に防止されるとともに、表面層５から離脱した窒素が可及的に補充される。
ここで、下地層３１は、ゲート電極１２直下におけるゲート絶縁膜２２の下面の部分のみならず、ソース電極６及びドレイン電極７と接触（電気的に接続）されない状態で、当該部分を含むゲート絶縁膜２２の下面の広域を含むように、下地層２１よりも広く形成されている。このように下地層３１を広く形成することにより、上記の界面準位の発生が可及的に防止されるとともに、表面層５から離脱した窒素が可及的に補充される。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層と、
前記窒化物半導体層の上方に形成された、高誘電率材料からなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と
を含み、
少なくとも前記ゲート電極直下における前記ゲート絶縁膜の下面を覆うように、導電性窒化物からなる下地層が設けられていることを特徴とする半導体装置。
前記窒化物半導体層の上方に形成された、高誘電率材料からなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と
を含み、
少なくとも前記ゲート電極直下における前記ゲート絶縁膜の下面を覆うように、導電性窒化物からなる下地層が設けられていることを特徴とする半導体装置。
（付記２）前記ゲート絶縁膜の前記高誘電率材料は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物であることを特徴とする付記１に記載の半導体装置。
（付記３）前記下地層は、前記ゲート絶縁膜の前記高誘電率材料を構成する金属の窒化物からなることを特徴とする付記１又は２に記載の半導体装置。
（付記４）前記下地層の前記導電性窒化物は、タンタル窒化物、ハフニウム窒化物、ジルコニウム窒化物、ランタン窒化物、及びチタン窒化物から選ばれた１種であることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
（付記５）前記ゲート絶縁膜の前記高誘電率材料は、比誘電率が１０以上のものであることを特徴とする付記１〜４のいずれか１項に記載の半導体装置。
（付記６）前記窒化物半導体層の上方にされた、前記ゲート絶縁膜よりも低い誘電率材料からなる保護絶縁膜を更に含み、
前記保護絶縁膜の前記ゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝が形成され、少なくとも前記貫通溝の底面を覆うように前記下地膜が形成されており、前記貫通溝内を前記下地膜を介して埋め込むように前記保護絶縁膜上に前記ゲート絶縁膜が形成されていることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
前記保護絶縁膜の前記ゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝が形成され、少なくとも前記貫通溝の底面を覆うように前記下地膜が形成されており、前記貫通溝内を前記下地膜を介して埋め込むように前記保護絶縁膜上に前記ゲート絶縁膜が形成されていることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記７）少なくとも前記ゲート電極の形成領域を含むように前記下地膜が形成され、前記下地膜を覆うように前記ゲート絶縁膜が形成されていることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
（付記８）前記ゲート絶縁膜の前記下地膜の上方に相当する前記ゲート電極の形成領域に、当該ゲート絶縁膜を所定厚みに残す窪みが形成されており、前記窪み内を埋め込むように、前記ゲート絶縁膜上に前記ゲート電極が形成されていることを特徴とする付記７に記載の半導体装置。
（付記９）ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層の上方に、保護絶縁膜を形成する工程と、
前記保護絶縁膜のゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝を形成する工程と、
少なくとも前記貫通溝の底面を覆うように、導電性窒化物からなる下地層を形成する工程と、
前記下地層を介して前記貫通溝内を埋め込むように、前記保護絶縁膜上に高誘電率材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記下地層の上方に整合する領域を含む部位に、前記ゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
前記保護絶縁膜のゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝を形成する工程と、
少なくとも前記貫通溝の底面を覆うように、導電性窒化物からなる下地層を形成する工程と、
前記下地層を介して前記貫通溝内を埋め込むように、前記保護絶縁膜上に高誘電率材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記下地層の上方に整合する領域を含む部位に、前記ゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１０）前記ゲート絶縁膜の前記高誘電率材料は、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、ランタン酸化物、及びチタン酸化物から選ばれた１種であることを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）前記下地層は、前記ゲート絶縁膜の前記高誘電率材料を構成する金属の窒化物からなることを特徴とする付記９又は１０に記載の半導体装置の製造方法。
（付記１２）前記下地層の前記導電性窒化物は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物であることを特徴とする付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）前記ゲート絶縁膜の前記高誘電率材料は、比誘電率が１０以上のものであることを特徴とする付記９〜１２のいずれか１項に記載の半導体装置の製造方法。
（付記１４）ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層の上方において、少なくともゲート電極の形成部位を含む領域に、導電性窒化物からなる下地層を形成する工程と、
前記下地層を覆うように、高誘電率材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記下地層に整合する位置に、前記ゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
前記下地層を覆うように、高誘電率材料からなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記下地層に整合する位置に、前記ゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１５）前記ゲート絶縁膜の前記高誘電率材料は、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、ランタン酸化物、及びチタン酸化物から選ばれた１種であることを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）前記下地層は、前記ゲート絶縁膜の前記高誘電率材料を構成する金属の窒化物からなることを特徴とする付記１４又は１５に記載の半導体装置の製造方法。
（付記１７）前記下地層の前記導電性窒化物は、タンタル窒化物、ハフニウム窒化物、ジルコニウム窒化物、ランタン窒化物、及びチタン窒化物から選ばれた１種であることを特徴とする付記１４〜１６のいずれか１項に記載の半導体装置の製造方法。
（付記１８）前記ゲート絶縁膜の前記高誘電率材料は、比誘電率が１０以上のものであることを特徴とする付記１４〜１７のいずれか１項に記載の半導体装置の製造方法。
（付記１９）前記ゲート絶縁膜を形成する工程の後、前記ゲート電極を形成する工程の前に、
前記ゲート絶縁膜の前記下地膜の上方に相当する前記ゲート電極の形成領域に、当該ゲート絶縁膜を所定厚みに残すように窪みを形成する工程を更に含み、
前記ゲート電極を形成する工程において、前記窪み内を埋め込むように、前記ゲート絶縁膜上に前記ゲート電極を形成することを特徴とすることを特徴とする付記１４〜１８のいずれか１項に記載の半導体装置の製造方法。
前記ゲート絶縁膜の前記下地膜の上方に相当する前記ゲート電極の形成領域に、当該ゲート絶縁膜を所定厚みに残すように窪みを形成する工程を更に含み、
前記ゲート電極を形成する工程において、前記窪み内を埋め込むように、前記ゲート絶縁膜上に前記ゲート電極を形成することを特徴とすることを特徴とする付記１４〜１８のいずれか１項に記載の半導体装置の製造方法。
１ ＳｉＣ基板
２ 電子走行層
３ 中間層
４ 電子供給層
５ 表面層
６ ソース電極
７ ドレイン電極
８ 保護絶縁膜
８ａ 貫通溝
９，２１，３１ 下地層
１０ レジストマスク
１０ａ 開口
１１，２２ ゲート絶縁膜
１２ ゲート電極
２ 電子走行層
３ 中間層
４ 電子供給層
５ 表面層
６ ソース電極
７ ドレイン電極
８ 保護絶縁膜
８ａ 貫通溝
９，２１，３１ 下地層
１０ レジストマスク
１０ａ 開口
１１，２２ ゲート絶縁膜
１２ ゲート電極
Claims (10)
- ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層と、
前記窒化物半導体層の上方に形成された、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物である高誘電率材料からなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と
を含み、
少なくとも前記ゲート電極直下における前記ゲート絶縁膜の下面を覆うように、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物、或いは、前記ゲート絶縁膜を構成する含有金属と同一の金属窒化物である導電性窒化物からなる下地層が設けられていることを特徴とする半導体装置。 - 前記下地層は、前記ゲート絶縁膜の前記高誘電率材料を構成する金属の窒化物からなることを特徴とする請求項１に記載の半導体装置。
- 前記窒化物半導体層の上方に形成された、前記ゲート絶縁膜よりも低い誘電率材料からなる保護絶縁膜を更に含み、
前記保護絶縁膜の前記ゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝が形成され、少なくとも前記貫通溝の底面を覆うように前記下地膜が形成されており、前記貫通溝内を前記下地膜を介して埋め込むように前記保護絶縁膜上に前記ゲート絶縁膜が形成されていることを特徴とする請求項１又は２に記載の半導体装置。 - 少なくとも前記ゲート電極の形成領域を含むように前記下地膜が形成され、前記下地膜を覆うように前記ゲート絶縁膜が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記ゲート絶縁膜の前記下地膜の上方に相当する前記ゲート電極の形成領域に、当該ゲート絶縁膜を所定厚みに残す窪みが形成されており、前記窪み内を埋め込むように、前記ゲート絶縁膜上に前記ゲート電極が形成されていることを特徴とする請求項４に記載の半導体装置。
- ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層の上方に、保護絶縁膜を形成する工程と、
前記保護絶縁膜のゲート電極の形成領域に、当該保護絶縁膜を開口する貫通溝を形成する工程と、
少なくとも前記貫通溝の底面を覆うように、下地層を形成する工程と、
前記下地層を介して前記貫通溝内を埋め込むように、前記保護絶縁膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記下地層の上方に整合する領域を含む部位に、前記ゲート電極を形成する工程と
を含み、
前記ゲート絶縁膜は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物である高誘電率材料からなり、
前記下地層は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物、或いは、前記ゲート絶縁膜を構成する含有金属と同一の金属窒化物である導電性窒化物からなることを特徴とする半導体装置の製造方法。 - 前記下地層は、前記ゲート絶縁膜の前記高誘電率材料を構成する金属の窒化物からなることを特徴とする請求項６に記載の半導体装置の製造方法。
- ＩＩＩ−Ｖ族窒化物半導体からなる窒化物半導体層の上方において、少なくともゲート電極の形成部位を含む領域に、下地層を形成する工程と、
前記下地層を覆うように、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の前記下地層に整合する位置に、前記ゲート電極を形成する工程と
を含み、
前記ゲート絶縁膜は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む酸化物である高誘電率材料からなり、
前記下地層は、タンタル、ハフニウム、ジルコニウム、ランタン、及びチタンのうちから選ばれた少なくとも１種を含む窒化物、或いは、前記ゲート絶縁膜を構成する含有金属と同一の金属窒化物である導電性窒化物からなることを特徴とする半導体装置の製造方法。 - 前記下地層は、前記ゲート絶縁膜の前記高誘電率材料を構成する金属の窒化物からなることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜を形成する工程の後、前記ゲート電極を形成する工程の前に、
前記ゲート絶縁膜の前記下地膜の上方に相当する前記ゲート電極の形成領域に、当該ゲート絶縁膜を所定厚みに残すように窪みを形成する工程を更に含み、
前記ゲート電極を形成する工程において、前記窪み内を埋め込むように、前記ゲート絶縁膜上に前記ゲート電極を形成することを特徴とすることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007035346A JP5332113B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体装置及びその製造方法 |
| DE102008008752.1A DE102008008752B4 (de) | 2007-02-15 | 2008-02-12 | Halbleitervorrichtung und Herstellungsverfahren dafür |
| US12/068,796 US7800133B2 (en) | 2007-02-15 | 2008-02-12 | Semiconductor device and manufacturing method of the same |
| US12/805,506 US8173529B2 (en) | 2007-02-15 | 2010-08-03 | Semiconductor device manufacturing method |
| US13/443,228 US8603903B2 (en) | 2007-02-15 | 2012-04-10 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007035346A JP5332113B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008198947A JP2008198947A (ja) | 2008-08-28 |
| JP5332113B2 true JP5332113B2 (ja) | 2013-11-06 |
Family
ID=39646260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007035346A Expired - Fee Related JP5332113B2 (ja) | 2007-02-15 | 2007-02-15 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7800133B2 (ja) |
| JP (1) | JP5332113B2 (ja) |
| DE (1) | DE102008008752B4 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078604A (ja) * | 2006-08-24 | 2008-04-03 | Rohm Co Ltd | Ｍｉｓ型電界効果トランジスタおよびその製造方法 |
| US8541817B2 (en) * | 2009-11-06 | 2013-09-24 | Nitek, Inc. | Multilayer barrier III-nitride transistor for high voltage electronics |
| JP5625336B2 (ja) * | 2009-11-30 | 2014-11-19 | サンケン電気株式会社 | 半導体装置 |
| US9378965B2 (en) * | 2009-12-10 | 2016-06-28 | Infineon Technologies Americas Corp. | Highly conductive source/drain contacts in III-nitride transistors |
| JP5626010B2 (ja) * | 2011-02-25 | 2014-11-19 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| US8518811B2 (en) * | 2011-04-08 | 2013-08-27 | Infineon Technologies Ag | Schottky diodes having metal gate electrodes and methods of formation thereof |
| TWI481025B (zh) * | 2011-09-30 | 2015-04-11 | Win Semiconductors Corp | 高電子遷移率電晶體改良結構及其製程方法 |
| TW201324587A (zh) * | 2011-12-15 | 2013-06-16 | Univ Nat Chiao Tung | 半導體元件及其製作方法 |
| JP6253886B2 (ja) * | 2013-01-09 | 2017-12-27 | トランスフォーム・ジャパン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US10062776B2 (en) * | 2016-02-05 | 2018-08-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| TWI680503B (zh) * | 2018-12-26 | 2019-12-21 | 杰力科技股份有限公司 | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324813A (ja) | 2001-02-21 | 2002-11-08 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ構造電界効果トランジスタ |
| JP4741792B2 (ja) * | 2003-12-18 | 2011-08-10 | 日本電気株式会社 | 窒化物半導体ｍｉｓ型電界効果トランジスタの製造方法 |
| US7859014B2 (en) | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| JP2006032552A (ja) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | 窒化物含有半導体装置 |
| JP2006108602A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006100721A (ja) * | 2004-09-30 | 2006-04-13 | Kobe Steel Ltd | 半導体素子及びその製造方法 |
| JP2006245317A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP4128574B2 (ja) * | 2005-03-28 | 2008-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4604247B2 (ja) | 2005-07-25 | 2011-01-05 | 独立行政法人物質・材料研究機構 | テルビウム・ビスマス・タングステン酸化物固溶体からなる電気伝導材料及びその製造方法 |
| US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| WO2008027593A2 (en) * | 2006-09-01 | 2008-03-06 | Bae Systems Information And Electronic Systems Integration Inc. | Improved structure and method for fabrication of field effect transistor gates with or without field plates |
| US7692222B2 (en) * | 2006-11-07 | 2010-04-06 | Raytheon Company | Atomic layer deposition in the formation of gate structures for III-V semiconductor |
| US7821032B2 (en) * | 2007-01-26 | 2010-10-26 | International Rectifier Corporation | III-nitride power semiconductor device |
| JP5685918B2 (ja) * | 2010-12-10 | 2015-03-18 | 富士通株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-02-15 JP JP2007035346A patent/JP5332113B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-12 US US12/068,796 patent/US7800133B2/en not_active Expired - Fee Related
- 2008-02-12 DE DE102008008752.1A patent/DE102008008752B4/de not_active Expired - Fee Related
-
2010
- 2010-08-03 US US12/805,506 patent/US8173529B2/en active Active
-
2012
- 2012-04-10 US US13/443,228 patent/US8603903B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20100311233A1 (en) | 2010-12-09 |
| US8173529B2 (en) | 2012-05-08 |
| US8603903B2 (en) | 2013-12-10 |
| JP2008198947A (ja) | 2008-08-28 |
| US7800133B2 (en) | 2010-09-21 |
| DE102008008752B4 (de) | 2019-05-09 |
| DE102008008752A1 (de) | 2008-08-28 |
| US20080197453A1 (en) | 2008-08-21 |
| US20120196419A1 (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5332113B2 (ja) | 半導体装置及びその製造方法 | |
| JP5088325B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP5401775B2 (ja) | 化合物半導体装置およびその製造方法 | |
| US20080237605A1 (en) | Semiconductor device and manufacturing method of the same | |
| TW201431080A (zh) | 半導體結構及其形成方法、化合物半導體結構 | |
| JP2008270521A (ja) | 電界効果トランジスタ | |
| JPWO2006080109A1 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| US8598571B2 (en) | Method of manufacturing a compound semiconductor device with compound semiconductor lamination structure | |
| JP6739918B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP4890899B2 (ja) | 窒化物半導体を用いたヘテロ構造電界効果トランジスタ | |
| JP5468301B2 (ja) | 窒化物半導体装置および窒化物半導体装置製造方法 | |
| US9755044B2 (en) | Method of manufacturing a transistor with oxidized cap layer | |
| JPWO2014185034A1 (ja) | 半導体装置 | |
| JP5827529B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2018174245A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN112599417A (zh) | 半导体器件 | |
| JP2018160668A (ja) | 窒化物半導体装置 | |
| JP2008172085A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2017085059A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2017085051A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6176677B2 (ja) | 窒化物半導体装置 | |
| JP7038765B2 (ja) | 窒化物半導体装置 | |
| JP5370026B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI652820B (zh) | 半導體結構的製造方法及半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5332113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |