DE102008008752A1

DE102008008752A1 - Halbleitervorrichtung und Herstellungsverfahren dafür

Info

Publication number: DE102008008752A1
Application number: DE102008008752A
Authority: DE
Inventors: Masahito Kawasaki-shi Kanamura; Toshihide Kawasaki-shi Kikkawa
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-02-15
Filing date: 2008-02-12
Publication date: 2008-08-28
Anticipated expiration: 2028-02-13
Also published as: US7800133B2; DE102008008752B4; US8603903B2; US20120196419A1; US8173529B2; JP5332113B2; JP2008198947A; US20080197453A1; US20100311233A1

Abstract

In einem GaN-FET vom MIS-Typ wird eine Basisschicht aus einem leitfähigen Nitrid, das keinen Sauerstoff enthält, hier TaN, auf einer Oberflächenschicht als eine Nitridhalbleiterschicht bereitgestellt, um wenigstens einen Bereich einer Unterseite eines Gate-Isolierfilms aus Ta<SUB>2</SUB>O<SUB>5</SUB> unter einer Gate-Elektrode zu bedecken.

Description

QUERVERWEIS AUF DAMIT IM ZUSAMMENHANG STEHENDE ANMELDUNGEN
Diese Anmeldung beruht auf und nimmt den Vorteil der Priorität der früheren, am 15. Februar 2007 angemeldeten Japanischen Patentanmeldung Nr. 2007-035346 in Anspruch, deren gesamte Inhalte hierin durch Bezugnahme inkorporiert werden.
HINTERGRUND DER ERFINDUNG
[Bereich der Erfindung]
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die in einer Nitridhalbleiterschicht ausgebildet ist, die aus einem Nitridhalbleiter der Gruppe III-V gebildet ist, und ein Herstellungsverfahren dafür.
[Beschreibung des Stands der Technik]
In jüngerer Vergangenheit ist bei Verbindungshalbleitern ein HEMT (nachfolgend als GaN-FET bezeichnet) umfangreich entwickelt worden, der einen Heteroübergang zwischen einer AlGaN-Schicht und einer GaN-Schicht verwendet und der eine Halbleiterschicht eines Gruppe-III-V-Nitrids einschließlich einer GaN-Schicht als eine Elektronenübergangsschicht aufweist. GaN ist ein Material, das einen großen Bandabstand, eine hohe Durchschlagsfeldstärke und eine große Sättigungselektronengeschwindigkeit aufweist, so dass es als ein vielversprechendes Material für Hochspannungsbetriebsarten und Hochleistungsvorrichtungen angesehen wird.
In einer solchen Verbindungshalbleiter-Vorrichtung für Hochspannungsbetriebsarten ist es erforderlich, Gate-Leckstrom zu verringern. Als eine Gate-Elektrode eines GaN-FET wird derzeit eine Schottky-Elektrode aus Ni, Pt und derglei chen verwendet. In diesem Fall besteht jedoch ein Problem, dass Gate-Leckstrom erzeugt wird, wenn die Gate-Spannung in einer Vorwärtsrichtung erhöht wird. Als ein Verfahren zum Lösen dieses Problems gibt es einen GaN-FET vom MIS-Typ mit einem Gate-Isolierfilm, wobei der Isolierfilm aus SiO₂, Al₂O₃ und dergleichen gemacht ist.
Unter Bezugnahme auf 6 wird ein herkömmlicher GaN-FET vom MIS-Typ (ein erstes herkömmliches Beispiel) beschrieben.
Durch ein bekanntes MOVPE-Verfahren werden nacheinander eine Elektronenübergangsschicht 102 mit einer Filmdicke von etwa 3 μm und eine Elektronenzuführungsschicht 103 aus einem absichtlich nicht dotierten AlGaN (zum Beispiel Al_0,25Ga_0,75N) von absichtlich nicht dotiertem GaN mit einer Filmdicke von 20 nm auf einem Saphirsubstrat 101 abgeschieden.
Als nächstes wird, nachdem eine Source-Elektrode 104 und eine Drain-Elektrode 105 unter Verwenden von zum Beispiel Ti/Al ausgebildet sind, ein Gate-Isolierfilm 106 aus SiO₂, Si₃N₄ und dergleichen ausgebildet. Dann wird eine Gate-Elektrode 110 auf dem Gate-Isolierfilm 106 durch zum Beispiel ein Lift-Off-Verfahren ausgebildet. Mit diesem Prozess wird ein GaN-FET vom MIS-Typ entsprechend einem ersten herkömmlichen Beispiel fertig gestellt.
Da SiO₂ und Si₃N₄, die als ein Material des Gate-Isolierfilms 106 verwendet werden, keine große Dielektrizitätskonstante aufweisen, können gemäß dem ersten herkömmlichen Beispiel Probleme, wie zum Beispiel Verschieben eines Ansprechwerts bei einer Rückwärtsrichtung oder Verringerung beim Übertragungsleitwert (orig.: mutual conductance) auftreten. Um diese Probleme zu lösen ist es wirksam, ein Oxid mit einer relativ großen Dielektrizitätskonstante bei einem Gate-Isolierfilm anzuwenden, wie zum Beispiel Ta, Hf, Zr.
Unter Bezugnahme auf 7 wird ein GaN-FET vom MIS-Typ (zweites herkömmliches Beispiel) mit einem Gate-Isolierfilm aus einem Material mit einer großen Dielektrizitätskonstante beschrieben.
Eine Elektronenübergangsschicht 102, die aus einem absichtlich nicht dotierten GaN und mit einer Filmdicke von etwa 3 μm gemacht ist, und eine Elektronenzuführungsschicht 103, die aus einem absichtlich nicht dotierten AlGaN (zum Beispiel Al_0,25Ga_0,75N) und mit einer Filmdicke von 20 nm gemacht ist, werden nacheinander auf einem Saphirsubstrat 101 unter Verwenden eines bekannten MOVPE-Verfahrens abgeschieden.
Nachdem eine Source-Elektrode 104 und eine Drain-Elektrode 105 als Schichten ausgebildet sind, wird ein Gate-Isolierfilm 111 aus Ta₂O₅ und dergleichen als ein Isolationsmaterial mit einer großen Dielektrizitätskonstante ausgebildet. Dann wird eine Gate-Elektrode 110 auf dem Gate-Isolierfilm 111 durch zum Beispiel ein Lift-Off-Verfahren ausgebildet. Mit diesem Prozess wird ein GaN-FET vom MIS-Typ entsprechend einem zweiten herkömmlichen Beispiel fertig gestellt.

[Patentdokument 1] Offengelegte Japanische Patentanmeldung Nr. 2002-324813
[Patentdokument 2] Offengelegte Japanische Patentanmeldung Nr. 2006-108602

Wie oben beschrieben ist, kann gemäß dem GaN-FET vom MIS-Typ, der in dem zweiten herkömmlichen Beispiel offenbart ist, Verschieben eines Ansprechwerts und Verringerung beim Übertragungsleitwert verhindert werden, da der Gate-Isolierfilm aus einem Oxid eines Materials mit großer Dielektrizitätskonstante, wie zum Beispiel Ta, Hf und Zr gemacht ist. Andererseits verursacht jedoch Verwenden eines Gate-Isolierfilms aus einem Oxid die folgenden Probleme. Wenn ein Iso lierfilm, hier ein Gate-Isolierfilm, auf einer Nitridhalbleiterschicht abgeschieden wird, wird ein Grenzflächenzustand zwischen Grenzflächen der Nitridhalbleiterschicht und des Gate-Isolierfilms erzeugt. Der Grenzflächenzustand verursacht eine Elektronenfalle, so dass die Verstärkungscharakteristik des Halbleiters verschlechtert ist.
Des Weiteren gibt es zusätzlich zu dem obigen Problem ein Problem, das spezifisch für eine Nitridhalbleiter-Vorrichtung der Gruppen III-V ist, wie zum Beispiel einen GaN-FET. Das heißt, es wird während eines Herstellungsprozesses oftmals Stickstoff von einer Nitridhalbleiterschicht abgetrennt. Insbesondere wenn eine solche Stickstoffabtrennung in einem Bereich unter einer Gate-Elektrode auftritt, kann ein Leckstrom erhöht sein. Um dieses Problem zu lösen, kann Stickstoff zu der Nitridhalbleiterschicht kompensiert werden, wo Stickstoffabtrennung während des Herstellungsprozesses auftritt; diese Lösung erfordert jedoch zusätzliche und kompliziertere Prozesse.
ZUSAMMENFASSUNG DER ERFINDUNG
Ein Aspekt einer Ausführungsform ist eine Halbleitervorrichtung mit einer Nitridhalbleiterschicht aus einem Gruppe-III-V-Nitridhalbleitermaterial, einem Gate-Isolierfilm, der über der Nitridhalbleiterschicht und aus einem Material mit großer Dielektrizitätskonstante ausgebildet ist, einer Gate-Elektrode, die auf dem Gate-Isolierfilm ausgebildet ist, und einer Basisschicht aus einem leitfähigen Nitridmaterial, um wenigstens eine Unterseite des Gate-Isolierfilms unter der Gate-Elektrode zu bedecken.
Ein Aspekt einer Ausführungsform ist ein Herstellungsverfahren mit den Schritten des Ausbildens eines schützenden Isolierfilms über einer Nitridhalbleiterschicht aus einem Gruppe-III-V-Nitridhalbleitermaterial, des Ausbildens einer durchgehenden Aussparung, die den schützenden Isolierfilm öffnet, in einem Bereich des schützenden Isolierfilms, bei der eine Gate-Elektrode ausgebildet wird, des Ausbildens einer Basisschicht aus einem leitfähigen Nitrid, um wenigstens eine Unterseite bzw. Bodenfläche der durchgehenden Aussparung zu bedecken, des Ausbildens eines Gate-Isolierfilms aus einem Material mit großer Dielektrizitätskonstante auf dem schützenden Isolierfilm, um die durchgehende Aussparung via die Basisschicht zu füllen, und des Ausbildens der Gate-Elektrode in einem Teil, der einen Bereich des Gate-Isolierfilms umfasst, wobei sie zur und über der Basisschicht ausgerichtet ist.
Ein Aspekt einer Ausführungsform ist ein Herstellungsverfahren mit Schritten des Ausbildens einer Basisschicht aus einem leitfähigen Nitrid bei einem Bereich, der wenigstens einen Teil umfasst, bei dem eine Gate-Elektrode ausgebildet wird, über einer Nitridhalbleiterschicht aus einem Gruppe-III-V-Nitridhalbleitermaterial, des Ausbildens eines Gate-Isolierfilms aus einem Material mit großer Dielektrizitätskonstante, um die Basisschicht zu bedecken, und des Ausbildens der Gate-Elektrode bei einem Teil auf dem Gate-Isolierfilm, wobei sie zu der Basisschicht ausgerichtet ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1A bis 1C sind schematische Schnittansichten, die ein Herstellungsverfahren für einen GaN-FET vom MIS-Typ in der Folge von Prozessen gemäß einer ersten Ausführungsform zeigen;
2A bis 2C sind schematische Schnittansichten, die zusätzlich zu 1A bis 1C das Herstellungsverfahren für einen GaN-FET vom MIS-Typ in der Folge von Prozessen gemäß der ersten Ausführungsform zeigen;
3A bis 3C sind schematische Schnittansichten, die ein Herstellungsverfahren für einen GaN-FET vom MIS-Typ in der Folge von Prozessen gemäß einer zweiten Ausführungsform zeigen;
4A bis 4C sind schematische Schnittansichten, die zusätzlich zu 3A bis 3C das Herstellungsverfahren für den GaN-FET vom MIS-Typ in der Folge von Prozessen gemäß der zweiten Ausführungsform zeigen;
5 ist eine schematische Schnittansicht, die ein weiteres Beispiel eines GaN-FET vom MIS-Typ gemäß der zweiten Ausführungsform zeigt;
6 ist eine schematische Schnittansicht eines GaN-FET vom MIS-Typ gemäß einem ersten herkömmlichen Beispiel; und
7 ist eine schematische Schnittansicht eines GaN-FET vom MIS-Typ gemäß einem zweiten herkömmlichen Beispiel.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die Erfinder der vorliegenden Erfindung haben sorgfältig die folgenden Punkte (1) und (2) studiert, um die obigen Probleme mit am wenigsten zusätzlichen oder komplizierten Herstellungsprozess zu lösen und brachten die nachfolgend beschriebene vorliegende Erfindung zustande.

(1) In einer Gruppe-III-V-Nitrid-Halbleitervorrichtung mit einem Gate-Isolierfilm aus einem Oxid mit großer Dielektrizitätskonstante (insbesondere mit einer relativen Dielektrizitätskonstante von 10 oder größer), wird ein Grenzflächenzustand zwischen Grenzflächen einer Nitridhalbleiterschicht und dem Gate-Isolierfilm durch ein Ga-Oxid verursacht, das eine ungleichmäßige Dicke und Größe aufweist, und das auf der Nitridhalbleiterschicht ausgebildet ist. Ein solches Ga-Oxid wird ausgebildet, da Sauerstoff in dem Oxid mit großer Dielektrizitätskonstante, das als ein Material des Gate-Isolierfilms abgeschieden ist, und Gruppe-III-Element, wie zum Beispiel Ga, in dem Nitridhalbleiter miteinander reagieren. Unter Berücksichtigung dieser Annahme ist es bevorzugt daran zu denken, zwischen der Nitridhalbleiterschicht und dem Gate-Isolierfilm mit einer Struktur zu blockieren, die keinen Sauerstoff enthält, um das Auftreten des Grenzflächenzustands zu verhindern. Hier ist als ein für die Struktur verwendetes Material ein leitfähiges Material bevorzugt, das möglichst wenig Einfluss auf eine Isolationseigenschaft des Gate-Isolierfilms aufweist, um eine ausreichende Isolationseigenschaft des Gate-Isolierfilms aufrecht zu erhalten. Hier kann in speziellen Fällen ein Isolationsmaterial für die Struktur verwendet werden, derart, dass ein extrem dünner und gleichmäßiger Film oder dergleichen erhältlich ist.
(2) Es ist bevorzugt, eine Struktur bereitzustellen, die Stickstoff enthält, die in einem Bereich unter der Gate-Elektrode angeordnet ist, um entfernten Stickstoff zu kompensieren, insbesondere in einem Bereich der Nitridhalbleiterschicht unter der Gate-Elektrode während des Herstellungsprozesses.

Erfindungsgemäß wird eine Basisschicht aus einem leitfähigen Nitrid, das keinen Sauerstoff enthält, auf der Nitridhalbleiterschicht ausgebildet, um wenigstens einen Bereich auf einer Unterseite des Gate-Isolierfilms unter der Gate-Elektrode zu bedecken, um die obigen Punkte (1) und (2) zu realisieren. Als eine Basisschicht kann ein leitfähiges Material, das keinen Sauerstoff enthält, eine Oxidation von Gruppe-III-Element (wie zum Beispiel Ga) in der Nitridhalbleiterschicht verhindern, ohne Einfluss auf die Isolations eigenschaft des Gate-Isolierfilms zu haben. Wenn die Basisschicht aus einem Nitrid gemacht ist, kann sie des Weiteren den Stickstoff kompensieren, der aus der Nitridhalbleiterschicht abgetrennt ist.
Hier haben ein Auftreten des Grenzflächenzustands und eine Stickstoffabtrennung bei der Nitridhalbleiterschicht einen Einfluss auf Kanäle, die insbesondere unter der Gate-Elektrode platziert sind. Somit ist die Basisschicht erforderlich, um einen Bereich der Unterseite des Gate-Isolierfilms unter der Gate-Elektrode zu bedecken. Um den Einfluss so weit wie möglich zu verhindern, kann des Weiteren die Basisschicht in einem größeren Bereich der Unterseite des Gate-Isolierfilms ausgebildet werden, einschließlich des obigen Bereichs, mit der Einschränkung, dass er sich nicht mit einer Source-Elektrode und einer Drain-Elektrode in Kontakt (elektrisch in Kontakt) befindet.
Hier ist es bevorzugt, für das leitfähige Nitrid, das für die Basisschicht verwendet wird, ein Metallnitrid zu verwenden, das das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms bildet. Wenn die Basisschicht aus einem Metallnitrid besteht, das das gleiche Metall ist, das den Gate-Isolierfilm bildet, kann die Basisschicht ohne Bedenken auf einen Einfluss auf die Nitridhalbleiterschicht eingefügt und ausgebildet werden. Hier ist das Metallnitrid bevorzugt aus einem leitfähigen Material; es kann jedoch in speziellen Fällen Isolationsmaterial verwendet werden, wie oben beschrieben ist.
Genauer ausgedrückt ist es bevorzugt, als das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms ein Oxid zu verwenden, das wenigstens eines enthält, das ausgewählt ist aus Tautal, Hafnium, Zirconium, Lanthan und Titan. Des Weiteren ist es bevorzugt, als das leitfähige Nitrid der Basisschicht ein Nitrid zu verwenden, das wenigstens eines enthält, das ausgewählt ist aus Tantal, Hafnium, Zirconium, Lanthan und Titan. Wenn hier die Basisschicht aus einem Metallnitrid ist, das das gleiche Metall ist, das in dem Gate-Isolierfilm enthalten ist, kann eine Kombination des obigen Metalloxids und eines entsprechenden Metallnitrids (zum Beispiel Tantaloxid und Tantalnitrid) als das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms und des leitfähigen Nitrids der Basisschicht verwendet werden.
Patentdokument 1 offenbart eine Technik zum Ausbilden einer Metallschicht und eines Isolierfilms zwischen einer Verbindungshalbleiterschicht und einer Gate-Elektrode, um eine Gatekapazität einzustellen und um eine Modulationswirkung in einer zweidimensionalen Elektronengasdichte zu erhalten. Da es die Aufgabe der Metallschicht ist, die Gatekapazität einzustellen, wird in diesem Fall jedoch ein geschichtetes Stack aus elementaren metallischen Materialien, wie zum Beispiel Ti/Pt ausgebildet, und kein Gruppe-III-V-Nitridhalbleiter mit einer Stickstoff enthaltenden Verbindungshalbleiterschicht. Somit unterscheidet sich die Erfindung von Patentdokument 1 von der vorliegenden Erfindung, die eine Basisschicht aus einem leitfähigen Nitrid zwischen einer Verbindungshalbleiterschicht und einem Gate-Isolierfilm zur Verfügung stellt, um das Auftreten eines Grenzflächenzustands zwischen Grenzflächen des Gate-Isolierfilms und der Verbindungshalbleiterschicht und Stickstoffabtrennung, die spezifisch für einen Fall der Verwendung eines Gruppe-III-V-Nitridhalbleiters als einer Verbindungshalbleiterschicht sind, ohne zusätzliche oder komplizierte Herstellungsprozesse zu lösen.
Patentdokument 2 offenbart einen MISFET vom CMOS-Typ unter Verwendung eines Gate-Isolierfilms aus einem Material mit großer Dielektrizitätskonstante. In diesem MISFET vom CMOS-Typ ist eine Gate-Elektrode auf einem Si-Substrat via einem Gate-Isolierfilm ausgebildet und Stickstoff wird angewandt, insbesondere zu dem Gate-Isolierfilm und der Gate-Elektrode des p-Kanal-MISFET, um sowohl eine Elektronenmobilität als auch eine Löcherbeweglichkeit zu erhöhen. Wenn hier die Gate-Elektrode aus Ta ist, wird zum Beispiel das TaN in einem Teil der Gate-Elektrode verwendet, bei dem es mit eine Oberfläche des Gate-Isolierfilms in Kontakt ist. Die Aufgabe und Struktur der Erfindung des Patentdokuments 2 sind jedoch grundsätzlich verschieden von jenen der vorliegenden Erfindung, da auf dem Si-Substrat ein MISFET und keine Verbindungshalbleitervorrichtung ausgebildet wird.
Es werden konkrete Ausführungsformen der vorliegenden Erfindung detailliert unter Bezugnahme auf die Zeichnungen beschrieben. Die vorliegende Erfindung konzentriert sich auf einen MISFET mit einer Gruppe-III-V-Nitridhalbleiterschicht. Als ein Gruppe-III-V-Nitridhalbleiter wird ein Verbindungshalbleiter in Form von (In_xAl_yGa_z)N x ≥ 0, y ≥ 0, z ≥ 0, und x + y + z = 1 beschrieben, und in folgenden Ausführungsformen wird eine Vorrichtungskonfiguration und ein Herstellungsverfahren mit einem Beispiel eines GaN-FET vom MIS-Typ mit einer Nitridhalbleiterschicht beschrieben, die in Form von Al_xGa_1-xN 0 < X ≤ 1 gebildet ist.
– Erste Ausführungsform –
1A bis 2C sind schematische Schnittansichten, die ein Herstellungsverfahren von einem GaN-FET vom MIS-Typ in einer Prozessreihenfolge entsprechend einer ersten Ausführungsform zeigen.
Wie in 1A gezeigt ist, werden eine Elektronenübergangsschicht 2 aus einem absichtlich nicht dotierten GaN mit einer Filmdicke von etwa 3 μm, eine Zwischenschicht 3 aus einem absichtlich nicht dotierten AlGaN (zum Beispiel Al_0,25Ga_0,75N) mit einer Filmdicke von etwa 3 nm, eine Elektronenzuführungsschicht 4 aus AlGaN (zum Beispiel Al_0,25Ga_0,75N) vom leicht dotierten N-Typ (N-: zum Beispiel in etwa Si-Dotierungskonzentration 2 × 10¹⁸/cm³) mit einer Filmdicke von etwa 20 nm und eine Oberflächenschicht 5 aus GaN (zum Beispiel Al_0,25Ga_0,75N) vom leicht dotierten N-Typ (N-: zum Beispiel in etwa Si-Dotierungskonzentration 2 × 10¹⁸/cm³) mit einer Filmdicke von weniger als 10 nm (zum Beispiel etwa 5 nm) aufeinanderfolgend in dieser Folge auf einem SiC-Substrat 1 unter Verwendung eines bekannten MOVPE-Verfahrens abgeschieden.
Wie in 1B gezeigt ist, werden eine Source-Elektrode 6 und eine Drain-Elektrode 7 ausgebildet.
Im Detail: Es wird ein Resist auf die Oberflächenschicht 5 aufgebracht und es werden Öffnungen in Bereichen des Resists durch Lithographie ausgebildet, bei denen die Source-Elektrode 6 und Drain-Elektrode 7 ausgebildet werden sollen, um eine Resistmaske auszubilden (nicht gezeigt).
Dann werden durch die Öffnungen der Resistmaske auf der Oberflächenschicht 5 nicht abgedeckte Teile mit zum Beispiel Chlorgas oder inertem Gas, wie zum Beispiel Cl₂-Gas, als einem Ätzgas trockengeätzt. Bei dem Trockenätzprozess werden die Teile der Oberflächenschicht 5 dünner gemacht, und es werden Öffnungen darin ausgebildet, so das die Elektronenzuführungsschicht 4 in den Öffnungen offenliegt, oder es werden die Bereiche, die den freiliegenden Teilen der Elektronenzuführungsschicht 4 entsprechen, durch die Öffnungen dünner gemacht. Gemäß dem in den Figuren gezeigten Beispiel werden Öffnungen in der Oberflächenschicht 5 durch Trockenätzen gebildet, bis die Elektronenzuführungsschicht 4 in den Öffnungen freiliegt.
Dann wird ein metallisches Material (in diesem Beispiel wird Ti/Al verwendet) auf der Resistmaske mit einer ausreichenden Filmdicke abgeschieden, um die Öffnungen der Resistmaske und die Öffnungen der Oberflächenschicht 5 zu füllen, zum Beispiel unter Verwenden eines Dampfabscheidungsverfahrens. Die Source-Elektrode 6 und Drain-Elektrode 7, die ohmsche Elektroden sind, werden nach Entfernen der Resistmaske und des Ti/Al darauf durch ein Lift-Off-Verfahren durch eine Temperbehandlung bei einer Temperatur von zum Beispiel 550 Grad ausgebildet.
Wie in 1C gezeigt ist, wird ein schützender Isolierfilm 8 ausgebildet und es wird eine durchgehende Aussparung 8a in dem schützenden Isolierfilm 8 ausgebildet, die den schützenden Isolierfilm 8 öffnet.
Im Detail: Es wird ein Isolationsmaterial, wie zum Beispiel Si₃N₄ über das gesamte SiC-Substrat 1 durch ein CVD-Verfahren und dergleichen mit einer Filmdicke von etwa 100 nm abgeschieden, um den schützenden Isolierfilm 8 auszubilden. Da Si₃N₄ mit GaN und dergleichen kompatibel ist und keine negative Wirkung auf GaN ausübt, kann der schützende Isolierfilm 8 im Wesentlichen die Funktion zum Schützen der Oberflächenschicht 5 ausüben.
Dann wird ein Resist auf den schützenden Isolierfilm 8 aufgebracht und es wird ein Öffnungsteil 10a (mit zum Beispiel einer Weite von etwa 0,8 μm) durch Lithographie in einem Bereich des Resists ausgebildet, bei dem die Gate-Elektrode ausgebildet werden soll. Durch diese Prozedur wird eine Resistmaske 10 ausgebildet.
Dann wird unter Verwenden der Resistmaske 10 ein Teil des schützenden Isolierfilms 8, der durch die Resistmaske 10 nicht bedeckt ist, mit einem Ätzgas, wie zum Beispiel einem fluorierten Gas durch den Öffnungsteil 10a trockengeätzt, bis die Oberfläche der Oberflächenschicht 5 freiliegt. Durch diese Prozedur wird die durchgehende Aussparung 8a entlang des Öffnungsteils der Resistmaske 10 in dem Bereich des schützenden Isolierfilms 8 ausgebildet, bei dem die Gate-Elektrode ausgebildet werden soll.
Wie in 2A gezeigt ist, wird eine Basisschicht 9 aus leitfähigem Nitrid ausgebildet, um eine Innenseite der durchgehenden Aussparung 8a zu bedecken.
Im Detail: Es wird durch Verwenden der Resistmaske 10, leitfähiges Nitrid, hier Tantalnitrid (zum Beispiel TaN), mit einer Filmdicke von etwa 2 nm über der gesamten Resistmaske 10 einschließlich der Innenseite der durchgehende Aussparung 8a durch ein Sputterverfahren, ein Dampfabscheidungsverfahren oder dergleichen abgeschieden. Dann wird die Resistmaske 10 und das TaN darauf durch das Lift-Off-Verfahren entfernt, so dass die Basisschicht 9 ausgebildet wird, um die Innenseite der durchgehenden Aussparung 8a mit TaN zu bedecken.
Wie in 2B gezeigt ist, wird ein Gate-Isolierfilm 11 auf dem schützenden Isolierfilm 8 ausgebildet.
Im Detail: Es wird ein Material mit großer Dielektrizitätskonstante, hier ein Oxid mit großer Dielektrizitätskonstante, wie zum Beispiel Ta₂O₅, mit einer Filmdicke von 20 nm auf dem schützenden Isolierfilm 8 einschließlich der Innenseite der durchgehenden Aussparung 8a durch das Sputterverfahren und dergleichen abgeschieden. Durch diese Prozedur wird der Gate-Isolierfilm 11, der die Innenseite der durchgehenden Aussparung 8a via die Basisschicht 9 füllt und den schützenden Isolierfilm 8 bedeckt, ausgebildet.
Als das Oxid mit großer Dielektrizitätskonstante des Gate-Isolierfilms 11 wird eines verwendet, das ausgewählt ist aus Tantaloxid (zum Beispiel Ta₂O₅), Hafniumoxid (HfO₂), Zirconiumoxid (zum Beispiel ZrO₂), Lanthanoxid (zum Beispiel La₂O₃) und Titanoxid (zum Beispiel TiO₂).
Des Weiteren wird als das leitfähige Nitrid der Basisschicht 9 eines verwendet, das ausgewählt ist aus Tantalnitrid (zum Beispiel TaN), Hafniumnitrid (zum Beispiel HfN), Zirconiumnitrid (zum Beispiel ZrN), Lanthannitrid (zum Beispiel LaN) und Titannitrid (zum Beispiel TaN).
Bevorzugt wird als das leitfähige Nitrid der Basisschicht 9 das Metallnitrid verwendet, das das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms 11 (in diesem Beispiel das Oxid mit großer Dielektrizitätskonstante) bildet. In diesem Fall sind bevorzugte Kombinationen des Oxids mit großer Dielektrizitätskonstante des Gate-Isolierfilms 11 und des leitfähigen Nitrids der Basisschicht 9 in dem obigen Beispiel: Tantaloxid und Tantalnitrid (wie in der vorliegenden Ausführungsform gezeigt), Hafniumoxid und Hafniumnitrid, Zirconiumoxid und Zirconiumnitrid, Lanthanoxid und Lanthannitrid, und Titanoxid und Titannitrid.
Wie in 2C gezeigt ist, wird eine Gate-Elektrode 12 ausgebildet.
Im Detail: Es wird ein Resist auf dem Gate-Isolierfilm 11 aufgebracht und ein Öffnungsteil (zum Beispiel mit eine Weite von etwa 1,2 μm) durch die Lithographie in einem Bereich des Resists ausgebildet, bei dem die Gate-Elektrode 12 ausgebildet werden soll, das heißt, einem Bereich des Gate-Isolierfilms 11, bei dem die Basisschicht 9 auf der durchgehenden Aussparung 8a ausgebildet ist (in einer konkaven Form entsprechend der Form der durchgehenden Aussparung 8a). Durch diesen Prozess wird eine Resistmaske (nicht gezeigt) ausgebildet.
Dann wird durch das Dampfabscheidungsverfahren und dergleichen ein metallisches Material mit einer ausreichenden Filmdicke zum Füllen des Öffnungsteils der Resistmaske auf der Resistmaske abgeschieden. Hier wird als das metallische Material Ni (mit einer Filmdicke von etwa 30 nm)/Au (mit einer Filmdicke von etwa 300 nm) verwendet. Dann wird die Resistmaske und das Ni/Au darauf durch das Lift-Off-Verfahren entfernt. Durch diesen Prozess wird die Gate-Elektrode 12 auf eine Weise ausgebildet, dass der Gate-Isolierfilm 11 unter der Gate-Elektrode 12 und auf der Oberflächenschicht 5 via der Basisschicht 9 platziert ist.
Danach wird durch Prozesse zum Ausbilden eines Zwischenschicht-Isolierfilms, eines Kontaktlochs, von Verdrahtungen und dergleichen der GaN-FET vom MIS-Typ entsprechend der vorliegenden Ausführungsform fertig gestellt.
Wie oben beschrieben ist, ist entsprechend der vorliegenden Ausführungsform der Gate-Isolierfilm 11 aus einem Oxid mit großer Dielektrizitätskonstante gemacht, um ein Verschieben eines Ansprechwerts und eine Verringerung beim Übertragungsleitwert zu verhindern. Dies verhindert ein Auftreten eines Grenzflächenzustands zwischen Grenzflächen der Oberflächenschicht 5 und des Gate-Isolierfilms 11, stellt eine erwünschte Isolationsfunktion des Gate-Isolierfilms 11 bereit, und liefert Stickstoff, der während des Herstellungsprozesses abgespalten wurde, ohne einen zusätzlichen oder komplizierten Prozess. Infolgedessen wird ein zuverlässiger GaN-FET vom MIS-Typ bereitgestellt.
– Zweite Ausführungsform –
3A to 4C sind schematische Schnittansichten, die ein Herstellungsverfahren eines GaN-FET vom MIS-Typ in einer Prozessreihenfolge entsprechend einer zweiten Ausführungsform zeigen.
Wie in 3A gezeigt ist, werden ähnlich wie beim Fall von 1A eine Elektronenübergangsschicht 2 aus einem absichtlich nicht dotierten GaN, eine Zwischenschicht 3 aus einem absichtlich nicht dotieren AlGaN (zum Beispiel Al_0,25Ga_0,75N), eine Elektronenzuführungsschicht 4 aus AlGaN (zum Beispiel Al_0,25Ga_0,75N) von einem leicht dotierten N-Typ (N-: zum Beispiel in etwa Si-Dotierungskonzentration 2 × 10¹⁸/cm³) und eine Oberflächenschicht 5 aus GaN (zum Beispiel Al_0,25Ga_0,75N) von einem leicht dotierten N-Typ (N-: zum Beispiel in etwa Si-Dotierungskonzentration 2 × 10¹⁸/cm³) in dieser Reihenfolge nacheinander auf einem SiC-Substrat abgeschieden.
Wie in 3B gezeigt ist, wird ähnlich wie in 1B eine Source-Elektrode 6 und eine Drain-Elektrode 7 ausgebildet.
Dann wird, wie in 3C gezeigt ist, eine Basisschicht 21 in einem Bereich ausgebildet, bei dem eine Gate-Elektrode ausgebildet werden soll.
Im Detail: Es wird ein Resist über die gesamte Oberflächenschicht 5 aufgebracht und es werden Öffnungsteile (mit einer Weite von zum Beispiel 0,8 μm) in einem Bereich des Resists ausgebildet, bei dem die Gate-Elektrode durch Lithografie ausgebildet werden soll. Durch diesen Prozess wird eine Resistmaske (nicht gezeigt) ausgebildet.
Dann wird ein leitfähiges Nitrid, hier ein Tantalnitrid (zum Beispiel TaN), mit einer Filmdicke von 2 nm auf dem gesamten Bereich der Resistmaske einschließlich der Innenseite der Öffnungsteile durch zum Beispiel ein Dampfabscheidungsverfahren abgeschieden. Dann werden die Resistmaske und das TaN darauf durch ein Lift-Off-Verfahren entfernt. Durch diesen Prozess wird die Basisschicht 21 aus TaN in einem Bereich der Oberflächenschicht 5 ausgebildet, bei dem die Gate-Elektrode ausgebildet werden soll.
Wie in 4A gezeigt ist, wird ein Gate-Isolierfilm 22 auf eine Weise ausgebildet, dass er die Basisschicht 21 bedeckt.
Im Detail: Es wird ein Material mit großer Dielektrizitätskonstante, hier ein Oxid mit großer Dielektrizitätskonstante, wie zum Beispiel Ta₂O₅, mit einer Filmdicke von etwa 20 nm auf der Oberflächenschicht 5 durch ein Sputterverfahren abgeschieden. Infolgedessen wird der die Basisschicht 21 bedeckende Gate-Isolierfilm 22 ausgebildet.
Das Oxid mit großer Dielektrizitätskonstante des Gate-Isolierfilms 22 ist aus einem gemacht, das ausgewählt ist aus Tantaloxid (zum Beispiel Ta₂O₅), Hafniumoxid (HfO₂), Zirconiumoxid (zum Beispiel ZrO₂), Lanthanoxid (zum Beispiel La₂O₃), Titanoxid (zum Beispiel TiO₂) und dergleichen.
Des Weiteren ist das leitfähige Nitrid der Basisschicht 21 aus einem gemacht, das ausgewählt ist aus Tantalnitrid (zum Beispiel TaN), Hafniumnitrid (zum Beispiel HfN), Zirconiumnitrid (zum Beispiel ZrN), Lanthannitrid (zum Beispiel LaN), Titannitrid (zum Beispiel TaN) und dergleichen.
Bevorzugt ist das leitfähige Nitrid der Basisschicht 21 aus dem Metallnitrid gemacht, das das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms 22 bildet (das heißt in diesem Beispiel Oxid mit großer Dielektrizitätskonstante). In diesem Fall sind gemäß dem obigen Beispiel bevorzugte Kombinationen des Oxids mit großer Dielektrizitätskonstante des Gate-Isolierfilms 22 und des leitfähigen Nitrids der Basisschicht 21: Tantaloxid und Tantalnitrid (wie in der vorliegenden Ausführungsform gezeigt), Hafniumoxid und Hafniumnitrid, Zirconiumoxid und Zirconiumnitrid, Lanthanoxid und Lanthannitrid, und Titanoxid und Titannitrid.
Wie in 4B gezeigt ist, wird eine Vertiefung 22 in einem Bereich des Gate-Isolierfilms 22 entsprechend der Basisschicht 21 ausgebildet.
Im Detail: Es wird ein Resist auf dem Gate-Isolierfilm 22 aufgebracht und es wird ein Öffnungsteil (mit zum Beispiel einer Weite von 1,2 μm) in einem Bereich des Resists ausgebildet, bei dem die Gate-Elektrode durch Lithografie ausgebildet werden soll (der Bereich entsprechend der und über der Basisschicht 21). Durch diesen Prozess wird eine Resistmaske (nicht gezeigt) ausgebildet.
Dann wird durch Verwenden der Resistmaske ein Teil des Gate-Isolierfilms 22, wo er nicht durch die Resistmaske bedeckt ist, durch den Öffnungsteil mit einem Ätzgas, wie zum Beispiel einem fluorierten Gas, trockengeätzt, bis die Dicke des Teils des Gate-Isolierfilms 22 eine erwünschte Filmdicke als ein Gate-Isolierfilm (zum Beispiel etwa 10 nm) wird. Infolgedessen wird die Vertiefung 22a entlang der Öffnung der Resistmaske in dem Bereich des Gate-Isolierfilms 22 ausgebildet, bei dem die Gate-Elektrode ausgebildet werden soll.
Die Resistmaske wird in einem Veraschungsprozess oder einem Ablöseprozess entfernt.
Wie in 4C gezeigt ist, wird eine Gate-Elektrode 12 ausgebildet.
Im Detail: Es wird ein Resist auf dem Gate-Isolierfilm 22 aufgebracht und es wird ein Öffnungsteil (mit zum Beispiel einer Weite von etwa 1,2 μm) in einem Bereich des Resists ausgebildet, bei dem die Gate-Elektrode 12 ausgebildet werden soll, das heißt, dem Bereich des Gate-Isolierfilms 22 entsprechend dem und über der Vertiefung 22a. Durch diesen Prozess wird eine Resistmaske (nicht gezeigt) ausgebildet.
Dann wird ein metallisches Material, das Ni (mit einer Filmdicke von etwa 30 nm)/Au (mit einer Filmdicke von etwa 300 nm) ist, auf dem Resist mit einer Filmdicke zum Beispiel durch ein Dampfabscheidungsverfahren abgeschieden, um den Öffnungsteil der Resistmaske zu füllen. Dann werden die Resistmaske und das Ni/Au darauf durch ein Lift-Off-Verfahren entfernt. Infolgedessen wird die Gate-Elektrode 12 über dem Gate-Isolierfilm 22 ausgebildet, die auf der Oberflächenschicht 5 via der Basisschicht 21 platziert ist.
Danach wird durch Prozesse zum Ausbilden eines Zwischenschicht-Isolierfilms, eines Kontaktlochs, von Verdrahtungen und dergleichen der GaN-FET vom MIS-Typ entsprechend der vorliegenden Ausführungsform fertig gestellt.
Wie oben beschrieben ist, ist gemäß der vorliegenden Ausführungsform der Gate-Isolierfilm 22 aus einem Oxid mit großer Dielektrizitätskonstante gemacht, um ein Verschieben eines Ansprechwerts und eine Verringerung beim Übertragungsleitwert (orig.: mutual conductance) zu verhindern. Dies verhindert auch ein Auftreten eines Grenzflächenzustands zwischen Grenzflächen der Oberflächenschicht 5 und dem Gate-Isolierfilm 22, stellt eine erwünschte Isolationsfunktion des Gate-Isolierfilms 22 bereit, und kompensiert Stickstoff, der während des Herstellungsprozesses abgetrennt wurde, ohne einen zusätzlichen oder komplizierten Prozess. Infolgedessen wird ein zuverlässiger GaN-FET vom MIS-Typ bereitgestellt.
Das Auftreten eines Grenzflächenzustands und der Stickstoffabtrennung aus der Oberflächenschicht 5 haben insbesondere einen Einfluss auf Kanäle unter der Gate-Elektrode 12. Somit ist es in jeder Ausführungsform erforderlich, dass die Basisschichten 9, 21 Unterseiten der Gate-Isolierfilme 11, 22 in einem Bereich unter der Gate-Elektrode 12 bedecken. Des Weiteren können im Hinblick darauf, den Einfluss so weit wie möglich zu verhindern, die Basisschichten 9, 21 so ausgebildet werden, dass sie nicht nur den Bereich sondern auch einen größeren Bereich der Unterseiten des Gate-Isolierfilms 11, 22 einschließlich des Bereichs zu bedecken, mit der Einschränkung, dass sie sich nicht mit der Source-Elektrode 6 und der Drain-Elektrode 7 in Kontakt (elektrisch in Kontakt) befinden.
5 zeigt ein Beispiel, in dem der obige Fall auf eine zweite Ausführungsform angewandt wird. 5 ist eine schematische Schnittansicht entsprechend 4C und zeigt einen fertiggestellten GaN-FET vom MIS-Typ.
Hier ist eine Basisschicht 31 größer als die Basisschicht 21 ausgebildet, um nicht nur einen Teil der Unterseite des Gate-Isolierfilms 22 unter der Gate-Elektrode 12 zu umfassen, sondern auch einen größeren Bereich der Unterseite des Gate-Isolierfilms 22, einschließlich des Teil, ohne in Kontakt (elektrisch in Kontakt) mit der Source-Elektrode 6 und Drain-Elektrode 7 zu sein. Wenn die Basisschicht 31 auf diesem Weg in einem größeren Bereich ausgebildet ist, wird das Auftreten eines Grenzflächenzustands in bevorzugter Weise verhindert, und wird Stickstoff, der von der Oberflächenschicht 5 abgetrennt ist, in bevorzugter Weist kompensiert.
Erfindungsgemäß ist der Gate-Isolierfilm aus einem Oxid mit großer Dielektrizitätskonstante gemacht, um ein Verschieben eines Ansprechwerts und eine Verringerung beim Übertragungsleitwert zu verhindern. Dies verhindert auch ein Auftreten eines Grenzflächenzustands zwischen Grenzflächen der Nitridhalbleiterschicht und des Gate-Isolierfilms, stellt eine erwünschte Isolationsfunktion des Gate-Isolierfilms bereit, und kompensiert Stickstoff, der während des Herstellungsprozesses abgespalten wurde, ohne zusätzliche oder kom plizierte Schritte. Durch diesen Prozess wird eine zuverlässige Halbleitervorrichtung bereit gestellt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- JP 2007-035346 [0001]
- JP 2002-324813 [0011]
- JP 2006-108602 [0011]

Claims

Eine Halbleitervorrichtung, enthaltend: eine Nitridhalbleiterschicht, die ein Gruppe-III-V-Nitridhalbleitermaterial enthält; einen Gate-Isolierfilm, der über der Nitridhalbleiterschicht ausgebildet ist und ein Material mit großer Dielektrizitätskonstante enthält; eine Gate-Elektrode, die auf dem Gate-Isolierfilm ausgebildet ist; und eine Basisschicht, die ein leitfähiges Nitridmaterial enthält, um wenigstens eine Unterseite des Gate-Isolierfilms unter der Gate-Elektrode zu bedecken.
Die Halbleitervorrichtung nach Anspruch 1, worin das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms ein Oxid ist, das wenigstens eines enthält, das ausgewählt ist aus Tantal, Hafnium, Zirconium, Lanthan und Titan.
Die Halbleitervorrichtung nach Anspruch 1, worin die Basisschicht ein Metallnitrid enthält, das das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms bildet.
Die Halbleitervorrichtung nach Anspruch 1, worin das leitfähige Nitrid der Basisschicht eines ist, das ausgewählt ist aus Tantalnitrid, Hafniumnitrid, Zirconiumnitrid, Lanthannitrid und Titannitrid.
Die Halbleitervorrichtung nach Anspruch 1, wobei das Material mit großer Dielektrizitätskonstante des Gate- Isolierfilms ein Material mit einer relativen Dielektrizitätskonstante von 10 oder größer ist.
Die Halbleitervorrichtung nach Anspruch 1, weiter enthaltend einen schützenden Isolierfilm, der über der Nitridhalbleiterschicht ausgebildet ist und ein Material enthält, das eine kleinere Dielektrizitätskonstante aufweist, als der Gate-Isolierfilm, worin eine durchgehende Aussparung, die den schützenden Isolierfilm öffnet, bei einem Bereich des schützenden Isolierfilms bereitgestellt ist, bei dem die Gate-Elektrode ausgebildet ist, wobei die Basisschicht ausgebildet ist, um wenigstens eine Unterseite bzw. Bodenfläche der durchgehenden Aussparung zu bedecken, und der Gate-Isolierfilm auf dem schützenden Isolierfilm ausgebildet ist, um die Innenseite der durchgehenden Aussparung via die Basisschicht zu füllen.
Die Halbleitervorrichtung nach Anspruch 1, worin die Basisschicht so ausgebildet ist, dass sie wenigstens einen Bereich umfasst, bei dem die Gate-Elektrode ausgebildet ist, und der Gate-Isolierfilm so ausgebildet ist, dass er die Basisschicht bedeckt.
Die Halbleitervorrichtung nach Anspruch 7, worin ein konkaver Teil in dem Bereich des Gate-Isolierfilms, bei dem die Gate-Elektrode ausgebildet ist, und entsprechend der und über der Basisschicht ausgebildet ist, um eine vorbestimmte Dicke des Gate-Isolierfilms beizubehalten, und die Gate-Elektrode auf dem Gate-Isolierfilm ausgebildet ist, um den konkaven Teil zu füllen.
Ein Herstellungsverfahren für eine Halbleitervorrichtung, das umfasst: Ausbilden eines schützenden Isolierfilms über einer Nitridhalbleiterschicht, die ein Gruppe-III-V-Nitridhalbleitermaterial enthält; Ausbilden einer durchgehenden Aussparung, die den schützenden Isolierfilm öffnet, in einem Bereich des schützenden Isolierfilms, bei dem eine Gate-Elektrode ausgebildet wird; Ausbilden einer Basisschicht, die ein leitfähiges Nitrid enthält, um wenigstens eine Unterseite bzw. Bodenfläche der durchgehenden Aussparung zu bedecken; Ausbilden eines Gate-Isolierfilms, der ein Material mit großer Dielektrizitätskonstante enthält, über dem schützenden Isolierfilm, um die durchgehende Aussparung via die Basisschicht zu füllen; und Ausbilden der Gate-Elektrode in einem Teil, der einen Bereich auf dem Gate-Isolierfilm umfasst, wobei sie zu und über der Basisschicht ausgerichtet ist.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, worin das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms eines ist, das ausgewählt ist aus Tantaloxid, Hafniumoxid, Zirconiumoxid, Lanthanoxid und Titanoxid.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, worin die Basisschicht ein Metallnitrid enthält, das das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms bildet.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, worin das leitfähige Nitrid der Basisschicht ein Nitrid ist, das eines umfasst, das ausgewählt ist aus Tantal, Hafnium, Zirconium, Lanthan und Titan.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 9, worin das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms ein Material mit einer relativen Dielektrizitätskonstante von 10 oder größer ist.
Ein Herstellungsverfahren für eine Halbleitervorrichtung, das umfasst: Ausbilden einer Basisschicht, die ein leitfähiges Nitrid enthält, bei einem Bereich, der wenigstens einen Teil umfasst, bei dem eine Gate-Elektrode ausgebildet wird, über einer Nitridhalbleiterschicht, die ein Gruppe-III-V-Nitridhalbleitermaterial enthält; Ausbilden eines Gate-Isolierfilms, der ein Material mit großer Dielektrizitätskonstante enthält, um die Basisschicht zu bedecken; und Ausbilden der Gate-Elektrode bei einem Teil auf dem Gate-Isolierfilm, wobei sie zu der Basisschicht ausgerichtet ist.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 14, worin das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms eines ist, das ausgewählt ist aus Tan taloxid, Hafniumoxid, Zirconiumoxid, Lanthanoxid und Titanoxid.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 14, worin die Basisschicht ein Metallnitrid enthält, das das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms bildet.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 14, worin das leitfähige Nitrid der Basisschicht eines ist, das ausgewählt ist aus Tantalnitrid, Hafniumnitrid, Zirconiumnitrid, Lanthannitrid und Titannitrid.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 14, worin das Material mit großer Dielektrizitätskonstante des Gate-Isolierfilms ein Material ist, das eine relative Dielektrizitätskonstante von 10 oder größer aufweist.
Das Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 14, weiter umfassend Ausbilden eines konkaven Teils bei einem Bereich des Gate-Isolierfilms, bei dem die Gate-Elektrode ausgebildet wird, und entsprechend der und über der Basisschicht, um eine vorbestimmte Dicke des Gate-Isolierfilms beizubehalten, nach Ausbilden des Gate-Isolierfilms und vor Ausbilden der Gate-Elektrode, worin in dem Schritt des Ausbildens der Gate-Elektrode die Gate-Elektrode auf dem Gate-Isolierfilm ausgebildet wird, um den konkaven Teil zu füllen.