JP6085178B2 - Mes構造トランジスタを作製する方法、mes構造トランジスタ - Google Patents
Mes構造トランジスタを作製する方法、mes構造トランジスタ Download PDFInfo
- Publication number
- JP6085178B2 JP6085178B2 JP2013007495A JP2013007495A JP6085178B2 JP 6085178 B2 JP6085178 B2 JP 6085178B2 JP 2013007495 A JP2013007495 A JP 2013007495A JP 2013007495 A JP2013007495 A JP 2013007495A JP 6085178 B2 JP6085178 B2 JP 6085178B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- area
- stress
- structure transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
n−GaN層13:厚さ5nm。
AlGaNバッファ層15:厚さ600nm。
i−GaN層17:厚さ1000nm。
n−AlGaN層19:厚さ5nm。
本実施例では、エピタキシャル基板Eのエピタキシャル積層構造21の表面は、チャネル層のためのGaN層の表面からなる。MES構造トランジスタのためのエピタキシャル基板Eの主面21a(すなわち、半導体膜13の主面13a)は、第1エリア、第2エリア、第3エリア及び第4エリアを含む。後に工程から理解されるように、エピタキシャル基板主面の第1エリアにはゲート電極がショットキ接合を成し、エピタキシャル基板主面の第2エリア及び第3エリアには、それぞれソース電極及びドレイン電極が電気的接触を成し、エピタキシャル基板主面の第4エリア上に、絶縁膜が設けられる。第4エリアは、第1エリアと第2エリアとの間及び第1エリアと第3エリアとの間に少なくとも存在する。エピタキシャル基板主面において、第4エリアは第1エリア、第2エリア及び第3エリアを囲むことができる。第1エリアは、第2エリアと第3エリアとの間に位置する。
成膜温度、摂氏400度。
プラズマパワー、2000ワット。
窒素原料の流量(Ar:N2:H2)、20:75:15(sccm)。
シリコン原料の流量、3.0〜9.0sccm。
ガス圧力、1.69Pa。
成膜温度、摂氏400度。
プラズマパワー、2000ワット。
窒素原料の流量(Ar:N2:H2)、20:75:15(sccm)。
シリコン原料の流量、0.5〜2.0sccm。
ガス圧力、1.69Pa。
雰囲気、N2。
熱処理温度、摂氏600度。
時間、10分。
このアロイにより、ソース電極33a及びドレイン電極33bと窒化ガリウム系半導体層13との電気的な接触が良好になる。
本実施の形態に係るMES構造トランジスタの絶縁膜に係る特性を評価するためにMIS構造を利用する。引き続く説明では、MIS構造の特性を説明するけれども、これは、MES構造トランジスタのための絶縁膜に係る特性を評価することに関連する。これ故に、以下の実施例において、ゲート絶縁膜として説明されるシリコン窒化物は、本実施の形態における絶縁膜25のための実施例であると考えられる。
n型GaN:厚さ1.2μm、シリコンドーパント濃度5×1016cm−3。
オーミック電極:幅300μm、電極材Al。
ゲート電極:幅200μm、電極材Al。
ゲート電極−オーミック電極の間隔:40μm。
成膜温度、摂氏400度。
プラズマパワー、2000ワット。
窒素原料の流量(Ar:N2:H2)、20:75:15(単位sccm)。
シリコン原料の流量、0.5、1.0、5.0(単位sccm)。
ガス圧力、1.69Pa。
試料名、流量(sccm)、膜応力(MPa)。
M1: 0.5sccm、 -2000MPa(-2GPa)。
M2: 2.0sccm、 -1000MPa(-1GPa)。
M3: 5.0sccm、 +100MPa(+0.1GPa)。
M4: 9.0sccm、 -200MPa(-0.2GPa)。
SiH4流量が2sccm以下のとき、圧縮1GPa以上の膜応力になり、SiH4流量が2sccmを超えるとき、圧縮1GPaより低い膜応力になる。SiH4流量が4sccm以上のとき、圧縮又は引っ張り500MGPa以下の膜応力になる。
試料名、流量(sccm)、モル比(Si/N)。
N1: 0.5sccm、 0.76。
N2: 2.0sccm、 0.76。
N3: 5.0sccm、 0.84。
N4: 9.0sccm、 0.97。
図5において、矢印は、化学量論の窒化シリコン、つまりSi3N4を示し、モル比(Si/N)は0.75である。シラン流量0.5sccm〜3.0sccmの窒化膜のモル比(Si/N)は約0.75であるので、これらの流量範囲で成膜された膜は、化学量論の組成を有する窒化シリコンである。シラン流量5.0sccmの窒化膜のモル比(Si/N)は0.84であるので、この窒化膜はいわゆるSiリッチの窒化シリコンである。
圧縮応力1GPaの膜応力及び膜厚40nmの窒化シリコン膜の観察によれば、膜表面に粒状の模様が見られる。走査型電子顕微鏡により該当の個所を詳細に観察すると、ふくれによる膜剥がれの発生が確認された。
構造X:0.5GPa(500MPa)に相当する膜応力の成膜条件で、GaN基板に接するように第1窒化シリコン膜(厚さ40nm)を堆積する。1.0GPaに相当する膜応力の成膜条件で、第1窒化シリコン膜に接するように第2窒化シリコン膜(厚さ20nm)を堆積する。0.5GPaに相当する膜応力の成膜条件におけるモノシランの流量は4sccmであり、1.0GPaに相当する膜応力の成膜条件におけるモンシランの流量は2sccmである。
構造Y:1.0GPaに相当する膜応力の成膜条件で、GaN基板に接するように第1窒化シリコン膜(厚さ20nm)を堆積する。0.5GPa(500MPa)に相当する膜応力の成膜条件で、第1窒化シリコン膜に接するように第2窒化シリコン膜(厚さ40nm)を堆積する。0.5GPaに相当する膜応力の成膜条件におけるモノシランの流量は4sccmであり、1.0GPaに相当する膜応力の成膜条件におけるモノシランの流量は2sccmである。
構造Z:0.5GPa(500MPa)に相当する膜応力の成膜条件で、GaN基板に接するように第1窒化シリコン膜(厚さ60nm)を堆積する。0.5GPaに相当する膜応力の成膜条件におけるモノシランの流量は4sccmである。
図10は、作製した三種類のMIS構造A、B、C、Dを示す。MIS構造A、B、Dは2層構造のMIS絶縁膜を用いる。MIS構造Cは単一層のMIS絶縁膜を用いる。MIS構造Dは、マイクロ波プラズマCVD装置において、30秒間のシラン(例えばSiH4)プラズマ処理の後に、MIS構造Aのための成膜条件で絶縁膜の成長を行った。(プラズマパワー2000W)。
Claims (10)
- MES構造トランジスタを作製する方法であって、
第1エリア、第2エリア、第3エリア及び第4エリアを含む主面を有しMES構造トランジスタのためのエピタキシャル基板を準備する工程と、
前記エピタキシャル基板の前記主面の前記第1エリアにショットキ接合を成すゲート電極と、前記エピタキシャル基板の前記主面の前記第2エリア及び前記第3エリアにそれぞれ電気的接触を成すソース電極及びドレイン電極と、前記エピタキシャル基板の前記主面の前記第4エリア上に設けられた絶縁膜とを含む電極・パッシベーション構造を形成する工程と、
を備え、
前記エピタキシャル基板は、窒化ガリウム系半導体からなる窒化ガリウム系半導体層を含み、
前記第4エリアは、前記第1エリアと前記第2エリアとの間及び前記第1エリアと前記第3エリアとの間に少なくとも存在し、
電極・パッシベーション構造を形成する前記工程は、
第1の膜応力を提供できる成膜条件で成長を開始して、前記窒化ガリウム系半導体層に接するように覆って第1シリコン窒化物を形成する工程と、
前記第1シリコン窒化物を成長した後に、第2の膜応力を提供できる成膜条件で成長を行って、第2シリコン窒化物を形成する工程と、
を含み、
前記第2の膜応力の絶対値は前記第1の膜応力の絶対値より大きく、
前記第2シリコン窒化物は20nm以下の膜厚を有しており、
前記第1シリコン窒化物の膜厚は前記第2シリコン窒化物の膜厚より厚い、MES構造トランジスタを作製する方法。 - 前記第1シリコン窒化物及び前記第2シリコン窒化物の成膜は、プラズマCVD法で堆積され、
前記第2の膜応力は1ギガパスカル以上であり、
前記第1の膜応力は500メガパスカル以下であり、
前記窒化ガリウム系半導体層はGaNからなる、請求項1に記載されたMES構造トランジスタを作製する方法。 - 前記第2の膜応力は圧縮応力であり、
前記第1の膜応力は圧縮応力又は引っ張り応力である、請求項1又は請求項2に記載されたMES構造トランジスタを作製する方法。 - 前記第1シリコン窒化物における膜中の(Si/N)1は0.80以上であり、
前記第2シリコン窒化物における膜中の(Si/N)2は0.77以下であり、
前記第1シリコン窒化物における(Si/N)1は前記第2シリコン窒化物における(Si/N)2はより大きい、請求項1〜請求項3のいずれか一項に記載されたMES構造トランジスタを作製する方法。 - 前記ゲート電極は、前記エピタキシャル基板上に絶縁膜を形成する前に形成される、請求項1〜請求項4のいずれか一項に記載されたMES構造トランジスタを作製する方法。
- 前記ゲート電極は、前記エピタキシャル基板上に絶縁膜を形成した後に形成される、請求項1〜請求項4のいずれか一項に記載されたMES構造トランジスタを作製する方法。
- MES構造トランジスタであって、
第1エリア、第2エリア、第3エリア及び第4エリアを含む主面を有する半導体領域と、
前記半導体領域の前記第1エリアにショットキ接合を成すゲート電極と、
前記半導体領域の前記第2エリア及び前記第3エリアにそれぞれ電気的接触を成すソース電極及びドレイン電極と、
前記半導体領域の前記第4エリアを覆う絶縁膜と、
を備え、
前記半導体領域は、窒化ガリウム系半導体からなるチャネル層を含み、
前記第4エリアは、前記第1エリアと前記第2エリアとの間及び前記第1エリアと前記第3エリアとの間に少なくとも存在し、
前記絶縁膜は、前記チャネル層の前記窒化ガリウム系半導体に接触を成す第1シリコン窒化物膜と、前記第1シリコン窒化物膜上に設けられた第2シリコン窒化物膜とを備え、
前記第1シリコン窒化物膜の厚さは前記第2シリコン窒化物膜の厚さより厚く、
前記第1シリコン窒化物膜における(Si/N)1は0.80以上であり、
前記第2シリコン窒化物膜における(Si/N)2は0.77以下であり、
前記第1シリコン窒化物膜における(Si/N)1は前記第2シリコン窒化物膜における(Si/N)2 より大きい、MES構造トランジスタ。 - 前記第2シリコン窒化物膜は20nm以下である、請求項7に記載されたMES構造トランジスタ。
- 前記チャネル層の前記窒化ガリウム系半導体は4.1エレクトロンボルト以下のバンドギャップを有する、請求項7又は請求項8に記載されたMES構造トランジスタ。
- 前記チャネル層の前記窒化ガリウム系半導体はGaNからなる、請求項7〜請求項9のいずれか一項に記載されたMES構造トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007495A JP6085178B2 (ja) | 2013-01-18 | 2013-01-18 | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007495A JP6085178B2 (ja) | 2013-01-18 | 2013-01-18 | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014138167A JP2014138167A (ja) | 2014-07-28 |
JP6085178B2 true JP6085178B2 (ja) | 2017-02-22 |
Family
ID=51415491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013007495A Expired - Fee Related JP6085178B2 (ja) | 2013-01-18 | 2013-01-18 | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6085178B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017127182A1 (de) * | 2017-11-17 | 2019-05-23 | Forschungsverbund Berlin E.V. | Gate-Struktur und Verfahren zu deren Herstellung |
DE112018007473T5 (de) * | 2018-04-13 | 2020-12-24 | Mitsubishi Electric Corporation | Feldeffekttransistor |
CN109143707A (zh) * | 2018-10-08 | 2019-01-04 | 惠科股份有限公司 | 一种导电层绝缘方法、导电层绝缘结构及显示装置 |
JP6752304B2 (ja) * | 2019-01-17 | 2020-09-09 | 三菱電機株式会社 | 電界効果型トランジスタ |
CN112750904B (zh) | 2019-10-30 | 2024-01-02 | 联华电子股份有限公司 | 具有应力松弛层的半导体元件 |
JP7498906B2 (ja) * | 2020-02-26 | 2024-06-13 | 国立大学法人東海国立大学機構 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173426A (ja) * | 2005-12-21 | 2007-07-05 | Toshiba Corp | 半導体装置 |
-
2013
- 2013-01-18 JP JP2013007495A patent/JP6085178B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014138167A (ja) | 2014-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450342B (zh) | 化合物半導體裝置及其製造方法 | |
JP5355888B2 (ja) | キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法 | |
US6982204B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
TWI500149B (zh) | 具有鈍化加閘極介電多層結構的GaN高電壓異質接面場效電晶體 | |
US7456443B2 (en) | Transistors having buried n-type and p-type regions beneath the source region | |
US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
TWI606589B (zh) | 高電子遷移率電晶體及其形成方法 | |
JP6085178B2 (ja) | Mes構造トランジスタを作製する方法、mes構造トランジスタ | |
JP5665171B2 (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
US20090001381A1 (en) | Semiconductor device | |
JP5799604B2 (ja) | 半導体装置 | |
JP2012089677A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2009113612A1 (ja) | 半導体装置 | |
TWI520341B (zh) | GaN半導體裝置及其形成方法 | |
JPWO2007116517A1 (ja) | 化合物半導体構造とその製造方法 | |
JP2018093076A (ja) | 半導体装置の製造方法 | |
US20160079371A1 (en) | Semiconductor device | |
JP6687831B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6093190B2 (ja) | Mis構造トランジスタ、及びmis構造トランジスタを作製する方法 | |
JP6838257B2 (ja) | 半導体装置 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016157801A (ja) | 半導体装置およびその製造方法 | |
JP2010056298A (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2021111698A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI844049B (zh) | 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6085178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |