TWI520341B - ＧａＮ半導體裝置及其形成方法 - Google Patents
ＧａＮ半導體裝置及其形成方法 Download PDFInfo
- Publication number
- TWI520341B TWI520341B TW102146356A TW102146356A TWI520341B TW I520341 B TWI520341 B TW I520341B TW 102146356 A TW102146356 A TW 102146356A TW 102146356 A TW102146356 A TW 102146356A TW I520341 B TWI520341 B TW I520341B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gan
- aln
- forming
- active layer
- Prior art date
Links
- 239000010410 layer Substances 0.000 title claims description 289
- 239000000758 substrate Substances 0.000 title claims description 38
- 239000011229 interlayer Substances 0.000 title claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 28
- 230000006911 nucleation Effects 0.000 claims description 25
- 238000010899 nucleation Methods 0.000 claims description 25
- 229910002704 AlGaN Inorganic materials 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 description 142
- 239000002131 composite material Substances 0.000 description 28
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 12
- 229910052732 germanium Inorganic materials 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- RXMRGBVLCSYIBO-UHFFFAOYSA-M tetramethylazanium;iodide Chemical compound [I-].C[N+](C)(C)C RXMRGBVLCSYIBO-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明係有關於一種半導體裝置，且特別是有關於一種GaN半導體裝置。
近年來，矽上氮化鎵(GaN-on-Si)材料為主之裝置已成為電源裝置的一個具有吸引力的選項。GaN電晶體裝置可在靠近AlGaN與GaN異結構間的二維電子雲中提供高電子移動率。高電子移動率使得在高頻的射頻裝置仍可得到良好的功率增益。
本發明提供一種GaN半導體裝置，包括：一第一GaN層設置於一半導體基板之上方；一第一AlN間層設置於前述第一GaN層之上方；一第二GaN層設置於前述第一AlN間層之上方；一主動層設置在前述第二GaN層之上方；一源極區域位於前述主動層之一第一端；一汲極區域位於前述主動層之一第二端，其位於前述第一端之相反側；以及一閘極區域位於前述主動層上方，且介於前述源極區域與前述汲極區域之間。
本發明亦提供一種GaN半導體裝置，包括：一AlN晶核層設置於一矽基板之上方；一AlGaN梯度層設置於前述
AlN晶核層之上方；一第一GaN層設置於前述AlGaN梯度層之上方；一第一AlN間層設置於前述第一GaN層之上方；一第二GaN層設置於前述第一AlN間層之上方；以及一主動層設置在前述第二GaN層之上方，其中一載子通道位在沿著前述主動層與前述第二GaN層間之界面。
本發明另提供一種GaN半導體裝置的形成方法，包括：形成一第一GaN層於一半導體基板之上方；形成一第一AlN間層於前述第一GaN層之上方；形成一第二GaN層於前述第一AlN間層之上方；以及形成一主動層在前述第二GaN層之上方。
100、200、300‧‧‧GaN電晶體裝置
102‧‧‧半導體基板
104‧‧‧GaN層
105、308‧‧‧界面
106‧‧‧主動層
108、310‧‧‧二維電子雲
110‧‧‧源極區域
112‧‧‧汲極區域
114‧‧‧閘極區域
202‧‧‧GaN複合層
204a‧‧‧第一GaN層
204b‧‧‧第二GaN層
204c‧‧‧第三GaN層
206‧‧‧AlN間層
206a‧‧‧第一AlN間層
206b‧‧‧第二AlN間層
302‧‧‧矽基板
304‧‧‧晶核層
306‧‧‧梯度層、AlGaN梯度層
312‧‧‧絕緣層
400‧‧‧方法
402、404、406、408、410、412、414、416、418、420‧‧‧步驟
500、600、700、800、900、1000、1100、1102‧‧‧截面圖
第1圖為一習知的GaN電晶體裝置之截面圖；第2圖為一根據本發明之一些實施例中之GaN電晶體裝置之截面圖；第3圖為一根據本發明之另一些實施例中之GaN電晶體裝置之截面圖；第4圖為一形成所揭示之GaN電晶體裝置的方法之流程圖實施例；以及第5-10、11A-11B圖為根據本揭示之GaN電晶體裝置的形成方法之一系列積體電路佈線實施例之截面圖。
以下配合圖式說明詳細的實施例。圖式及說明中使用相同的標號來表示相同或相似的部件。在圖式中，為了清楚及方便性，各式結構可能未按照比例繪製。可以理解的是這
些圖示中特定的細節僅僅作為說明之用，並非用以限定本發明。舉例來說，任何所屬技術領域中具有通常知識者可輕易理解此處所述的許多特徵、功能、製程及材料可在本發明的範圍內作更動。在其他範例中，習知的結構及裝置以方塊圖表示以促進理解。
第1圖所示為一習知的GaN電晶體裝置100的截面圖。GaN電晶體裝置100包括一半導體基板102。一GaN層104設置於半導體基板102的上方。GaN層104藉由一界面105鄰接(abut)覆於其上之主動層106。源極區域110及汲極區域112形成於主動層106之相反兩端。二維電子雲(2DEG)108沿著界面105形成。二維電子雲108包括具有高電子移動率的電子，其在汲極區域112及源極區域110形成一通道。一閘極區域114設置主動層106上方的源極區域110與汲極區域112之間的位置。當施電壓於閘極區域114，則使GaN電晶體裝置100之裝置電壓受到調制。
GaN層104相較於其下的半導體基板102具有相對較高的熱膨脹係數(Thermal Expansion Coefficient，CTE)。半導體基板102與GaN層104之間熱膨脹係數的巨大差異可能造成基板的破裂及/或曲折。可以理解的是，透過增加GaN層104的厚度可減輕由於熱膨脹係數差異造成的破裂及/或曲折，並提高裝置性能(例如裝置的崩潰電壓，breakdown voltage)。
因此，本發明係關於一種GaN電晶體裝置，其包括一具有複數層交替的GaN與AlN之GaN複合層。在一些實施例中，GaN裝置包括一第一GaN層設置在一半導體基板的上方。
一AlN間層(inter-layer)設置在第一GaN層之上。一第二GaN層設置於AlN間層之上。相較於連續的GaN層，AlN間層使得GaN層之厚度得以增加，減少GaN層的曲折與破裂，並同時改善所揭示之GaN裝置的崩潰電壓。
第2圖所示為一本發明實施例之GaN電晶體裝置200的截面圖。在各實施例中，GaN電晶體裝置200可包括例如高電子移動率裝置(high electron mobility transistor，HEMT)、金氧半場效電晶體裝置(MOSFET)、或金絕半場效電晶體(metal-on-insulator field effect transistor，MISFET)。
GaN電晶體裝置200包括一半導體基板102。在一些實施例中，半導體基板102可包括一矽基板。
一GaN複合層202設置於半導體基板102之上。GaN複合層202包括複數層GaN層204與AlN間層206交互的疊層。例如在一些實施例中，GaN複合層202包括一第一GaN層204a、一第一AlN間層206a設置於第一GaN層204a之上、一第二GaN層204b設置於第一AlN間層206a之上、一第二AlN間層206b設置於第二GaN層204b之上，以及一第三GaN層204c設置於第二AlN間層206b之上。
在一些實施例中，厚度約為30-80nm之AlN間層206設置於厚度約為0.5-2μm之GaN層間。GaN複合層202可包括多層AlN間層206(例如2-10層)使得GaN複合層202之總厚度可達5μm。GaN複合層202其較厚的厚度減少GaN基板之曲折及破裂，並改善GaN電晶體裝置200的崩潰電壓，使崩潰電壓大於600V(例如一具有2.5μm厚之GaN複合層的GaN電晶體裝置，其
崩潰電壓大於700V)。
在一些實施例中，AlN間層206包括一五/三比值(第五族元素對第三族元素的比值)，約介於200-2000。在一些實施例中，AlN間層206可包括摻雜AlN間層。例如在一些實施例中，AlN間層206可包括摻雜濃度大於1E17atoms/cm3的碳摻質。AlN間層206的摻雜係與GaN電晶體裝置200的崩潰電壓成正比，因此藉增加摻雜濃度，可增加GaN電晶體裝置200的崩潰電壓。
第3圖所示為一本發明實施例之GaN電晶體裝置300的截面圖。
GaN電晶體裝置300包括一矽基板302。矽基板302之厚度可介於約625-1500μm間。在一些實施例中，矽基板302具有<111>結晶方向。在其他實施例中，矽基板302可具有其他結晶方向。
一晶核(nucleation)層304設置在矽基板302上方。晶核層304之功用為矽基板302與上覆層之緩衝層以減少應變。在一些實施例中，晶核層304包括一AlN晶核層。相較於GaN，AlN晶核層與矽基板302之晶格差異與熱膨脹係數較小，而使矽基板302以及一上覆的GaN複合層202間之應變得以減少。在一些實施例中，AlN晶核層之厚度約介於150-300nm間。
一梯度層306(graded layer)設置於晶核層304上方。梯度層306之化學式隨著位置而變動。例如，梯度層306在梯度層306與下方的晶核層304間界面具有一第一化學式，以及在梯度層306與上覆的GaN複合層202間界面具有一第二化學
式。
在一些實施例中，梯度層306包括一AlGaN層設置於一AlN晶核層上方。在多個實施例中，AlGaN梯度層可包括一化學式AlxGa1-xN，其x根據梯度層306之不同位置具有約在0.1-0.95間的範圍(例如：在梯度層底部之化學式為Al0.75Ga0.25N，在梯度層中部之化學式為Al0.5Ga0.5N，在梯度層上部之化學式為Al0.25Ga0.75N)。在一些實施例中，AlGaN梯度層之厚度約在150-1200nm間。
GaN複合層202設置在梯度層306之上方。GaN複合層202包括複數層GaN層204與AlN間層206交互的疊層。例如，GaN複合層202包括一第一GaN層204a，一第一AlN間層206a設置於第一GaN層204a之上，以及一第二GaN層204b設置於第一AlN間層206a之上。在一些實施例中，GaN複合層202可包括多層AlN間層206(例如5、10層等)設置於多層GaN層204間。在一些實施例中，AlN間層206可包括摻雜濃度大於1E17atoms/cm3的碳摻質。
主動層106設置在GaN複合層202的上方，使GaN複合層202藉由一界面308鄰接(abut)覆於其上之主動層106。在一些實施例中，主動層106係形成至GaN複合層202之上。在多個實施例中，主動層106可具有一化學式AlxGa1-xN，其x約在0.1-0.35間。主動層106之厚度約介於10-30nm間。二維電子雲(2DEG)310沿著主動層106與GaN複合層202間的界面308形成。二維電子雲310包括具有高電子移動率的電子，其界面308附近形成一載子通道。
在一些實施例中，一絕緣層312設置於主動層106之上。在多個實施例中，絕緣層312可包括一SiN層、一氧化鋁(AlO3或Al2O3)層、一HfO2層、或一SiO2層。根據絕緣層所選用的材料，GaN電晶體裝置300以不同的形式運作。例如，當不具有絕緣層時，所揭示之GaN電晶體裝置300係以高電子移動率電晶體的形式運作。當使用絕緣層如Al2O3層、HfO2層、或SiN層時，所揭示之GaN電晶體裝置300係以金絕半場效電晶體的形式運作。當使用絕緣層如SiO2層時，所揭示之GaN電晶體裝置300係以金氧半場效電晶體的形式運作。
源極區域110及汲極區域112形成於主動層106之相反兩端。一閘極區域114設置主動層106上方的源極區域110與汲極區域112之間的位置。當施電壓於閘極區域114，則使GaN電晶體裝置300位在沿著界面308之二維電子雲310中之裝置電壓受到調節。二維電子雲310包括具有高移動率的電子。
第4圖為一形成所揭示之GaN電晶體裝置的方法400之流程圖實施例。
在步驟402，一晶核層形成至一半導體基板之上。在一些實施例中，晶核層包括AlN晶核層。
在步驟404，一梯度層形成至晶核層之上。在一些實施例中，梯度層包括AlGaN梯度層，其具有一化學式AlxGa1-xN，其x根據位置函數具有約在0.1-0.95間的範圍。
在步驟406，GaN複合層形成至梯度層之上方。GaN複合層包括複數層GaN層與AlN間層交互的疊層。
在一些實施例中，GaN複合層係藉由在步驟408先
沈積一GaN層到梯度層之上。在步驟410中，一AlN間層沈積至其下方的GaN層之上。在步驟412，另一GaN層沈積至其下方的AlN間層之上。在一些實施例中，步驟410及412可反覆進行(如步驟414之回饋線)以形成多層AlN間層插入在各GaN層間(例如設置於第一及第二GaN層間的第一AlN間層、設置於第二及第三GaN層間的第二AlN間層等等)。
在步驟416，一主動層沈積至其下方的GaN複合層之上。在一些實施例中，主動層包括一AlGaN主動層可具有一化學式AlxGa1-xN，其x約在0.1-0.35間。
在步驟418之一些實施例中，一絕緣層可形成至主動層之上。
在步驟420中，一源極區域、一汲極區域、一閘極區域形成於基板之上。源極與汲極形成在主動層的相反兩端、閘極區域形成在主動層的上方。
第5-11B圖為應用本揭示之GaN電晶體裝置的形成方法之一系列積體電路佈局實施例之截面圖。
第5圖所示為對應步驟402之截面圖500之一些實施例。如截面圖500中，一晶核層形成於一矽基板302上方。在各實施例中，矽基板302可包括任何種類的半導體本體，如半導體晶圓、及/或在晶圓上之一或多個晶粒。在一些實施例中，半導體基板可包括一<111>之矽晶圓，其厚度約在625-1500μm之間。在一些實施例中，晶核層304可包括一厚度約為150-300nm之AlN晶核層，其係藉由金屬存機化學氣相沈積所形成。
第6圖所示為對應步驟404之截面圖600之一些實施例。如截面圖600中，一包括AlGaN梯度層之梯度層306形成至其下方的晶核層304的上方。AlGaN梯度層可藉由金屬有機化學氣相沈積(MOVCD)形成，其厚度約介於150-1200nm間。
第7圖所示為對應步驟408之截面圖700之一些實施例。如截面圖700中，一第一GaN層204a形成在梯度層306上方。
在一些實施例中，第一GaN層204a可藉由金屬有機化學氣相沈積(MOVCD)形成，其厚度約介於0.5-2μm間。在一些實施例中，金屬有機化學氣相沈積可在一包括來源氣體具有鎵基氣體及氮基氣體(如NH3)的製程腔室中進行。
第8圖所示為對應步驟410之截面圖800之一些實施例。如截面圖800中，一AlN間層206形成在第一GaN層204a上方。AlN間層206可藉由金屬有機化學氣相沈積(MOVCD)形成，其厚度約介於30-80nm間。在一些實施例中，金屬有機化學氣相沈積可在一溫度約介於900-1100℃且壓力約介於20-150托的製程腔室中進行。在一些實施例中，金屬有機化學氣相沈積可以在約介於200-2000間之五/三比值下進行。例如，金屬有機化學氣相沈積可在NH3(提供第五族元素之氮)對TMAI(提供第三族之鋁)比值為200-2000下進行。
在一些實施例中，可引入其他來源氣體(如碳)到製程腔室中以摻雜AlN間層206。例如在一些實施例中，可以摻雜濃度大於1E17atoms/cm3的碳到AlN間層206中。
第9圖所示為對應步驟412之截面圖900之一些實
施例。如截面圖900中，第二GaN層204b形成至其下層AlN間層206的上方。第二GaN層204b可藉由金屬有機化學氣相沈積(MOVCD)形成，其厚度約介於1-2μm間。
第10圖所示為對應步驟416之截面圖1000之一些實施例。如截面圖1000中，一主動層106形成在GaN複合層202的上方(例如第二GaN層204b之上)。主動層106可包括藉由金屬有機化學氣相沈積(MOVCD)沈積之一AlxGa1-xN層到其下層GaN層之上，其厚度約介於10-30nm間。
第11A圖所示為對應步驟420之截面圖1100之一些實施例。如截面圖1100中，一源極區域110與一汲極區域112形成在主動層106的相反兩端。在一些實施例中，源極區域110與汲極區域112可藉選擇性地沈積金屬至基板上並直接接觸GaN複合層202(例如最上層的第二GaN層204b)，以與位在GaN複合層202與主動層106間界面308之二維電子雲310形成歐姆接觸(ohmic contact)。一閘極區域114形成至主動層106之上，位在源極區域110與汲極區域112之間。在一些實施例中，源極區域110、汲極區域112與閘極區域114可透過一沈積製程(例如PVD、CVD等)沈積鎢材料來形成。
第11B圖所示為對應步驟418-420之截面圖1102之一些實施例。如截面圖1102中，一絕緣層312沈積在主動層106上方。在各實施例中，絕緣層312可包括SiN、氧化鋁(例Al2O3、AlO3)、SiO2、或其他合適的絕緣材料。
如截面圖1102所示，一源極區域110與一汲極區域112形成在主動層106以及絕緣層312的相反兩端。在一些實施
例中，源極區域110與汲極區域112可藉選擇性地沈積金屬(例如鎢)至基板上並直接接觸GaN複合層202(例如最上層的第二GaN層204b)，以與位在GaN複合層202與主動層106間界面308之二維電子雲310形成歐姆接觸(ohmic contact)。一閘極區域形成於主動層106上方的源極區域110與汲極區域112之間的位置。
要瞭解的是本發明所提供方法之參考圖示範例，非僅限於相對應的結構。而方法與結構可認為是互相獨立，並可單獨施行而不用參照圖示中的任何範例結構。此外，此處的膜層可藉由任何方式形成，如旋塗、濺鍍、生長、及/或其他沈積技術等等。
還有，所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。本發明包括其他更動及改變，其皆非用以限定本發明。例如，此處所繪製並描述的圖示具有一特定的摻雜種類，但所屬技術領域中具有通常知識者要了解的是，亦可利用其他摻雜型。
另外，本說明書全文中所提及關於“一實施例”的意思是指有關於本實施例中所提及特定的特徵(feature)、結構、或特色係包含於本發明的至少一實施例中。因此，本說明書全文中各處所出現的“在一實施例中”用語所指的並不全然表示為相同的實施例。再者，特定的特徵、結構、或特色能以任何適當方式而與一或多個實施例作結合。可以理解的是以下的圖式並未依照比例繪示，而僅僅提供說明之用。
爰此，本發明係有關於一種GaN半導體裝置，其包括一具有GaN層與AlN層疊層的GaN複合層。
在一些實施例中，本發明係關於一種GaN半導體裝置。此GaN半導體裝置包括：一第一GaN層設置於一半導體基板之上方。一第一AlN間層設置於前述第一GaN層之上方。一第二GaN層設置於前述第一AlN間層之上方。一主動層設置在前述第二GaN層之上方。一源極區域位於前述主動層之一第一端。一汲極區域位於前述主動層之一第二端，其位於前述第一端之相反側。一閘極區域位於前述主動層上方，且介於前述源極區域與前述汲極區域之間。
在另一些實施例中，本發明係關於一種GaN半導體裝置。此GaN半導體裝置包括：一AlN晶核層設置於一矽基板之上方。一AlGaN梯度層設置於前述AlN晶核層之上方。一第一GaN層設置於前述AlGaN梯度層之上方。一第一AlN間層設置於前述第一GaN層之上方。一第二GaN層設置於前述第一AlN間層之上方。一主動層設置在前述第二GaN層之上方，其中一載子通道位在沿著前述主動層與前述第二GaN層間之界面。
在其他實施例中，本發明係關於一種GaN半導體裝置的形成方法。此方法包括形成一第一GaN層於一半導體基板之上方。此方法更包括形成一第一AlN間層於前述第一GaN層之上方。此方法更包括形成一第二GaN層於前述第一AlN間層之上方。此方法更包括形成一主動層在前述第二GaN層之上方。
400‧‧‧方法
402、404、406、408、410、412、414、416、418、420‧‧‧步驟
Claims (10)
- 一種GaN半導體裝置，包括：一第一GaN層設置於一半導體基板之上方；一第一AlN間層設置於該第一GaN層之上方；一第二GaN層設置於該第一AlN間層之上方；一主動層設置在該第二GaN層之上方；一源極區域鄰接(abut)該第二GaN層之一頂表面且鄰接該主動層之一第一側壁；一汲極區域鄰接該第二GaN層之該頂表面且鄰接該主動層之一第二側壁，該第二側壁位於該第一側壁之相反側；以及一閘極區域位於該主動層上方，且介於該源極區域與該汲極區域之間。
- 如申請專利範圍第1項所述之GaN半導體裝置，更包括：一AlN晶核層設置於該半導體基板以及該第一GaN層之間；一AlGaN梯度層設置於該AlN晶核層以及該第一GaN層之間；一第二AlN間層設置於該第二GaN層之上；一第三GaN層設置於該第二AlN間層以及該主動層之間；以及一絕緣層設置於該主動層以及該閘極區域間。
- 如申請專利範圍第1項所述之GaN半導體裝置，其中該第一AlN間層具有介於30-80nm的厚度。
- 如申請專利範圍第1項所述之GaN半導體裝置，其中該主動 層包括一化學式AlxGa1-xN，其中x約在0.1-0.35間。
- 如申請專利範圍第1項所述之GaN半導體裝置，其中該第一AlN間層包括一大於1E17atoms/cm3的碳摻雜濃度。
- 一種GaN半導體裝置的形成方法，包括：形成一第一GaN層於一半導體基板之上方；形成一第一AlN間層於該第一GaN層之上方；形成一第二GaN層於該第一AlN間層之上方；形成一主動層在該第二GaN層之上方；形成一源極區域鄰接(abut)該第二GaN層之一頂表面且鄰接該主動層之一第一側壁；以及形成一汲極區域鄰接該第二GaN層之該頂表面且鄰接該主動層之一第二側壁，該第二側壁位於該第一側壁之相反側。
- 如申請專利範圍第6項所述之GaN半導體裝置的形成方法，其中該第一AlN間層形成以具有範圍介於200-2000間的五/三比值。
- 如申請專利範圍第6項所述之GaN半導體裝置的形成方法，其中該第一AlN間層具有大於1E17atoms/cm3的碳摻雜濃度。
- 如申請專利範圍第6項所述之GaN半導體裝置的形成方法，其中該第一AlN間層藉由金屬有機化學氣相沈積製程在一製程腔室中形成，其中該製程腔室維持一介於900-1100℃間的溫度，以及其中該製程腔室維持一介於20-150托間的壓力。
- 如申請專利範圍第6項所述之GaN半導體裝置的形成方法， 更包括：形成一AlN晶核層於該半導體基板以及該第一GaN層之間；形成一AlGaN梯度層於該AlN晶核層以及該第一GaN層之間形成一第二AlN間層至該第二GaN層之上；形成一第三GaN層到該第二AlN間層以及該主動層之間；形成一閘極區域於該主動層之上方，且介於該源極區域與該汲極區域之間；以及形成一絕緣層於該主動層上方。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/749,819 US8809910B1 (en) | 2013-01-25 | 2013-01-25 | Thick AlN inter-layer for III-nitride layer on silicon substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201431084A TW201431084A (zh) | 2014-08-01 |
| TWI520341B true TWI520341B (zh) | 2016-02-01 |
Family
ID=51221956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102146356A TWI520341B (zh) | 2013-01-25 | 2013-12-16 | ＧａＮ半導體裝置及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8809910B1 (zh) |
| TW (1) | TWI520341B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306014B1 (en) * | 2013-12-27 | 2016-04-05 | Power Integrations, Inc. | High-electron-mobility transistors |
| US10312358B2 (en) | 2014-10-02 | 2019-06-04 | University Of Florida Research Foundation, Incorporated | High electron mobility transistors with improved heat dissipation |
| US9780176B2 (en) | 2015-11-05 | 2017-10-03 | Electronics And Telecommunications Research Institute | High reliability field effect power device and manufacturing method thereof |
| US9812562B1 (en) * | 2016-06-03 | 2017-11-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure, HEMT structure and method of forming the same |
| US10224285B2 (en) * | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
| DE102017120896A1 (de) | 2017-09-11 | 2019-03-14 | Aixtron Se | Verfahren zum Abscheiden einer C-dotierten AlN-Schicht auf einem Siliziumsubstrat und aus einer derartigen Schichtstruktur aufgebautes Halbleiter-Bauelement |
| WO2019139634A1 (en) * | 2018-01-12 | 2019-07-18 | Intel IP Corporation | Iii-n devices with multiple two-dimensional charge carrier layers |
| CN108831923B (zh) * | 2018-06-08 | 2021-08-27 | 珠海镓未来科技有限公司 | 一种增强型高电子迁移率晶体管及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8013320B2 (en) * | 2006-03-03 | 2011-09-06 | Panasonic Corporation | Nitride semiconductor device and method for fabricating the same |
| US20080173895A1 (en) | 2007-01-24 | 2008-07-24 | Sharp Laboratories Of America, Inc. | Gallium nitride on silicon with a thermal expansion transition buffer layer |
| JP5100413B2 (ja) * | 2008-01-24 | 2012-12-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2012231003A (ja) * | 2011-04-26 | 2012-11-22 | Advanced Power Device Research Association | 半導体装置 |
| US8648389B2 (en) * | 2011-06-08 | 2014-02-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer |
| US8835986B2 (en) * | 2011-06-22 | 2014-09-16 | Imec | Method for fabrication of III-nitride device and the III-nitride device thereof |
-
2013
- 2013-01-25 US US13/749,819 patent/US8809910B1/en active Active
- 2013-12-16 TW TW102146356A patent/TWI520341B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140209918A1 (en) | 2014-07-31 |
| US8809910B1 (en) | 2014-08-19 |
| TW201431084A (zh) | 2014-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520341B (zh) | ＧａＮ半導體裝置及其形成方法 | |
| US10211296B2 (en) | P-doping of group-III-nitride buffer layer structure on a heterosubstrate | |
| US11575021B2 (en) | Surface treatment and passivation for high electron mobility transistors | |
| US8569800B2 (en) | Field effect transistor | |
| US11594413B2 (en) | Semiconductor structure having sets of III-V compound layers and method of forming | |
| JP4530171B2 (ja) | 半導体装置 | |
| JP5634681B2 (ja) | 半導体素子 | |
| TWI500149B (zh) | 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體 | |
| JP5242156B2 (ja) | Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法 | |
| TWI765880B (zh) | 半導體結構、hemt結構及其形成方法 | |
| US20090001381A1 (en) | Semiconductor device | |
| JP6305411B2 (ja) | 先進装置のパッシベーションにおける水素軽減方法 | |
| US20150349064A1 (en) | Nucleation and buffer layers for group iii-nitride based semiconductor devices | |
| US20190288089A9 (en) | Methods for transistor epitaxial stack fabrication | |
| JP7068676B2 (ja) | Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック | |
| CN109103099A (zh) | 控制iii-v型半导体器件中的晶片弯曲度的方法 | |
| TW201901750A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP6085178B2 (ja) | Ｍｅｓ構造トランジスタを作製する方法、ｍｅｓ構造トランジスタ | |
| TW201611268A (zh) | 半導體裝置 | |
| TWI740058B (zh) | 半導體裝置及其製造方法 | |
| US20160079373A1 (en) | Semiconductor device | |
| TW201711141A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| TWI723130B (zh) | 半導體結構及其製造方法 | |
| CN116525668A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2015198210A (ja) | 半導体装置およびその製造方法 |