JP5100413B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5100413B2
JP5100413B2 JP2008013720A JP2008013720A JP5100413B2 JP 5100413 B2 JP5100413 B2 JP 5100413B2 JP 2008013720 A JP2008013720 A JP 2008013720A JP 2008013720 A JP2008013720 A JP 2008013720A JP 5100413 B2 JP5100413 B2 JP 5100413B2
Authority
JP
Japan
Prior art keywords
layer
nitride
compound semiconductor
semiconductor layer
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008013720A
Other languages
English (en)
Other versions
JP2009176929A (ja
Inventor
景一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008013720A priority Critical patent/JP5100413B2/ja
Priority to US12/270,236 priority patent/US8178899B2/en
Priority to EP08253737A priority patent/EP2086010A1/en
Publication of JP2009176929A publication Critical patent/JP2009176929A/ja
Priority to US13/360,986 priority patent/US8614460B2/en
Application granted granted Critical
Publication of JP5100413B2 publication Critical patent/JP5100413B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、窒化ガリウム（ＧａＮ）等で構成され、安定した高周波性能を得る大電力用の半導体装置およびその製造方法に関する。
窒化ガリウム（ＧａＮ）系半導体を利用した電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）は、電流コラプスやリーク電流が大きいことが知られている。その原因としてエピタキシャル結晶中にある転位や結晶欠陥が挙げられる。
結晶欠陥はリーク電流の増大や電流コラプス現象の発生などといった基本的な性能を低下させてしまうため、結晶欠陥の少ないエピタキシャル層を得ることは非常に重要である。
この結晶の転位や欠陥を少なくするために、ＧａＮ層中にアルミニウム窒化ガリウム（ＡｌＧａＮ）層や窒化アルミニウム（ＡｌＮ）層を挿入することが知られていた。
従来の半導体装置は、図４に示すように、例えばＳｉＣからなる基板１０と、基板１０上に配置されたＧａＮ層１２０と、ＧａＮ層１２０上に配置されたＡｌＮ層若しくはＡｌＧａＮ層１６と、ＡｌＮ層若しくはＡｌＧａＮ層１６上に配置されたＧａＮ層２００と、ＧａＮ層２００上に配置されたＡｌＧａＮ層２２と、ＡｌＧａＮ層２２上に配置されたゲート電極２６、ソース電極２４およびドレイン電極２８とを備える。
しかし、ＧａＮとＡｌＧａＮまたはＡｌＮは格子定数差が大きく、ＧａＮ層とＡｌＧａＮ層間にピエゾ分極による電荷が発生してしまい、このＧａＮ層中に発生した電荷は、半導体装置の高周波特性を極端に落としてしまうという問題があった。
例えば図４において、ＧａＮ層１２０とＡｌＮ層若しくはＡｌＧａＮ層１６は格子定数差が大きく、ＧａＮ層１２０とＡｌＮ層若しくはＡｌＧａＮ層１６間にピエゾ分極による電荷が発生してしまい、このＧａＮ層１２０中に発生した電荷は、半導体装置の高周波特性を極端に落としてしまうという問題がある。同様に、ＧａＮ層２００とＡｌＮ層若しくはＡｌＧａＮ層１６は格子定数差が大きく、ＧａＮ層２００とＡｌＮ層若しくはＡｌＧａＮ層１６間にピエゾ分極による電荷が発生してしまい、このＧａＮ層２００中に発生した電荷は、半導体装置の高周波特性を極端に落としてしまうという問題がある。
このようなピエゾ分極による電荷は、ＧａＮ層１２０或いは２００の導電性を増大させ、ゲート電極２６とソース電極２４間或いはドレイン電極２８間のリーク電流を増大させ、半導体装置の電力増幅利得を低下させる原因となる。
ゲート寸法を０．１μｍ級に形成することができ、かつゲート電極およびソース電極或いはドレイン電極間にリーク電流を生じさせないＧａＮ系半導体を用いた電界効果トランジスタおよびその製造方法については、既に開示されている（例えば、特許文献１参照。）。特許文献１においては、断面形状がＴ字型であるゲート電極を有する電界効果トランジスタを用いて、ゲートリーク電流を低減している。
また、抵抗値の高いＩＩＩ族窒化物半導体結晶、ＩＩＩ族窒化物半導体基板、半導体装置およびＩＩＩ族窒化物半導体結晶の製造方法については、既に開示されている（例えば、特許文献２参照。）。特許文献２においては、例えば遷移金属としてＦｅが添加されたＩＩＩ族窒化物半導体結晶であって、Ｇａ原子空孔密度が１×１０16ｃｍ-3以下であるＦｅドープＧａＮ層が開示されている。ＦｅドープＧａＮ層のＦｅ原子密度は、５×１０17ｃｍ-3〜１０20ｃｍ-3である。また、上記ＦｅドープＧａＮ層からなるＩＩＩ族窒化物半導体基板上に形成された半導体層を有する半導体装置についても開示されている。
また、所定値以上の格子定数の差を有する複数の窒化物系化合物半導体層を結晶性の良い状態で多層形成することができ、エピタキシャル成長方向への貫通転位の伝播を抑制できる半導体素子についても、既に開示されている（例えば、特許文献３参照。）。しかしながら、特許文献３においては、抵抗値の高いＩＩＩ族窒化物半導体結晶を得るための、ＦｅドープＧａＮ層については、開示されていない。
特開２００２−１４１４９９号公報（第３−４頁、第１図） 特開２００７−１８４３７９号公報（第６−７頁、第４図および第５図） 特開２００７−２２１００１号公報（第１図、第７図および第１０図）
本発明の目的は、ＡｌＧａＮ層またはＡｌＮ層の上下を挟む窒化ガリウム（ＧａＮ）層中に遷移金属原子をドープすることにより、ピエゾ電荷を不活性化し、高抵抗な半導体層を得ることで高周波特性を向上し、高性能な半導体装置およびその製造方法を提供することにある。
また、本発明の目的は、ＧａＮ層の結晶欠陥を低減して、リーク電流や電流コラプスを減らし、安定した高周波性能の半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、基板と、前記基板上に配置され, 第１遷移金属原子をドープした第１の窒化物系化合物半導体層と、前記第１の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）と、前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）上に配置され, 第２遷移金属原子をドープした第２の窒化物系化合物半導体層と、前記第２遷移金属原子をドープした第２の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）と、前記アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）上に配置されたゲート電極、ソース電極およびドレイン電極と、前記第１の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）との界面に形成された第１の２次元電子ガス層と、前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）と前記第２の窒化物系化合物半導体層との界面に形成された第２の２次元電子ガス層と、前記第２の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）との界面に形成された第３の２次元電子ガス層とを備え、前記第１遷移金属原子および前記第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子であり、前記第１遷移金属原子および前記第２遷移金属原子が、鉄（Ｆｅ）である場合、前記第１の窒化物系化合物半導体層および前記第２の窒化物系化合物半導体層は、前記鉄（Ｆｅ）のドープ量がいずれも１×１０１７ｃｍ-3以上である半絶縁性になされ、前記第２の窒化物系化合物半導体層の厚さは、１μｍ以上であり、前記第２の窒化物系化合物半導体層が高抵抗層化されることで、前記第２の２次元電子ガス層と前記第３の２次元電子ガス層との間にキャパシタが形成され、前記第２の２次元電子ガス層は高周波的に接地状態になされ、前記第１の窒化物系化合物半導体層が高抵抗層化されることで、前記第１の窒化物系化合物半導体層と前記基板との間にキャパシタが形成され、前記第１の２次元電子ガス層は高周波的に接地状態になされる半導体装置が提供される。
本発明の他の態様によれば、基板と、前記基板上に配置され, 第１遷移金属原子をドープした第１の窒化物系化合物半導体層と、前記第１の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）と、前記アルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）上に配置され, 第２遷移金属原子をドープした第２の窒化物系化合物半導体層と、前記第２遷移金属原子をドープした第２の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）と、前記アルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）上に配置されたゲート電極、ソース電極およびドレイン電極と、前記第１の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）との界面に形成された第１の２次元電子ガス層と、前記アルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）と前記第２の窒化物系化合物半導体層との界面に形成された第２の２次元電子ガス層と、前記第２の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）との界面に形成された第３の２次元電子ガス層とを備える半導体装置の製造方法であって、基板上に第１遷移金属原子をドープした第１の窒化物系化合物半導体層を形成する工程と、前記第１の窒化物系化合物半導体層上にアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）を形成する工程と、前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）上に第２遷移金属原子をドープした第２の窒化物系化合物半導体層を形成する工程と、前記第２遷移金属原子をドープした前記第２の窒化物系化合物半導体層上にアルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）を形成する工程と、前記アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）上にゲート電極、ソース電極およびドレイン電極を形成する工程とを有し、前記第１遷移金属原子および前記第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子であり、前記第１遷移金属原子および前記第２遷移金属原子が、鉄（Ｆｅ）である場合、前記第１の窒化物系化合物半導体層および前記第２の窒化物系化合物半導体層は、前記鉄（Ｆｅ）のドープ量がいずれも１×１０１７ｃｍ-3以上である半絶縁性になされ、前記第２の窒化物系化合物半導体層の厚さは、１μｍ以上であり、前記第２の窒化物系化合物半導体層が高抵抗層化されることで、前記第２の２次元電子ガス層と前記第３の２次元電子ガス層との間にキャパシタが形成され、前記第２の２次元電子ガス層は高周波的に接地状態になされ、前記第１の窒化物系化合物半導体層が高抵抗層化されることで、前記第１の窒化物系化合物半導体層と前記基板との間にキャパシタが形成され、前記第１の２次元電子ガス層は高周波的に接地状態になされる半導体装置の製造方法が提供される。
本発明によれば、ＡｌＧａＮ層またはＡｌＮ層の上下を挟む窒化ガリウム（ＧａＮ）層中に遷移金属原子をドープすることにより、ピエゾ電荷を不活性化し、高抵抗な半導体層を得ることで高周波特性を向上し、高性能な半導体装置およびその製造方法を提供するができる。
また、本発明によれば、ＧａＮ層の結晶欠陥を低減して、リーク電流や電流コラプスを減らし、安定した高周波性能の半導体装置およびその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（素子構造）
本発明の第１の実施の形態に係る半導体装置は、図１に示すように、基板１０と、基板１０上に配置され,第１遷移金属原子をドープした窒化物系化合物半導体層１４と、第１遷移金属原子をドープした窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に配置され,第２遷移金属原子をドープした窒化物系化合物半導体層１８と、第２遷移金属原子をドープした窒化物系化合物半導体層１８上に配置されたアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２と、アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２上に配置されたゲート電極２６、ソース電極２４およびドレイン電極２８とを備える。
第１遷移金属原子をドープした窒化物系化合物半導体層１４と、第１遷移金属原子をドープした窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６との界面には、２次元電子ガス層１３が形成される。
同様に、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に配置され,第２遷移金属原子をドープした窒化物系化合物半導体層１８との界面には、２次元電子ガス層１７が形成される。
さらに、第２遷移金属原子をドープした窒化物系化合物半導体層１８と、第２遷移金属原子をドープした窒化物系化合物半導体層１８上に配置されたアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２との界面には、２次元電子ガス層２１が形成される。
基板１０は、炭化シリコン（ＳｉＣ）基板、半絶縁性シリコン基板上、サファイア基板などで構成することができる。
窒化物系化合物半導体層１４および窒化物系化合物半導体層１８は、例えばＧａＮ層で形成される。
ゲート電極２６は、例えばＮｉ／Ａｕで形成することができ、ソース電極２４およびドレイン電極２８は、例えばＴｉ／Ａｕで形成することができる。
第１遷移金属原子および第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子である。
特に、第１遷移金属原子および第２遷移金属原子が、鉄（Ｆｅ）の場合、窒化物系化合物半導体層１４および窒化物系化合物半導体層１８におけるドープ量がいずれも１×１０１７ｃｍ-3以上である。望ましくは、ドープ量は７×１０17ｃｍ-3以上とする。窒化物系化合物半導体層１４および窒化物系化合物半導体層１８を確実に半絶縁性とすることができるからである。
本発明の第１の実施の形態に係る半導体装置によれば、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６の上下を挟むＧａＮ層１４とＧａＮ層１８中に遷移金属原子をドープすることにより、ピエゾ電荷を不活性化し、高抵抗なＧａＮ層１４、１８を得ることができる。
その結果、ゲート電極２６とソース電極２４或いはドレイン電極２８間のリーク電流を低減することができる。また、ＧａＮ層１８が高抵抗層化されることで、ＧａＮ層１８を挟んで、２次元電子ガス層１７と２１間にはキャパシタが形成され、２次元電子ガス層１７は高周波的に接地状態になされる。ＧａＮ層１８の厚さを、例えば１μｍ程度の所定値以上にすることで、寄生キャパシタも低減され、半導体装置の高周波特性もさらに向上する。
また、ＧａＮ層１４が高抵抗層化されることで、ＧａＮ層１４を挟んで、２次元電子ガス層１３とＳｉＣ基板１０間にはキャパシタが形成され、２次元電子ガス層１３は、２次元電子ガス層１７、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６と共に高周波的に接地状態になされる。
結果として、寄生キャパシタも低減され、半導体装置の高周波特性もさらに向上する。
また、本発明第１の実施の形態によれば、ＧａＮ層の結晶欠陥を低減して、リーク電流や電流コラプスを減らし、電力増幅利得の向上した、安定した高周波性能の半導体装置を提供することができる。
[第２の実施の形態]
（素子構造）
本発明の第２の実施の形態に係る半導体装置は、図２に示すように、基板１０と、基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され, 第１遷移金属原子をドープした窒化物系化合物半導体層１４と、第１遷移金属原子をドープした窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に配置され, 第２遷移金属原子をドープした窒化物系化合物半導体層１８と、第２遷移金属原子をドープした窒化物系化合物半導体層１８上に配置され,アンドープの窒化物系化合物半導体層２０と、アンドープの窒化物系化合物半導体層２０上に配置されたアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２と、アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２上に配置されたゲート電極２６、ソース電極２４およびドレイン電極２８とを備える。
第１遷移金属原子をドープした窒化物系化合物半導体層１４を、窒化物系化合物半導体層１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６との間に介在させることで、ピエゾ分極による電荷を不活性化することができる。その結果、窒化物系化合物半導体層１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６の界面を高抵抗層化し、リーク電流の発生を抑制することができる。
同様に、第２遷移金属原子をドープした窒化物系化合物半導体層１８を、アンドープの窒化物系化合物半導体層２０とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６との間に介在させることで、ピエゾ分極による電荷を不活性化することができる。その結果、アンドープの窒化物系化合物半導体層２０とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６の界面を高抵抗層化し、リーク電流の発生を抑制することができる。
アンドープの窒化物系化合物半導体層２０と、アンドープの窒化物系化合物半導体層２０上に配置されたアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２との界面には、図１と同様に、２次元電子ガス層２１が形成されるが、図２では図示を省略している。
基板１０は、炭化シリコン（ＳｉＣ）基板、半絶縁性シリコン基板上、サファイア基板などで構成することができる。
窒化物系化合物半導体層１２、第１遷移金属原子をドープした窒化物系化合物半導体層１４、第２遷移金属原子をドープした窒化物系化合物半導体層１８、およびアンドープの窒化物系化合物半導体層２０は、例えばＧａＮ層で形成される。
ゲート電極２６は、例えばＮｉ／Ａｕで形成することができ、ソース電極２４およびドレイン電極２８は、例えばＴｉ／Ａｕで形成することができる。
第１遷移金属原子および第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子である。
特に、第１遷移金属原子および第２遷移金属原子が、鉄（Ｆｅ）の場合、窒化物系化合物半導体層１４および窒化物系化合物半導体層１８におけるドープ量がいずれも１×１０１７ｃｍ-3以上である。
（製造方法）
本発明の第２の実施の形態に係る半導体装置の製造方法は、基板１０上に第１遷移金属原子をドープした窒化物系化合物半導体層１４を形成する工程と、窒化物系化合物半導体層１４上にアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６を形成する工程と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に第２遷移金属原子をドープした窒化物系化合物半導体層１８を形成する工程と、第２遷移金属原子をドープした窒化物系化合物半導体層１８上にアンドープの窒化物系化合物半導体層２０を形成する工程と、アンドープの窒化物系化合物半導体層２０上にアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２を形成する工程と、アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２上にゲート電極２６、ソース電極２４およびドレイン電極２８を形成する工程とを有する。
以下に、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。
（ａ）ＳｉＣ基板１０上にＴＭＧ（トリメチルガリウム）とアンモニアガスを流し、エピタキシャル成長によりＧａＮ層１２を、例えば約１μｍ程度の厚さに形成する。
（ｂ）次に、同様のガス系を使用して、エピタキシャル成長によりＧａＮ層１４を、例えば約０．１μｍ程度の厚さに形成する。その際には、フェロセン（Ｃｐ2Ｆｅ：ビス（シクロペンタジエニル）鉄）、或いは（ＨＣＬ）Ｆｅを使用してＦｅをドーピングする。
（ｃ）次に、ＴＭＡｌ（トリメチルアルミニウム）とアンモニアガスを流し、エピタキシャル成長によりアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６を、例えば約２０ｎｍ〜１００ｎｍ程度の厚さに形成する。
（ｄ）次に、（ｂ）と同様に、エピタキシャル成長によりＦｅをドープしたＧａＮ層１８を、例えば約０．１μｍ程度の厚さに形成する。
（ｅ）次に、（ａ）と同様に、ＴＭＧ（トリメチルガリウム）とアンモニアガスを流し、エピタキシャル成長によりＧａＮ層２０を、例えば約１μｍ程度の厚さに形成する。
（ｆ）最後に、エピタキシャル成長によりＡｌ組成比率約３０％程度のアルミニウム窒化ガリウム層（Ａｌ0.3Ｇａ1-0.3Ｎ）（０．１≦y≦１）２２を約２０ｎｍ程度の厚さに形成する。
（ｇ）次に、ソース電極２４、ドレイン電極２８をＴｉ／Ａｌなどを蒸着し、オーミック電極を形成する。
（ｈ）次に、ゲート電極２６をＮｉ／Ａｕなどを蒸着し、ショットキー電極を形成する。
以上の（ａ）〜（ｈ）の工程により、本発明の第２の実施の形態に係る半導体装置を完成する。平面構造としては、例えばマルチフィンガー型の大電力半導体装置を形成することもできる。
本発明の第２の実施の形態に係る半導体装置によれば、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６の上下を挟むＧａＮ層１４とＧａＮ層１８中に遷移金属原子をドープすることにより、ピエゾ電荷を不活性化し、高抵抗なＧａＮ層１４、１８を得ることができる。
その結果、ゲート電極２６とソース電極２４或いはドレイン電極２８間のリーク電流を低減することができる。また、ＧａＮ層１８が高抵抗層化されることで、ＧａＮ層２０を挟んで、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６とアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２にはキャパシタが形成される。ＧａＮ層２０の厚さを、例えば１μｍ程度の所定値以上にすることで、寄生キャパシタも低減され、半導体装置の高周波特性もさらに向上する。
また、ＧａＮ層１４が高抵抗層化されることで、ＧａＮ層１２を挟んで、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６とＳｉＣ基板１０間にはキャパシタが形成される。ＧａＮ層１２の厚さを、例えば１μｍ程度の所定値以上にすることで、寄生キャパシタも低減され、半導体装置の高周波特性もさらに向上する。
また、本発明第２の実施の形態によれば、ＧａＮ層の結晶欠陥を低減して、リーク電流や電流コラプスを減らし、電力増幅利得の向上した、安定した高周波性能の半導体装置およびその製造方法を提供することができる。
[第３の実施の形態]
（素子構造）
本発明の第３の実施の形態に係る半導体装置は、図１に示された、第１遷移金属原子をドープした窒化物系化合物半導体層１４,窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６,アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に配置され,第２遷移金属原子をドープした窒化物系化合物半導体層１８からなる３層構造が複数回繰り返し形成された積層構造（１４,１６,１８）を備える。
すなわち、本発明の第３の実施の形態に係る半導体装置は、基板１０と、基板１０上に配置され,第１遷移金属原子をドープした窒化物系化合物半導体層１４, 第１遷移金属原子をドープした窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６,アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に配置され,第２遷移金属原子をドープした窒化物系化合物半導体層１８からなる３層構造が複数回、例えば約２〜３回程度繰り返し形成された積層構造（１４,１６,１８）と、積層構造（１４,１６,１８）上に配置されたアルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２と、アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）上に配置されたゲート電極２６、ソース電極２４およびドレイン電極２８とを備える。
各層の詳細は第１の実施の形態と同様であるため、説明を省略する。
（第３の実施の形態の変形例）
さらに、本発明の第３の実施の形態の変形例に係る半導体装置は、図３に示すように、基板１０と、基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され, 第１遷移金属原子をドープした窒化物系化合物半導体層１４と、第１遷移金属原子をドープした窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１６上に配置され, 第２遷移金属原子をドープした窒化物系化合物半導体層１８からなる４層構造が複数回、例えば約２〜３回程度繰り返し形成された積層構造（１２／１４／１６／１８,２０／３０／３２／３４,３６／３８／４０／４２）と、積層構造上に配置されたアンドープの窒化物系化合物半導体層４４と、アンドープの窒化物系化合物半導体層４４上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）２２と、アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）２２上に配置されたゲート電極２６、ソース電極２４およびドレイン電極２８とを備える。
第１遷移金属原子および第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子である。
第１遷移金属原子および前記第２遷移金属原子は、鉄（Ｆｅ）の場合、窒化物系化合物半導体層（１４,３０,３８）および窒化物系化合物半導体層（１８,３４,４２）におけるドープ量がいずれも１×１０１７ｃｍ-3以上である。
各層の詳細は第２の実施の形態と同様であるため、説明を省略する。
本発明の第３の実施の形態およびその変形例に係る半導体装置によれば、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）の上下に配置され,遷移金属原子をドープされた窒化物系化合物半導体層からなる層構造が、複数回繰り返し形成された積層構造を形成することによって、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）の選択横方向エピタキシャル成長（ＬＯＧ：Lateral OverGrowth）における転位抑制効果によって、結晶性を改善することができる。
本発明の第３の実施の形態およびその変形例によれば、ＡｌＧａＮ層またはＡｌＮ層の上下を挟む窒化ガリウム（ＧａＮ）層中に遷移金属原子をドープすることにより、ピエゾ電荷を不活性化し、高抵抗な半導体層を得ることで高周波特性を向上し、さらに積層化により結晶性を改善することができ、高性能な半導体装置を提供するができる。
また、本発明によれば、ＧａＮ層の結晶欠陥を低減して、リーク電流や電流コラプスを減らし、さらに積層化により結晶性を改善することができ、安定した高周波性能の半導体装置を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
なお、電力増幅用半導体素子はＭＥＳＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やＨＢＴ（Hetero-junction Bipolar Transistor）など他の増幅素子にも適用できることは言うまでもない。
基板領域は、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板を備えていても良い。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体装置は、ＳｉＣ基板やＧａＮウェハ基板を有する半導体装置に適用され、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器などの幅広い適用分野を有する。
本発明の第１の実施の形態に係る半導体装置の模式的断面構造図。 本発明の第２の実施の形態に係る半導体装置の模式的断面構造図。 本発明の第３の実施の形態に係る半導体装置の模式的断面構造図。 従来例に係る半導体装置の模式的断面構造図。
符号の説明
１０…基板
１２…窒化物系化合物半導体層（ＧａＮ層）
１３、１７、２１…２次元電子ガス（２ＤＥＧ）層
１４、３０、３８…第１遷移金属をドープした窒化物系化合物半導体層（ＧａＮ層）
１６、３２、４０…アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）
１８、３４、４２…第２遷移金属をドープした窒化物系化合物半導体層（ＧａＮ層）
２０、３６、４４…アンドープの窒化物系化合物半導体層（ＧａＮ層）
２２…アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）
２４…ソース電極
２６…ゲート電極
２８…ドレイン電極

Claims (2)

  1. 基板と、
    前記基板上に配置され, 第１遷移金属原子をドープした第１の窒化物系化合物半導体層と、
    前記第１の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）と、
    前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）上に配置され, 第２遷移金属原子をドープした第２の窒化物系化合物半導体層と、
    前記第２遷移金属原子をドープした第２の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）と、
    前記アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）上に配置されたゲート電極、ソース電極およびドレイン電極と、
    前記第１の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）との界面に形成された第１の２次元電子ガス層と、
    前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）と前記第２の窒化物系化合物半導体層との界面に形成された第２の２次元電子ガス層と、
    前記第２の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）との界面に形成された第３の２次元電子ガス層と
    を備え、
    前記第１遷移金属原子および前記第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子であり、
    前記第１遷移金属原子および前記第２遷移金属原子が、鉄（Ｆｅ）である場合、前記第１の窒化物系化合物半導体層および前記第２の窒化物系化合物半導体層は、前記鉄（Ｆｅ）のドープ量がいずれも１×１０１７ｃｍ-3以上である半絶縁性になされ、
    前記第２の窒化物系化合物半導体層の厚さは、１μｍ以上であり、
    前記第２の窒化物系化合物半導体層が高抵抗層化されることで、前記第２の２次元電子ガス層と前記第３の２次元電子ガス層との間にキャパシタが形成され、前記第２の２次元電子ガス層は高周波的に接地状態になされ、
    前記第１の窒化物系化合物半導体層が高抵抗層化されることで、前記第１の窒化物系化合物半導体層と前記基板との間にキャパシタが形成され、前記第１の２次元電子ガス層は高周波的に接地状態になされることを特徴とする半導体装置。
  2. 基板と、前記基板上に配置され, 第１遷移金属原子をドープした第１の窒化物系化合物半導体層と、前記第１の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）と、前記アルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）上に配置され, 第２遷移金属原子をドープした第２の窒化物系化合物半導体層と、前記第２遷移金属原子をドープした第２の窒化物系化合物半導体層上に配置されたアルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）と、前記アルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）上に配置されたゲート電極、ソース電極およびドレイン電極と、前記第１の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）との界面に形成された第１の２次元電子ガス層と、前記アルミニウム窒化ガリウム層（Ａｌ x Ｇａ 1-x Ｎ）（０．１≦ｘ≦１）と前記第２の窒化物系化合物半導体層との界面に形成された第２の２次元電子ガス層と、前記第２の窒化物系化合物半導体層と前記アルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）との界面に形成された第３の２次元電子ガス層とを備える半導体装置の製造方法であって、
    基板上に第１遷移金属原子をドープした第１の窒化物系化合物半導体層を形成する工程と、
    前記第１の窒化物系化合物半導体層上にアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）を形成する工程と、
    前記アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）上に第２遷移金属原子をドープした第２の窒化物系化合物半導体層を形成する工程と、
    前記第２遷移金属原子をドープした前記第２の窒化物系化合物半導体層上にアルミニウム窒化ガリウム層（Ａｌ y Ｇａ 1-y Ｎ）（０．１≦y≦１）を形成する工程と、
    前記アルミニウム窒化ガリウム層（ＡｌyＧａ1-yＮ）（０．１≦y≦１）上にゲート電極、ソース電極およびドレイン電極を形成する工程と
    を有し、
    前記第１遷移金属原子および前記第２遷移金属原子は、鉄（Ｆｅ）、チタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、或いは銅（Ｃｕ）からなる群から選ばれる一または二以上の遷移金属原子であり、
    前記第１遷移金属原子および前記第２遷移金属原子が、鉄（Ｆｅ）である場合、前記第１の窒化物系化合物半導体層および前記第２の窒化物系化合物半導体層は、前記鉄（Ｆｅ）のドープ量がいずれも１×１０１７ｃｍ-3以上である半絶縁性になされ、
    前記第２の窒化物系化合物半導体層の厚さは、１μｍ以上であり、
    前記第２の窒化物系化合物半導体層が高抵抗層化されることで、前記第２の２次元電子ガス層と前記第３の２次元電子ガス層との間にキャパシタが形成され、前記第２の２次元電子ガス層は高周波的に接地状態になされ、
    前記第１の窒化物系化合物半導体層が高抵抗層化されることで、前記第１の窒化物系化合物半導体層と前記基板との間にキャパシタが形成され、前記第１の２次元電子ガス層は高周波的に接地状態になされることを特徴とする半導体装置の製造方法。
JP2008013720A 2008-01-24 2008-01-24 半導体装置およびその製造方法 Expired - Fee Related JP5100413B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008013720A JP5100413B2 (ja) 2008-01-24 2008-01-24 半導体装置およびその製造方法
US12/270,236 US8178899B2 (en) 2008-01-24 2008-11-13 Semiconductor device and fabrication method of the semiconductor device
EP08253737A EP2086010A1 (en) 2008-01-24 2008-11-14 Semiconductor device and fabrication method of the semiconductor device
US13/360,986 US8614460B2 (en) 2008-01-24 2012-01-30 Semiconductor device and fabrication method of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008013720A JP5100413B2 (ja) 2008-01-24 2008-01-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009176929A JP2009176929A (ja) 2009-08-06
JP5100413B2 true JP5100413B2 (ja) 2012-12-19

Family

ID=40566330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013720A Expired - Fee Related JP5100413B2 (ja) 2008-01-24 2008-01-24 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US8178899B2 (ja)
EP (1) EP2086010A1 (ja)
JP (1) JP5100413B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010135640A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
CN102292801B (zh) * 2009-01-22 2013-11-06 松下电器产业株式会社 场效应晶体管及其制造方法
JP5013218B2 (ja) * 2009-02-05 2012-08-29 日立電線株式会社 半導体エピタキシャルウェハの製造方法、並びに電界効果トランジスタの製造方法
JP5562579B2 (ja) * 2009-05-12 2014-07-30 日本碍子株式会社 半導体素子用エピタキシャル基板の作製方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
JP5286613B2 (ja) * 2010-08-30 2013-09-11 次世代パワーデバイス技術研究組合 窒化物系化合物半導体素子
US8742460B2 (en) * 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5987288B2 (ja) * 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
JP5697046B2 (ja) * 2012-04-16 2015-04-08 古河電気工業株式会社 高移動度電界効果トランジスタ
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US20140158976A1 (en) * 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
JPWO2014103428A1 (ja) * 2012-12-28 2017-01-12 株式会社村田製作所 垂直共振面発光レーザ
US8809910B1 (en) * 2013-01-25 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Thick AlN inter-layer for III-nitride layer on silicon substrate
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
EP3312870A1 (en) * 2013-06-06 2018-04-25 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
WO2016019102A1 (en) * 2014-08-01 2016-02-04 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial metallic transition metal nitride layers for compound semiconductor devices
JP2016058546A (ja) * 2014-09-09 2016-04-21 株式会社東芝 半導体装置
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10861942B2 (en) * 2015-12-09 2020-12-08 Intel Corporation Tunable capacitors including III-N multi-2DEG and 3DEG structures for tunable RF filters
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
WO2018004660A1 (en) 2016-07-01 2018-01-04 Intel Corporation Gate stack design for gan e-mode transistor performance
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置
JP6506453B2 (ja) * 2017-06-13 2019-04-24 旭化成株式会社 Ｍｓｍ型紫外線受光素子、ｍｓｍ型紫外線受光装置
WO2019139634A1 (en) * 2018-01-12 2019-07-18 Intel IP Corporation Iii-n devices with multiple two-dimensional charge carrier layers
DE102020108777A1 (de) * 2020-03-30 2021-09-30 Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts Feldeffekttransistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141499A (ja) 2000-10-31 2002-05-17 Toshiba Corp 電界効果トランジスタ及びその製造方法
DE50211972D1 (de) 2001-07-20 2008-05-08 Erhard Kohn Feldeffekttransistor
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP5260831B2 (ja) 2006-01-05 2013-08-14 古河機械金属株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法、ｉｉｉ族窒化物半導体基板の製造方法および半導体装置の製造方法
JP5116977B2 (ja) 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子

Also Published As

Publication number Publication date
US8614460B2 (en) 2013-12-24
US8178899B2 (en) 2012-05-15
US20120168822A1 (en) 2012-07-05
JP2009176929A (ja) 2009-08-06
US20090189188A1 (en) 2009-07-30
EP2086010A1 (en) 2009-08-05

Similar Documents

Publication Publication Date Title
JP5100413B2 (ja) 半導体装置およびその製造方法
JP5098649B2 (ja) 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
EP1965434B1 (en) Compound semiconductor device and doherty amplifier using compound semiconductor device
JP4531071B2 (ja) 化合物半導体装置
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP5325930B2 (ja) Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器
JP4469139B2 (ja) 化合物半導体ｆｅｔ
JP4117535B2 (ja) 化合物半導体素子
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
US20060244010A1 (en) Aluminum free group III-nitride based high electron mobility transistors and methods of fabricating same
JP5396911B2 (ja) 化合物半導体装置及びその製造方法
JP2007165719A (ja) 窒化物半導体素子
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
JP5343910B2 (ja) 化合物半導体装置の製造方法
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
KR20160141756A (ko) 반도체 기판 및 반도체 소자
JP2010171032A (ja) 窒化物半導体装置形成用基板及び窒化物半導体装置
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP6233476B2 (ja) 化合物半導体装置
JP4908475B2 (ja) 半導体装置
JP2008098298A (ja) 化合物半導体デバイス
JP2014207379A (ja) 化合物半導体装置及びその製造方法
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2019192796A (ja) 高電子移動度トランジスタ
JP5368397B2 (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110706

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees