JP5368397B2 - 電界効果トランジスタおよびその製造方法 - Google Patents

Description

本発明は、電界効果トランジスタおよびその製造方法に関し、より詳細には、高耐圧で、高い動作電圧を有する高出力電子デバイスである電界効果トランジスタおよびその製造方法に関する。

ワイヤレス通信、電気自動車、電力制御などの多岐にわたる分野において、半導体電子デバイスの高出力化、高周波化、低損失化が望まれている。さらに、高温環境または放射線照射下といった厳しい環境での使用が要求されるようになってきている。このような厳しい仕様を追求する場合、半導体デバイスの動作限界は、半導体材料の物性値により制限されるため、バンドギャップエネルギーや降伏電界強度が大きい半導体材料が優位である。窒化アルミニウム（ＡｌＮ）は、半導体では最大のバンドギャップエネルギーと最大の降伏電界強度を有し、金属並みの高い熱伝導率を示す。このため、ＡｌＮは、従来のＳｉ、ＳｉＣ、ＧａＮ系高出力電子デバイスに比べて、飛躍的な性能向上を実現することができる半導体材料であり、電力、通信、耐環境分野におけるエレクトロニクスの革新が期待されている。

ＡｌＮを用いた高出力電子デバイスを作製するためには、その周辺技術の開発が必要不可欠である。しかし、現在のところ、デバイスを作製するために必須である電極形成の技術すら確立されていない。一般的に、半導体材料は、バンドギャップが大きくなるに従い、良好な特性を有するオーミック電極とショットキー電極の形成が困難になる。ＡｌＮは、半導体中ではバンドギャップエネルギーが最も大きいことから、良好な特性を有するオーミック電極とショットキー電極を形成することは極めて困難である。このため、ＡｌＮにおいて、良好なオーミック電極とショットキー電極を必要とする高出力電子デバイスを作製することは極めて困難である。

副島成雅、他、「ＧａＮ基板を用いた縦型ショットキーダイオードの評価」、応用物理学会、平成１６年秋季第６５回学術講演会、予稿集１ａ−ＺＫ−１、２００４年 奥村元、「ワイドギャップ半導体高周波電子デバイス研究の現状と今後の展開」、応用物理、第７３巻、第３号、第３１５〜３２６頁、２００４年

以下に、従来のＧａＮを用いた高出力電子デバイスの報告例について述べる。図１に、従来のＧａＮを用いたショットキーダイオードを示す（例えば、非特許文献１参照）。このショットキーダイオードの作製方法は、有機金属気相成長（ＭＯＣＶＤ）法を用いて、ｎ型ＧａＮ基板１１上に、Ｓｉをドープしたｎ型ＧａＮ層１２（厚さ５μｍ、キャリア濃度６×１０^１６ｃｍ^−３）を成長させる。次に、ｎ型ＧａＮ層１２上にＰｔ電極１３（ショットキー電極）を形成し、基板１１にＡｌ／Ａｕ電極１４（オーミック電極）を形成する。

このショットキーダイオードの素子耐圧は、約９０Ｖである。この構造では、素子耐圧がＧａＮの絶縁破壊電界強度で決定されるので、その物性定数からくる限界以上に素子耐圧を上げることができない。従って、この構造では、素子耐圧が極めて高いショットキーダイオードを作製することができない。

ＧａＮを用いた高出力トランジスタとしては、ＧａＮ系ヘテロ構造電界効果トランジスタが一般的である（例えば、非特許文献２参照）。図２に、従来のＧａＮ系ヘテロ構造電界効果トランジスタを示す。電界効果トランジスタの基本構造は、サファイアやＳｉＣなどの基板２１上に、１μｍ以上の厚いアンドープＧａＮ層２２を成長させ、その上にアンドープまたはＳｉドープＡｌＧａＮキャップ層２３を成長させたシングルヘテロ構造が用いられる。ＡｌＧａＮキャップ層２３上にソース電極２４、ゲート電極２５、ドレイン電極２６を形成する。

ＧａＮ層２２とＡｌＧａＮキャップ層２３との界面に二次元電子ガスが生成される。ＡｌＧａＮキャップ層２３をＧａＮ層２２上に成長させるため、ＡｌＧａＮキャップ層２３に大きな引張歪みが導入される。この引張歪みによる結晶欠陥の発生を抑制するためには、ＡｌＧａＮキャップ層２３のＡｌ組成Ｘを、０．３以下にする必要がある。Ａｌ組成Ｘが０．３程度のＡｌＧａＮキャップ層２３にゲート電極２５を形成する構造では、ゲートリーク電流が必然的に大きくなる。大きなゲートリーク電流は、電界効果トランジスタの動作電圧を低下させてしまうという問題があった。

また、この構造では、高いキャリア濃度を得るために、ＡｌＧａＮキャップ層２３を２０ｎｍ程度以上にする必要がある。しかし、ＡｌＧａＮキャップ層２３が厚くなると、相互コンダクタンスが低下するという問題があった。さらに、この構造では、最大動作電圧は、ＧａＮの絶縁破壊強度で制約されるので、その物性定数からくる限界により、５０Ｖから８０Ｖ程度と低い。従って、ＧａＮ系ヘテロ構造電界効果トランジスタでは、高出力特性が極めて優れた電界効果トランジスタを作製することができない。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高い動作電圧を有する電界効果トランジスタおよびその製造方法を提供することにある。

本発明は、このような目的を達成するために、請求項１に記載の発明は、ＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープＡｌＮ層と、該アンドープＡｌＮ層上に積層されたＳｉドープｎ型ＡｌＮ層と、該Ｓｉドープｎ型ＡｌＮ層上に積層されたＡｌ_ＸＧａ_１−ＸＮチャネル層と、該Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層されたＡｌＮキャップ層と、該ＡｌＮキャップ層上に、高濃度Ｓｉドープｎ型ＡｌＮ層を介して形成されたドレイン電極およびソース電極と、前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、前記Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層のＡｌ組成Ｘは、０．９以下であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の膜厚ｔ（ｎｍ）は、ｔ＜２０＋２００×Ｘの関係を満たし、前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１９ｃｍ^−３以上であり、前記ゲート電極の材料は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触していることを特徴とする。

請求項２に記載の発明は、ＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープＡｌＮ層と、該アンドープＡｌＮ層上に積層されたＳｉドープｎ型ＡｌＮ層と、該Ｓｉドープｎ型ＡｌＮ層上に積層されたＡｌ_ＸＧａ_１−ＸＮチャネル層と、該Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層されたＡｌＮキャップ層と、該ＡｌＮキャップ層と前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の一部を除去した部分に、高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を介して形成されたドレイン電極およびソース電極と、前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、前記Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層のＡｌ組成Ｘは、０．９以下であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の膜厚ｔ（ｎｍ）は、ｔ＜２０＋２００×Ｘの関係を満たし、前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層のＳｉ濃度は、５×１０^１９ｃｍ^−３以上であり、Ａｌ組成ＸとＹとの関係は、Ｙ≦Ｘであり、前記ゲート電極の材料は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触していることを特徴とする。

請求項３に記載の発明は、ＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープＡｌＮ層と、該アンドープＡｌＮ層上に積層され、膜厚が１分子層以下のＳｉ層と、該Ｓｉ層上に積層され、膜厚が１５ｎｍ以下のＡｌＮキャップ層と、該ＡｌＮキャップ層と前記Ｓｉ層と前記アンドープＡｌＮ層の一部を除去した部分に、高濃度Ｓｉドープｎ型ＡｌＮ層を介して形成されたドレイン電極およびソース電極と、前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、１×１０^１９ｃｍ^−３以上であることを特徴とする。

請求項４に記載の発明は、ＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタであって、半絶縁性基板上に積層されたアンドープＡｌＮ層と、該アンドープＡｌＮ層上に積層され、膜厚が１分子層以下のＳｉ層と、該Ｓｉ層上に積層され、膜厚が１５ｎｍ以下のＡｌＮキャップ層と、該ＡｌＮキャップ層上に、高濃度Ｓｉドープｎ型ＡｌＮ層を介して形成されたドレイン電極およびソース電極と、前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、１×１０^１９ｃｍ^−３以上であることを特徴とする。

以上説明したように、本発明によれば、Ｓｉ濃度を制限したＳｉドープｎ型ＡｌＮ層を用いて電界効果トランジスタを作製するので、高い耐圧と高い動作電圧で動作する高出力電子デバイスを作製することが可能となる。

従来のＧａＮを用いたショットキーダイオードを示す断面図である。 従来のＧａＮ系ヘテロ構造電界効果トランジスタを示す断面図である。 実施例１にかかるＳｉドープｎ型ＡｌＮ層を用いたショットキーダイオードを示す図である。 実施例１のショットキーダイオードをエッチングにより作製する方法を示す図である。 実施例１のショットキーダイオードを再成長により作製する方法を示す図である。 実施例１のショットキーダイオードの電流−電圧特性を示す図である。 Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度と耐圧の関係を示す図である。 高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度と接触抵抗の関係を示す図である。 リフトオフにより除去できる高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層の膜厚とＡｌ組成との関係を示す図である。 実施例２−１にかかるＳｉドープｎ型ＡｌＮを用いた縦型ショットキーダイオードを示す断面図である。 実施例２−２にかかるＳｉドープｎ型ＡｌＮを用いた縦型ショットキーダイオードを示す断面図である。 実施例２の縦型ショットキーダイオードの電流−電圧特性を示す図である。 実施例３にかかるＳｉドープｎ型ＡｌＮ層を用いた電界効果トランジスタを示す図である。 実施例４−１にかかる電界効果トランジスタを示す断面図である。 実施例４−２にかかる電界効果トランジスタを示す断面図である。 実施例４−２にかかる電界効果トランジスタを作製する方法を示す図である。 ＡｌＮ／Ａｌ_ＸＧａ_１−ＸＮ／ＡｌＮ電界効果トランジスタのＡｌ_ＸＧａ_１−ＸＮチャネル層の膜厚とＡｌ組成Ｘとの関係を示す図である。 Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度と最大ドレイン電流の関係を示す図である。 ＡｌＮキャップ層の膜厚と最大相互コンダクタンスの関係を示す図である。 実施例５−１にかかるＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタを示す断面図である。 実施例５−２にかかるＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタを示す断面図である。 Ｓｉ層の堆積量と最大ドレイン電流の関係を示す図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態は、Ｓｉ濃度を制限したＳｉドープｎ型ＡｌＮ層を、高出力電子デバイスに適用することを特徴とする。Ｓｉ濃度を制限したＳｉドープｎ型ＡｌＮ層を用いることにより、ショットキーダイオードの耐圧を大幅に増加させることができ、電界効果トランジスタの動作電圧を大幅に増加させることができる。

（ショットキーダイオードの作製）
図３に、Ｓｉドープｎ型ＡｌＮ層を用いたショットキーダイオードを示す。（ａ）は上面図、（ｂ）は横断面図である。ショットキーダイオードは、半絶縁性基板であるＡｌＮ（０００１）基板３１上に、アンドープＡｌＮ層３２、Ｓｉドープｎ型ＡｌＮ層３３が順に積層されている。さらに、Ｓｉドープｎ型ＡｌＮ層３３上に、ショットキー電極３５と、高濃度Ｓｉドープｎ型ＡｌＮ層３４上に形成されたオーミック電極３６とが積層されている。

ショットキーダイオードは、ＭＯＣＶＤ法により作製する。Ａｌ原料としてトリメチルアルミニウム（ＴＭＡ）を、Ｇａ原料としてトリメチルガリウム（ＴＭＧ）を、Ｎ原料としてアンモニア（ＮＨ_３）を、Ｓｉ原料としてシラン（ＳｉＨ_４）を用いる。成長温度は、１１００℃である。製造方法は、（Ａ）エッチングを用いる手法と（Ｂ）再成長を用いる手法の二通りがある。

図４に、実施例１のショットキーダイオードを（Ａ）エッチングにより作製する方法を示す。（図４（ａ））ＭＯＣＶＤ法により、ＡｌＮ（０００１）基板３１上に、膜厚０．５μｍのアンドープＡｌＮ層３２と、膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３のＳｉドープｎ型ＡｌＮ層３３と、膜厚１０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層３４とをエピタキシャル成長させる。（図４（ｂ））高濃度Ｓｉドープｎ型ＡｌＮ層３４上にオーミック電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）３６を形成する。

（図４（ｃ））高濃度Ｓｉドープｎ型ＡｌＮ層３４の一部を、Ｓｉドープｎ型ＡｌＮ層３３が露出するまで、塩素ガスを用いたドライエッチング（反応性イオンエッチング）により取り除く。（図４（ｄ））露出したＳｉドープｎ型ＡｌＮ層３３上にショットキー電極（Ｐｄ／Ａｕ）３５を形成する。

図５に、実施例１のショットキーダイオードを（Ｂ）再成長により作製する方法を示す。（図５（ａ））ＭＯＣＶＤ法により、ＡｌＮ（０００１）基板３１上に、膜厚０．５μｍのアンドープＡｌＮ層３２と、膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３のＳｉドープｎ型ＡｌＮ層３３とをエピタキシャル成長させる。（図５（ｂ））Ｓｉドープｎ型ＡｌＮ層３３上に、ＳｉＯ_２マスク３７をスパッタリング法により堆積する。（図５（ｃ））ＭＯＣＶＤ法により、膜厚１０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層３４を再成長させる。

（図５（ｄ））リフトオフによりＳｉＯ_２マスク３７およびＳｉＯ_２マスク３７上の高濃度Ｓｉドープｎ型ＡｌＮ層３４を除去する。（図５（ｅ））再成長により形成した高濃度Ｓｉドープｎ型ＡｌＮ層３４上にオーミック電極３６を形成する。（図５（ｆ））Ｓｉドープｎ型ＡｌＮ層３３上にショットキー電極３５を形成する。

図６に、実施例１のショットキーダイオードの電流−電圧特性を示す。（Ａ）は、エッチングにより作製したショットキーダイオードの、（Ｂ）は、再成長により作製したショットキーダイオードの、（Ｘ）は、従来のＧａＮを用いて作製したショットキーダイオードの電流−電圧特性である。従来のショットキーダイオードは、逆方向電圧９０Ｖにおいて、逆方向電流が流れ始めるため、その耐圧は９０Ｖ程度である。実施例１では、（Ａ）エッチングにより作製したショットキーダイオードの耐圧は９００Ｖ、（Ｂ）再成長により作製したショットキーダイオードの耐圧は９２０Ｖである。従来と比較して、ショットキーダイオードの耐圧を約１０倍増加することができる。

このように高い耐圧が得られる理由は、ＡｌＮの絶縁破壊電界強度がＧａＮのそれよりも大きいこと、およびＡｌＮとショットキー電極のショットキーバリアが非常に高く、リーク電流が極めて低いためである。

一般的に、半導体表面をエッチングすると加工ダメージが導入され、これにより耐圧は減少する。しかし、実施例１では、（Ａ）エッチングを用いる手法と（Ｂ）再成長を用いる手法とに関わらず、ショットキーダイオードはほぼ同様の高い耐圧を示す。ＡｌＮの場合に、エッチング加工を施しても、良好なショットキー特性が得られる理由は、エピタキシャル成長した結晶品質の良いＡｌＮは、原子間結合力が強く、エッチングなどによってもダメージが導入されにくい性質を有するからである。電子デバイスの作製過程において、エッチング加工を用いることができれば、デバイス設計の自由度を高めることができる。

（Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度範囲）
図７に、Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度と耐圧の関係を示す。実施例１では、Ｓｉドープｎ型ＡｌＮ層３３のＳｉ濃度を１×１０^１７ｃｍ^−３とした。ここでは、図５に示した再成長による手法で、Ｓｉ濃度を変えてショットキーダイオードを作製した。５００Ｖ以上の耐圧は、Ｓｉ濃度が５×１０^１８ｃｍ^−３以下において得られる。Ｓｉ濃度が５×１０^１６ｃｍ^−３では、耐圧は１０００Ｖまで増加する。ただし、５×１０^１６ｃｍ^−３以下では、ショットキーダイオードは動作しなくなる。これは、Ｓｉ濃度が５×１０^１６ｃｍ^−３以下では、高い導電性を有するｎ型ＡｌＮが得られないからである。

一方、Ｓｉ濃度が５×１０^１８ｃｍ^−３以上の場合、Ｓｉ濃度の増加とともに、耐圧は急激に減少する。これより、Ｓｉドープｎ型ＡｌＮのＳｉ濃度を５×１０^１６ｃｍ^−３から５×１０^１８ｃｍ^−３の範囲にすることで、高耐圧のショットキーダイオードを作製することができる。

（高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度範囲）
実施例１では、オーミック電極３６とＳｉドープｎ型ＡｌＮ層３３との間に、高濃度Ｓｉドープｎ型ＡｌＮ層３４が挿入されている。高出力電子デバイスでは、電力損失を下げるためには、オーミック電極３６の接触抵抗を下げる必要がある。図８に、高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度と接触抵抗の関係を示す。

接触抵抗は、伝送線路（ＴＬＭ）法を用いて求めた。Ｓｉ濃度が５×１０^１８ｃｍ^−３以下の場合は、接触抵抗が２×１０^−４Ωｃｍ^２と高い。Ｓｉ濃度を１×１０^１９ｃｍ^−３以上にすることにより、接触抵抗が１×１０^−４Ωｃｍ^２以下へと大幅に低下する。さらに、Ｓｉ濃度を５×１０^１９ｃｍ^−３以上にすることにより、接触抵抗は２×１０^−５Ωｃｍ^２以下まで低減できる。従って、オーミック電極３６とＳｉドープｎ型ＡｌＮ層３３との間に挿入する高濃度Ｓｉドープｎ型ＡｌＮ層３４のＳｉ濃度を、１×１０^１９ｃｍ^−３以上にすることにより、電力損失が極めて低い高出力電子デバイスを作製することができる。

（高濃度Ｓｉドープｎ型ＡｌＮ層の膜厚）
図５を参照して述べたように、再成長によりショットキーダイオードを作製する場合、リフトオフによりＳｉＯ_２マスク３７およびＳｉＯ_２マスク上の高濃度Ｓｉドープｎ型ＡｌＮ層３４を除去する（図５（ｃ）〜（ｄ））。従来のＧａＮを用いたショットキーダイオードの場合には、ＳｉＯ_２マスク上にＧａＮが堆積しないので、容易にＧａＮを除去することができる。しかし、Ａｌが含まれるＡｌＮやＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ＜１、以下、組成の範囲の表示は省略する）の場合には、ＳｉＯ_２マスク上にＡｌＮやＡｌ_ＹＧａ_１−ＹＮが堆積するために、それらを除去することは困難になる。

図９に、リフトオフにより除去できる高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層の膜厚とＡｌ組成との関係を示す。高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を再成長する場合に、リフトオフにより除去できる場合を〇で、できなかった場合を×で示す。高濃度Ｓｉドープｎ型ＡｌＮ（Ａｌ組成Ｙ＝１）の場合、その膜厚が１００ｎｍ以下であれば、リフトオフにより除去できることがわかる。リフトオフにより除去できる高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層の膜厚は、Ａｌ組成Ｙの減少とともに増加する。これより、再成長を用いて高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を形成する場合には、膜厚を１００ｎｍ以下にする。

（基板材料）
実施例１では、絶縁性基板として半絶縁性ＡｌＮ（０００１）基板を用いている。基板材料と耐圧の関係について調べた結果を表１に示す。

図５を参照して述べたように、再成長によりショットキーダイオードを作製した。絶縁性基板として、半絶縁性ＡｌＮ（０００１）基板、半絶縁性ＳｉＣ（０００１）基板、絶縁性サファイア（０００１）基板、半絶縁性ＧａＮ（０００１）基板、半絶縁性ＧａＡｓ（１１１）基板、および半絶縁性Ｓｉ（１１１）基板を調べた。５００Ｖ以上の耐圧は、半絶縁性ＡｌＮ（０００１）基板、半絶縁性ＳｉＣ（０００１）基板、および絶縁性サファイア（０００１）基板においてのみ得られた。従って、Ｓｉドープｎ型ＡｌＮを用いた高出力電子デバイスには、絶縁性基板として半絶縁性ＡｌＮ（０００１）基板、半絶縁性ＳｉＣ（０００１）基板、および絶縁性サファイア（０００１）基板のいずれかを用いればよいことがわかる。

図１０に、実施例２−１にかかるＳｉドープｎ型ＡｌＮを用いた縦型ショットキーダイオードを示す。（Ｃ）成長表面が（０００１）面であるｎ型ＡｌＮ基板を用いたショットキーダイオードである。作製工程は、最初に、（１）ＭＯＣＶＤ法により、ｎ型ＡｌＮ（０００１）基板４１上に、膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３のＳｉドープｎ型ＡｌＮ層４２をエピタキシャル成長させる。（２）Ｓｉドープｎ型ＡｌＮ層４２上にショットキー電極（Ｐｄ／Ａｕ）４３を形成する。（３）ｎ型ＡｌＮ（０００１）基板４１の裏面にオーミック電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）４４を形成する。

ここでは、ｎ型ＡｌＮ（０００１）基板４１を用いたが、ｎ型ＳｉＣ（０００１）基板を用いても、Ｓｉドープｎ型ＡｌＮ層４２の成長表面は（０００１）面となる。

図１１に、実施例２−２にかかるＳｉドープｎ型ＡｌＮを用いた縦型ショットキーダイオードを示す。（Ｄ）成長表面が（０００−１）面（本明細書では、図１０，１１に示したように、「１」に上付きバーの符号は、「−１」と表現する。）であるｎ型ＡｌＮ基板を用いたショットキーダイオードである。作製工程は、最初に、（１）ＭＯＣＶＤ法により、ＡｌＮ（０００−１）基板５１上に、膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３のＳｉドープｎ型ＡｌＮ層５２と、膜厚１０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層５３とをエピタキシャル成長させる。（２）高濃度Ｓｉドープｎ型ＡｌＮ層５３上にオーミック電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）５４を形成する。（３）ｎ型ＡｌＮ（０００−１）基板５１の裏面にショットキー電極（Ｐｄ／Ａｕ）５５を形成する。

ここでは、ｎ型ＡｌＮ（０００−１）基板５１を用いたが、ｎ型ＳｉＣ（０００−１）基板を用いても、Ｓｉドープｎ型ＡｌＮ層５２の成長表面は（０００−１）面となる。

図１２に、実施例２の縦型ショットキーダイオードの電流−電圧特性を示す。（Ｃ）は、成長表面が（０００１）面であるｎ型ＡｌＮ基板を用いたショットキーダイオードの、（Ｄ）は、成長表面が（０００−１）面であるｎ型ＡｌＮ基板を用いたショットキーダイオードの、（Ｘ）は、従来のＧａＮを用いて作製したショットキーダイオードの電流−電圧特性である。従来のショットキーダイオードの耐圧は９０Ｖ程度である。実施例２では、（Ｃ）成長表面が（０００１）面であるｎ型ＡｌＮ基板を用いたショットキーダイオードの耐圧は１０００Ｖ、（Ｄ）成長表面が（０００−１）面であるｎ型ＡｌＮ基板を用いたショットキーダイオードの耐圧は９００Ｖである。従来と比較して、ショットキーダイオードの耐圧を約１０倍増加することができる。

ここでは、ｎ型ＡｌＮ（０００１）基板またはｎ型ＡｌＮ（０００−１）基板を用いたが、その代わりに、ｎ型ＳｉＣ（０００１）基板またはｎ型ＳｉＣ（０００−１）基板を用いてもよい。ただし、耐圧は２０％程度減少するが、従来のショットキーダイオードと比較しても、充分に高い耐圧のショットキーダイオードを作製することができる。

図１３に、実施例３にかかるＳｉドープｎ型ＡｌＮ層を用いた電界効果トランジスタを示す。ここでは、図４に示した（Ａ）エッチングにより作製する方法と同様にして、電界効果トランジスタを作製する手順を示す。（１）ＭＯＣＶＤ法により、半絶縁性基板であるＡｌＮ（０００１）基板６１上に、膜厚１．０μｍのアンドープＡｌＮ層６２と、膜厚１．０μｍ、Ｓｉ濃度１×１０^１８ｃｍ^−３のＳｉドープｎ型ＡｌＮ層６３と、膜厚３ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層６４をエピタキシャル成長する。（２）高濃度Ｓｉドープｎ型ＡｌＮ層６４上に、ドレイン電極６５およびソース電極６７（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）を形成する。

（３）高濃度Ｓｉドープｎ型ＡｌＮ層６４の一部を、Ｓｉドープｎ型ＡｌＮ層６３が露出するまで、塩素ガスを用いたドライエッチング（反応性イオンエッチング）により取り除く。（４）露出したＳｉドープｎ型ＡｌＮ層６３上にゲート電極６６（Ｐｄ／Ａｕ）を形成する。

なお、図５に示した（Ｂ）再成長により作製する方法と同様にして、電界効果トランジスタを作製することもできる。

実施例３にかかるＳｉドープｎ型ＡｌＮ層を用いた電界効果トランジスタであって、（Ａ）エッチングを用いる手法により作製した電界効果トランジスタと、（Ｂ）再成長を用いる手法により作製した電界効果トランジスタと、従来のＧａＮを用いて作成したヘテロ構造電界効果トランジスタの特性を表２に示す。

従来の電界効果トランジスタは、最大動作電圧は８０Ｖ程度である。実施例３では、（Ａ）エッチングを用いる手法により作製した電界効果トランジスタの最大動作電圧は７００Ｖ、（Ｂ）再成長を用いる手法により作製した電界効果トランジスタの最大動作電圧は７２０Ｖである。従来と比較して、電界効果トランジスタの動作電圧を約９倍も増加できる。

（電界効果トランジスタの作製）
図１４に、実施例４−１にかかる電界効果トランジスタを示す。ここでは、図５に示した（Ｂ）再成長により作製する方法と同様にして、（Ｅ）ＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタを作製する手順を示す。（１）ＭＯＣＶＤ法により、ＡｌＮ（０００１）基板７１上に、膜厚１μｍのアンドープＡｌＮ層７２と、膜厚０．５μｍ、Ｓｉ濃度１×１０^１８ｃｍ^−３のＳｉドープｎ型ＡｌＮ層７３と、Ａｌ組成Ｘ＝０．８、膜厚３０ｎｍのＡｌ_ＸＧａ_１−ＸＮチャネル層７８と、膜厚５ｎｍのＡｌＮキャップ層７９をエピタキシャル成長させる。（２）ＳｉＯ_２マスクをスパッタリング法により堆積する。（３）ＭＯＣＶＤ法により、膜厚４０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層７４を再成長させる。

（４）リフトオフによりＳｉＯ_２マスクおよびＳｉＯ_２マスク上の高濃度Ｓｉドープｎ型ＡｌＮ層７４を除去する。（５）再成長により形成した高濃度Ｓｉドープｎ型ＡｌＮ層７４上に、ドレイン電極７５およびソース電極７７（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）を形成する。（６）ＡｌＮキャップ層７９上にゲート電極７６（Ｐｄ／Ａｕ）を形成する。

図１５に、実施例４−２にかかる電界効果トランジスタを示す。（Ｆ）エッチングと再成長によりＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタを作製する。電界効果トランジスタは、ＡｌＮ（０００１）基板８１上に、アンドープＡｌＮ層８２、Ｓｉドープｎ型ＡｌＮ層８３が順に積層されている。さらに、Ｓｉドープｎ型ＡｌＮ層８３上に、Ａｌ_ＸＧａ_１−ＸＮチャネル層８８とＡｌＮキャップ層８９が積層されている。ＡｌＮキャップ層８９とＡｌ_ＸＧａ_１−ＸＮチャネル層８８の一部を除去した部分に、高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層８４が形成され、高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層８４上にドレイン電極８５およびソース電極８７（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）が形成されている。ＡｌＮキャップ層８９の残された部分には、ゲート電極８６（Ｐｄ／Ａｕ）が形成されている。

図１６に、実施例４−２にかかる電界効果トランジスタを作製する方法を示す。（図１６（ａ））ＭＯＣＶＤ法により、ＡｌＮ（０００１）基板８１上に、膜厚１μｍのアンドープＡｌＮ層８２と、膜厚０．５μｍ、Ｓｉ濃度１×１０^１８ｃｍ^−３のＳｉドープｎ型ＡｌＮ層８３と、Ａｌ組成Ｘ＝０．８、膜厚３０ｎｍのＡｌ_ＸＧａ_１−ＸＮチャネル層８８と、膜厚５ｎｍのＡｌＮキャップ層８９とをエピタキシャル成長させる。（図１６（ｂ））ＳｉＯ_２マスク９０をスパッタリング法により堆積する。（図１６（ｃ））ＡｌＮキャップ層８９とＡｌ_ＸＧａ_１−ＸＮチャネル層８８の一部を、Ａｌ_ＸＧａ_１−ＸＮチャネル層８８が露出するまで、塩素ガスを用いたドライエッチング（反応性イオンエッチング）により取り除く。

（図１６（ｄ））ＭＯＣＶＤ法により、Ａｌ組成Ｙ＝０．７５、膜厚４０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層８４を再成長させる。（図１６（ｅ））リフトオフによりＳｉＯ_２マスク９０およびＳｉＯ_２マスク９０上の高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層８４を除去する。（図１６（ｆ））再成長により形成した高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層８４上に、ドレイン電極８５とソース電極８７とを形成する。（図１６（ｇ））ＡｌＮキャップ層８９上にゲート電極８６を形成する。

なお、図５に示した（Ｂ）再成長により作製する方法と同様にして、電界効果トランジスタを作製することもできる。

（Ｅ）再成長により作製したＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタと、（Ｆ）エッチングと再成長により作製したＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタと、従来のＧａＮを用いて作成したヘテロ構造電界効果トランジスタの特性を表３に示す。

従来の電界効果トランジスタは、最大動作電圧は８０Ｖ程度である。実施例４では、（Ｅ）再成長により作製した電界効果トランジスタの最大動作電圧は６００Ｖ、（Ｆ）エッチングと再成長を用いて作製した電界効果トランジスタの最大動作電圧は６００Ｖである。従来と比較して、電界効果トランジスタの動作電圧を約７．５倍増加することができる。さらに、ＡｌＮ／ＡｌＧａＮ／ＡｌＮ電界効果トランジスタの最大相互コンタクタンスは、８００ｍＳ／ｍｍ、最大ドレイン電流は２Ａ／ｍｍ以上と非常に高い。これより、ＡｌＧａＮチャネル層を、ＡｌＮキャップ層とＳｉドープｎ型ＡｌＮ層とで挟むことにより、高出力特性が極めて優れた電界効果トランジスタを作製することができる。

（チャネル膜厚とＡｌ組成）
図１７に、ＡｌＮ／Ａｌ_ＸＧａ_１−ＸＮ／ＡｌＮ電界効果トランジスタのＡｌ_ＸＧａ_１−ＸＮチャネル層の膜厚とＡｌ組成Ｘとの関係を示す。実施例４では、Ａｌ_ＸＧａ_１−ＸＮチャネル層７８，８８のＡｌ組成Ｘを０．８および膜厚を３０ｎｍとした。最大動作電圧が１００Ｖ以上、最大相互コンタクタンスが５００ｍＳ／ｍｍ以上、最大ドレイン電流が１Ａ／ｍｍ以上と高出力特性が優れた電界効果トランジスタが得られる条件を〇、特性が劣化する条件を×で示す。

Ａｌ_ＸＧａ_１−ＸＮチャネル層７８，８８のＡｌ組成Ｘが０．９を超えると、いかなる膜厚においても優れた特性は得られない。Ａｌ組成Ｘが０．９では膜厚を２００ｎｍ以下、Ａｌ組成Ｘが０．７では膜厚を１５０ｎｍ以下、Ａｌ組成Ｘが０．５では膜厚を１００ｎｍ以下、Ａｌ組成Ｘが０．２では膜厚を５０ｎｍ以下、Ａｌ組成Ｘが０では膜厚を２０ｎｍ以下においてのみ優れた特性が得られる。Ａｌ_ＸＧａ_１−ＸＮチャネル層７８，８８の膜厚をｔ（ｎｍ）とすると、Ａｌ組成Ｘが０．９以下において、
ｔ＜２０＋２００×Ｘ、
の条件下においてのみ、高出力特性が優れた電界効果トランジスタが得られる。

また、高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層８４のＡｌ組成Ｙとの関係では、Ｙ≦Ｘとするのがよい。ゲート電極８６とソース電極８７の接触抵抗を低減することができ、素子抵抗の低減により、電力損失が極めて低い高出力電子デバイスを作製することができる。

（Ｓｉ濃度とドレイン電流）
図１８に、Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度と最大ドレイン電流の関係を示す。実施例４では、Ｓｉドープｎ型ＡｌＮ層７３，８３のＳｉ濃度を１×１０^１８ｃｍ^−３とした。１Ａ／ｍｍ以上の最大ドレイン電流は、Ｓｉ濃度が５×１０^１６ｃｍ^−３から５×１０^１８ｃｍ^−３の範囲においてのみ得られる。ただし、５×１０^１６ｃｍ^−３以下では、電界効果トランジスタは動作しなくなる。これは、Ｓｉ濃度が５×１０^１６ｃｍ^−３以下では、高い導電性を有するｎ型ＡｌＮが得られないからである。従って、Ｓｉドープｎ型ＡｌＮ層７３，８３のＳｉ濃度を、５×１０^１６ｃｍ^−３から５×１０^１８ｃｍ^−３の範囲にすることで、最大ドレイン電流が高い電界効果トランジスタを作製することができる。

（キャップ膜厚とｇｍ）
図１９に、ＡｌＮキャップ層の膜厚と最大相互コンダクタンスの関係を示す。実施例４では、ＡｌＮキャップ層７９，８９の膜厚を５ｎｍとした。５００ｍＳ／ｍｍ以上の最大相互コンタクタンスは、ＡｌＮキャップ層７９，８９の膜厚が１５ｎｍ以下においてのみ得られる。膜厚を３ｎｍにおいては、最大相互コンタクタンスは９００ｍＳ／ｍｍまで増加する。ＭＯＣＶＤ法によりＡｌＮキャップ層７９，８９を成長させるため、ＡｌＮキャップ層７９，８９の膜厚は０．５ｎｍの精度で制御できる。従って、ＡｌＮキャップ層の膜厚を１５ｎｍ以下にすることで、最大相互コンタクタンスが高い電界効果トランジスタを作製することができる。

（電界効果トランジスタの作製）
図２０に、実施例５−１にかかるＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタを示す。（Ｇ）エッチングと再成長により作製したＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタの構造を示す。ここでは、図１６に示した実施例４−２の手順と同様にして、電界効果トランジスタを作製する手順を示す。（１）ＭＯＣＶＤ法により、ＡｌＮ（０００１）基板１０１上に、膜厚１μｍのアンドープＡｌＮ層１０２と、０．１分子層のＳｉ層１０３と、膜厚８ｎｍのＡｌＮキャップ層１０９とをエピタキシャル成長させる。（２）ＳｉＯ_２マスクをスパッタリング法により堆積する。（３）ＡｌＮキャップ層１０９とＳｉ層１０３の一部をアンドープＡｌＮ層１０２が露出するまで、塩素ガスを用いたドライエッチング（反応性イオンエッチング）により取り除く。

（４）ＭＯＣＶＤ法により、膜厚４０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層１０４を再成長させる。（５）リフトオフによりＳｉＯ_２マスクを除去する。（６）再成長により形成した高濃度Ｓｉドープｎ型ＡｌＮ層１０４上に、ドレイン電極１０５とソース電極１０７（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）とを形成する。（７）ＡｌＮキャップ層１０９上にゲート電極１０６（Ｐｄ／Ａｕ）を形成する。

図２１に、実施例５−２にかかるＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタを示す。（Ｈ）再成長により作製したＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタの構造を示す。ここでは、図５に示した実施例１の手順と同様にして、電界効果トランジスタを作製する手順を示す。（１）ＭＯＣＶＤ法により、ＡｌＮ（０００１）基板１１１上に、膜厚１μｍのアンドープＡｌＮ層１１２と、０．１分子層のＳｉ層１１３と、膜厚８ｎｍのＡｌＮキャップ層１１９とをエピタキシャル成長させる。（２）ＳｉＯ_２マスクをスパッタリング法により堆積する。（３）ＭＯＣＶＤ法により、膜厚４０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３の高濃度Ｓｉドープｎ型ＡｌＮ層１１４を再成長する。

（４）リフトオフによりＳｉＯ_２マスクおよびＳｉＯ_２マスク上の高濃度Ｓｉドープｎ型ＡｌＮ層１１４を除去する。（５）再成長により形成した高濃度Ｓｉドープｎ型ＡｌＮ層１１４上に、ドレイン電極１１５およびソース電極１１７（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）を形成する。（６）ＡｌＮキャップ層１１９上にゲート電極１１６（Ｐｄ／Ａｕ）を形成する。

（Ｇ）エッチングと再成長により作製したＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタと、（Ｈ）再成長により作製したＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタと、従来のＧａＮを用いて作成したヘテロ構造電界効果トランジスタの特性を表４に示す。

従来の電界効果トランジスタは、最大動作電圧は８０Ｖ程度である。実施例５では、（Ｇ）エッチングと再成長により作製したＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタの最大動作電圧は５６０Ｖ、（Ｈ）再成長により作製したＡｌＮ／Ｓｉ／ＡｌＮ電界効果トランジスタの最大動作電圧は５５０Ｖである。従来と比較して、電界効果トランジスタの動作電圧を約７倍も増加することができる。

（Ｓｉの膜厚）
図２２に、Ｓｉ層の堆積量と最大ドレイン電流の関係を示す。前述のように、実施例５では、Ｓｉ層１０３，１１３の堆積量を０．１分子層とした。０．５Ａ／ｍｍ以上の最大ドレイン電流は、Ｓｉ層１０３，１１３の堆積量が１分子層以下においてのみ得られる。ただし、Ｓｉ層を挿入しない場合には、電界効果トランジスタは動作しなくなる。従って、Ｓｉ層１０３，１１３の堆積量を１分子層以下にすることで、最大ドレイン電流が高い電界効果トランジスタを作製することができる。

上述したように、ショットキーダイオードのショットキー電極、電界効果トランジスタのゲート電極には、Ｐｄ／Ａｕを用いた。これら電極には高い耐圧を有するショットキー特性が求められる。これら電極に用いる材料と耐圧の関係を調べた結果を表５に示す。

図３に示した実施例１のショットキーダイオードを作製して、耐圧の測定を行った。ショットキー電極に用いる金属材料として、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉ，Ｍｇ，Ｉｎを調べた。５００Ｖ以上の高い耐圧は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉでのみ得られる。また、これらの電極の上に別の電極を積層した場合でも、Ｓｉドープｎ型ＡｌＮ層またはＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか最低１つが接触していれば、高い耐圧が得られる。

（電極を形成する構造）
上述したように、ショットキーダイオードのオーミック電極、電界効果トランジスタのソース電極およびドレイン電極は、高濃度Ｓｉドープｎ型ＡｌＮ層上に形成した。これらの電極には、低い接触抵抗を有するオーミック特性が求められる。オーミック電極を形成する構造とオーミック電極の接触抵抗の関係を調べた。接触抵抗は、伝送線路（ＴＬＭ）法を用いて求めた。作製した構造は、次の４つである。

（Ａ）ＡｌＮ（０００１）基板上にアンドープＡｌＮ層（膜厚０．５μｍ）、Ｓｉドープｎ型ＡｌＮ層（膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３）をエピタキシャル成長した構造。ここでは、高濃度Ｓｉドープｎ型ＡｌＮ層を用いていない。
（Ｂ）ＡｌＮ（０００１）基板上にアンドープＡｌＮ層（膜厚０．５μｍ）、Ｓｉドープｎ型ＡｌＮ層（膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３）、高濃度Ｓｉドープｎ型ＡｌＮ層（膜厚１０ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３）をエピタキシャル成長した構造。
（Ｃ）ＡｌＮ（０００１）基板上にアンドープＡｌＮ層（膜厚０．５μｍ）、Ｓｉドープｎ型ＡｌＮ層（膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３）、高濃度Ｓｉドープｎ型ＡｌＮ層（膜厚３ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３）、高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ組成傾斜層（Ａｌ組成Ｚは１から０へと連続的に変化、膜厚３ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３）、高濃度Ｓｉドープｎ型ＧａＮ層（膜厚３ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３）をエピタキシャル成長した構造。
（Ｄ）ＡｌＮ（０００１）基板上にアンドープＡｌＮ層（膜厚０．５μｍ）、Ｓｉドープｎ型ＡｌＮ層（膜厚４μｍ、Ｓｉ濃度１×１０^１７ｃｍ^−３）、高濃度Ｓｉドープｎ型ＡｌＮ層（膜厚３ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３）、高濃度Ｓｉドープｎ型ＡｌＮ層（膜厚３ｎｍ、Ｓｉ濃度５×１０^１９ｃｍ^−３）と高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ層（膜厚３ｎｍ、Ａｌ組成Ｚ＝０．２、Ｓｉ濃度５×１０^１９ｃｍ^−３）とを交互に積層した超格子層（５周期）をエピタキシャル成長した構造。

（Ａ）から（Ｄ）の構造で得られた、オーミック電極の接触抵抗を表６に示す。

接触抵抗が低いほど、高周波での動作が可能であり、また損失を低減できる。（Ａ）と（Ｂ）とを比較すると、Ｓｉドープｎ型ＡｌＮ層とオーミック電極の間に高濃度ＳｉドープＡｌＮ層を挿入することにより、接触抵抗を５００分の１以下に、大幅に低下できることがわかる。従って、高濃度ＳｉドープＡｌＮ層を用いる構造により、高出力電子デバイスの高周波化と低損失化とを図ることができる。

（Ｂ）と（Ｃ）とを比較すると、高濃度Ｓｉドープｎ型ＡｌＮ層上に、さらに高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ組成傾斜層、高濃度Ｓｉドープｎ型ＧａＮ層を挿入することにより、接触抵抗を低下できることがわかる。（Ｂ）と（Ｄ）とを比較すると、高濃度Ｓｉドープｎ型ＡｌＮ層上に、高濃度ドープＡｌＮ／Ａｌ_ＺＧａ_１−ＺＮ超格子層を挿入することで、接触抵抗を低下できることがわかる。

（電極の種類）
上述したように、ショットキーダイオードのオーミック電極、電界効果トランジスタのソース電極およびドレイン電極には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕを用いた。これら電極には低い接触抵抗が求められる。これら電極に用いる材料と接触抵抗の関係を調べた結果を表７に示す。

上述した実施例７の（Ｂ）の構造を作製し、ＴＬＭ法により接触抵抗を測定した。これら電極に用いる金属材料として、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉ，Ｍｇ，Ｉｎを調べた。１０^−５Ωｃｍ^２台の極めて低い接触抵抗は、Ｍｏ，Ｗ，Ｔａ，Ａｌ，Ｔｉでのみ得られる。また、これらの金属の上に別の金属を積層した場合でも、同様に低い接触抵抗が得られる。

１１ ｎ型ＧａＮ基板
１２ Ｓｉドープｎ型ＧａＮ層
１３，３５，４３，５４ ショットキー電極
１４，３６，４４，５５ オーミック電極
２１ 基板
２２ アンドープＧａＮ層
２３ ＳｉドープＡｌＧａＮキャップ層
２４，６７，７７，８７，１０７，１１７ ソース電極
２５，６６，７６，８６，１０６，１１６ ゲート電極
２６，６５，７５，８５，１０５，１１５ ドレイン電極
３１，４１，６１，７１，８１，１０１，１１１ ＡｌＮ（０００１）基板
３２，６２，７２，８２，１０２，１１２ アンドープＡｌＮ層
３３，４２，５２，６３，７３，８３ Ｓｉドープｎ型ＡｌＮ層
３４，５３，６４，７４，８４，１０４，１１４ 高濃度Ｓｉドープｎ型ＡｌＮ層
３７，９０ ＳｉＯ_２マスク
５１ ＡｌＮ（０００−１）基板
７８，８８ Ａｌ_ＸＧａ_１−ＸＮチャネル層
７９，８９，１０９，１１９ ＡｌＮキャップ層
１０３，１１３ Ｓｉ層

Claims (14)

1. 半絶縁性基板上に積層されたアンドープＡｌＮ層と、
   該アンドープＡｌＮ層上に積層されたＳｉドープｎ型ＡｌＮ層と、
   該Ｓｉドープｎ型ＡｌＮ層上に積層されたＡｌ_ＸＧａ_１−ＸＮチャネル層と、
   該Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層されたＡｌＮキャップ層と、
   該ＡｌＮキャップ層上に、高濃度Ｓｉドープｎ型ＡｌＮ層を介して形成されたドレイン電極およびソース電極と、
   前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、
   前記Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層のＡｌ組成Ｘは、０．９以下であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の膜厚ｔ（ｎｍ）は、ｔ＜２０＋２００×Ｘの関係を満たし、前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１９ｃｍ^−３以上であり、
   前記ゲート電極の材料は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触していることを特徴とする電界効果トランジスタ。
2. 半絶縁性基板上に積層されたアンドープＡｌＮ層と、
   該アンドープＡｌＮ層上に積層されたＳｉドープｎ型ＡｌＮ層と、
   該Ｓｉドープｎ型ＡｌＮ層上に積層されたＡｌ_ＸＧａ_１−ＸＮチャネル層と、
   該Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層されたＡｌＮキャップ層と、
   該ＡｌＮキャップ層と前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の一部を除去した部分に、高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を介して形成されたドレイン電極およびソース電極と、
   前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、
   前記Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層のＡｌ組成Ｘは、０．９以下であり、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の膜厚ｔ（ｎｍ）は、ｔ＜２０＋２００×Ｘの関係を満たし、前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層のＳｉ濃度は、５×１０^１９ｃｍ^−３以上であり、Ａｌ組成ＸとＹとの関係は、Ｙ≦Ｘであり、
   前記ゲート電極の材料は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触していることを特徴とする電界効果トランジスタ。
3. 半絶縁性基板上に積層されたアンドープＡｌＮ層と、
   該アンドープＡｌＮ層上に積層され、膜厚が１分子層以下のＳｉ層と、
   該Ｓｉ層上に積層され、膜厚が１５ｎｍ以下のＡｌＮキャップ層と、
   該ＡｌＮキャップ層と前記Ｓｉ層と前記アンドープＡｌＮ層の一部を除去した部分に、高濃度Ｓｉドープｎ型ＡｌＮ層を介して形成されたドレイン電極およびソース電極と、
   前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、
   前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、１×１０^１９ｃｍ^−３以上であることを特徴とする電界効果トランジスタ。
4. 半絶縁性基板上に積層されたアンドープＡｌＮ層と、
   該アンドープＡｌＮ層上に積層され、膜厚が１分子層以下のＳｉ層と、
   該Ｓｉ層上に積層され、膜厚が１５ｎｍ以下のＡｌＮキャップ層と、
   該ＡｌＮキャップ層上に、高濃度Ｓｉドープｎ型ＡｌＮ層を介して形成されたドレイン電極およびソース電極と、
   前記ＡｌＮキャップ層上に形成されたゲート電極とを備え、
   前記高濃度Ｓｉドープｎ型ＡｌＮ層のＳｉ濃度は、１×１０^１９ｃｍ^−３以上であることを特徴とする電界効果トランジスタ。
5. 前記高濃度Ｓｉドープｎ型ＡｌＮ層と前記ドレイン電極およびソース電極との間に、高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ組成傾斜層と、高濃度Ｓｉドープｎ型ＧａＮ層とを形成し、前記高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ組成傾斜層のＡｌ組成Ｚを、前記高濃度Ｓｉドープｎ型ＡｌＮ層から前記高濃度Ｓｉドープｎ型ＧａＮ層に向けて１から０へと連続的に変化させ、前記高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ組成傾斜層および前記高濃度Ｓｉドープｎ型ＧａＮ層のＳｉ濃度は、１×１０^１９ｃｍ^−３以上であることを特徴とする請求項１ないし４のいずれかに記載の電界効果トランジスタ。
6. 前記高濃度Ｓｉドープｎ型ＡｌＮ層と前記ドレイン電極およびソース電極との間に、高濃度Ｓｉドープｎ型ＡｌＮ層と高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ層とを交互に積層した超格子層を形成し、前記高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ層のＡｌ組成Ｚは、０〜０．９であり、前記高濃度Ｓｉドープｎ型ＡｌＮ層および前記高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ層の膜厚は、５ｎｍ以下であり、記高濃度Ｓｉドープｎ型ＡｌＮ層および前記高濃度Ｓｉドープｎ型Ａｌ_ＺＧａ_１−ＺＮ層のＳｉ濃度は、１×１０^１９ｃｍ^−３以上であることを特徴とする請求項１ないし４のいずれかに記載の電界効果トランジスタ。
7. 前記ドレイン電極およびソース電極は、Ｍｏ，Ｗ，Ｔａ，Ａｌ，Ｔｉのいずれか１つが含まれ、
   前記高濃度Ｓｉドープｎ型ＡｌＮ層、前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層、前記高濃度Ｓｉドープｎ型ＧａＮ層または前記超格子層の表面とＴｉ，Ａｌ，Ｗ，Ｍｏ，Ｔａのいずれか１つの材料が接触していることを特徴とする請求項６に記載の電界効果トランジスタ。
8. 前記ゲート電極の材料は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、
   前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触していることを特徴とする請求項３または４に記載の電界効果トランジスタ。
9. 前記半絶縁性基板は、成長表面が（０００１）面であるＡｌＮ基板、ＳｉＣ基板、サファイア基板のいずれかであることを特徴とする請求項１ないし４のいずれかに記載の電界効果トランジスタ。
10. 半絶縁性基板上にアンドープＡｌＮ層を積層し、Ｓｉ濃度が５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であるＳｉドープｎ型ＡｌＮ層を、前記アンドープＡｌＮ層上に積層し、Ａｌ組成Ｘが０．９以下であり、膜厚ｔ（ｎｍ）がｔ＜２０＋２００×Ｘの関係を満たすＡｌ_ＸＧａ_１−ＸＮチャネル層を、前記Ｓｉドープｎ型ＡｌＮ層上に積層し、膜厚が１５ｎｍ以下のＡｌＮキャップ層を、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層し、Ａｌ組成ＹがＡｌ組成ＸとＹ≦Ｘの関係を満たし、Ｓｉ濃度が１×１０^１９ｃｍ^−３以上である高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を積層する第１の工程と、
    前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層の一部を、前記ＡｌＮキャップ層が露出するまでエッチングにより取り除く第２の工程と、
    露出した前記ＡｌＮキャップ層上にゲート電極を形成する工程であって、前記ゲート電極は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触している、第３の工程と、
    前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層上にソース電極およびドレイン電極を形成する第４の工程と
    を備えたことを特徴とする電界効果トランジスタの製造方法。
11. 半絶縁性基板上にアンドープＡｌＮ層を積層し、Ｓｉ濃度が５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であるＳｉドープｎ型ＡｌＮ層を、前記アンドープＡｌＮ層上に積層し、Ａｌ組成Ｘが０．９以下であり、膜厚ｔ（ｎｍ）がｔ＜２０＋２００×Ｘの関係を満たすＡｌ_ＸＧａ_１−ＸＮチャネル層を、前記Ｓｉドープｎ型ＡｌＮ層上に積層し、膜厚が１５ｎｍ以下のＡｌＮキャップ層を、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層する第１の工程と、
    前記ＡｌＮキャップ層上に、Ａｌ組成ＹがＡｌ組成ＸとＹ≦Ｘの関係を満たし、Ｓｉ濃度が１×１０^１９ｃｍ^−３以上である高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を、再成長により選択的に形成する第２の工程と、
    前記ＡｌＮキャップ層上にゲート電極を形成する工程であって、前記ゲート電極は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触している、第３の工程と、
    再成長により形成した前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層上にソース電極およびドレイン電極を形成する第４の工程と
    を備えたことを特徴とする電界効果トランジスタの製造方法。
12. 半絶縁性基板上にアンドープＡｌＮ層を積層し、Ｓｉ濃度が５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であるＳｉドープｎ型ＡｌＮ層を、前記アンドープＡｌＮ層上に積層し、Ａｌ組成Ｘが０．９以下であり、膜厚ｔ（ｎｍ）がｔ＜２０＋２００×Ｘの関係を満たすＡｌ_ＸＧａ_１−ＸＮチャネル層を、前記Ｓｉドープｎ型ＡｌＮ層上に積層し、膜厚が１５ｎｍ以下のＡｌＮキャップ層を、前記Ａｌ_ＸＧａ_１−ＸＮチャネル層上に積層する第１の工程と、
    前記ＡｌＮキャップ層と前記Ａｌ_ＸＧａ_１−ＸＮチャネル層の一部を、前記Ｓｉドープｎ型ＡｌＮ層の近傍までエッチングにより取り除く第２の工程と、
    露出した前記Ｓｉドープｎ型ＡｌＮ層上に、Ａｌ組成ＹがＡｌ組成ＸとＹ≦Ｘの関係を満たし、Ｓｉ濃度が１×１０^１９ｃｍ^−３以上である高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層を、再成長により選択的に形成する第３の工程と、
    前記ＡｌＮキャップ層上にゲート電極を形成する工程であって、前記ゲート電極は、Ｐｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つが含まれ、前記ＡｌＮキャップ層の表面とＰｄ，Ｐｔ，Ｎｉ，Ａｕ，Ｍｏ，Ｗ，Ｔａ，Ｎｂ，Ａｌ，Ｔｉのいずれか１つの材料が接触している、第４の工程と、
    再成長により形成した前記高濃度Ｓｉドープｎ型Ａｌ_ＹＧａ_１−ＹＮ層上にソース電極およびドレイン電極を形成する第５の工程と
    を備えたことを特徴とする電界効果トランジスタの製造方法。
13. 半絶縁性基板上にアンドープＡｌＮ層を積層し、膜厚が１分子層以下のＳｉ層を前記アンドープＡｌＮ層上に積層し、膜厚が１５ｎｍ以下のＡｌＮキャップ層を前記Ｓｉ層上に積層する第１の工程と、
    前記ＡｌＮキャップ層上に、Ｓｉ濃度が１×１０^１９ｃｍ^−３以上である高濃度Ｓｉドープｎ型ＡｌＮ層を、再成長により選択的に形成する第２の工程と、
    前記ＡｌＮキャップ層上にゲート電極を形成する第３の工程と、
    再成長により形成した前記高濃度Ｓｉドープｎ型ＡｌＮ層上にソース電極およびドレイン電極を形成する第４の工程と
    を備えたことを特徴とする電界効果トランジスタの製造方法。
14. 半絶縁性基板上にアンドープＡｌＮ層を積層し、膜厚が１分子層以下のＳｉ層を前記アンドープＡｌＮ層上に積層し、膜厚が１５ｎｍ以下のＡｌＮキャップ層を前記Ｓｉ層上に積層する第１の工程と、
    前記ＡｌＮキャップ層と前記Ｓｉ層と前記アンドープＡｌＮ層の一部をエッチングにより取り除く第２の工程と、
    露出した前記アンドープＡｌＮ層上に、Ｓｉ濃度が１×１０^１９ｃｍ^−３以上である高濃度Ｓｉドープｎ型ＡｌＮ層を、再成長により選択的に形成する第３の工程と、
    前記ＡｌＮキャップ層上にゲート電極を形成する第４の工程と、
    再成長により形成した前記高濃度Ｓｉドープｎ型ＡｌＮ層上にソース電極およびドレイン電極を形成する第５の工程と
    を備えたことを特徴とする電界効果トランジスタの製造方法。

Images