JPH10223652A - 電界効果型半導体素子 - Google Patents

Abstract

(57)【要約】 【課題】 変調ドープ法を用いることなく電界効果トラ
ンジスタのキャリア濃度と移動度を同時に向上させるこ
とができ、しかも、変調ドープ法で達成される以上のキ
ャリア濃度を得る。 【解決手段】 半絶縁性ＧａＡｓ基板１２の上に、キャ
リア濃度１×１０¹⁶ｃｍ^-3以下でＳｉをドープした第１
の高抵抗半導体（ＧａＡｓ）層１３をエピタキシャル成
長させ、その上にキャリア濃度１×１０¹⁹ｃｍ^-3以上で
Ｓｉをドープした、膜厚１０ｎｍ以下の低抵抗半導体
（ＧａＡｓ）層１４をエピタキシャル成長させ、その上
にキャリア濃度１×１０¹⁶ｃｍ^-3以下でＳｉをドープし
た第２の高抵抗半導体（ＧａＡｓ）層１５をエピタキシ
ャル成長させる。ついで、第２の高抵抗半導体層１５の
上にコンタクト層１６を介してソース電極１７及びドレ
イン電極１８を形成し、ソース電極１７及びドレイン電
極１８間において、第２の高抵抗半導体層１５の上にゲ
ート電極２０を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電界効果型半導体素
子、特に電界効果トランジスタに関する。

【０００２】

【従来の技術】電界効果トランジスタ（ＦＥＴ）の性能
向上を図り高速デバイスを得るためには、電子走行層の
電子移動度を向上させることが重要である。一方、能動
素子として増幅作用を行なうためには、電子走行層中の
キャリア濃度（電子濃度、ホール濃度）を高めることが
必要である。従って、電子走行層に要求される条件とし
ては、高電子濃度で、かつ高移動度であることが必要で
ある。

【０００３】しかし、一般に、半導体層における移動度
とキャリア濃度とは反比例関係にあり、両者を同時に高
めることは不可能とされてきた。一例として、ｎ−Ｇａ
Ａｓにおける電子濃度と移動度の関係（測定温度３００
゜Ｋ）を図１に示す。図１の横軸（対数目盛）は電子濃
度を示し、縦軸（整数目盛）はホール移動度を示す。図
１に示されている曲線は、ドナー濃度Ｎ_Dやアクセプタ
濃度Ｎ_Aなどを異ならせた種々のｎ−ＧａＡｓにおける
電子濃度とホール移動度との関係を示しており、電子濃
度とホール移動度とがほぼ反比例していることを示して
いる。

【０００４】半導体層における移動度と電子濃度を同時
に高めることを可能にする技術としては、変調ドーピン
グ法が発明され、今日のＨＥＭＴデバイスの実現に至っ
ている。図２は、変調ドープ法による積層構造を示す。
このＨＥＭＴデバイス１は、半絶縁性ＧａＡｓ基板２の
上に不純物を極力低減したｉ−ＧａＡｓ層（電子走行
層）３を成長させ、その上にｎ⁺−ＡｌＧａＡｓ層（キ
ャリア供給層）４を成長させた構造となっている。

【０００５】ＨＥＭＴデバイス１では、ｎ⁺−ＡｌＧａ
Ａｓ層４のドナー不純物から発生した電子がｉ−ＧａＡ
ｓ層３側へ移動し、ｎ⁺−ＡｌＧａＡｓ層とｉ−ＧａＡ
ｓ層のヘテロ接合界面近傍に蓄積して、電流パスとなる
チャネル５が形成される。このチャネル５を図２に破線
で示す。この結果、電子とドナー・イオンとは、ｎ⁺−
ＡｌＧａＡｓ層４とｉ−ＧａＡｓ層３との間のヘテロ接
合界面を境として空間的に分離されることになる。電子
はｉ−ＧａＡｓ層３を走行するが、走行するのに邪魔に
なるドナー・イオンが存在しないため、クーロン散乱が
減少して高電子移動度を示す。

【０００６】変調ドープ法では、上記のように電子と母
体不純物（ドナー・イオン）が分離されるため高移動度
が達成されるが、ヘテロ接合界面のエネルギー差を利用
して不純物原子の存在しない層（電子蓄積層）に電子を
蓄積させる手法であるため、蓄積される電子濃度はヘテ
ロ接合界面のエネルギー差によって決定され、現状で
は、８×１０¹²ｃｍ^-2（８×１０¹⁸ｃｍ^-3）が濃度限界
となっており、それ以上に電子濃度と移動度の同時向上
は望めない状況となっている。

【０００７】

【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、変調ドープ法を用いることなく電子移動度と電
子濃度を同時に向上させることができ、しかも、変調ド
ープ法で達成される以上のキャリア濃度を得ることがで
きる電界効果型半導体素子を提供することにある。

【０００８】

【課題を解決するための手段】請求項１に記載の電界効
果型半導体素子は、半導体基板上に第１の高抵抗半導体
層、低抵抗半導体層、第２の高抵抗半導体層を順次積層
した電界効果型半導体素子であって、前記低抵抗半導体
層は、ドーピング濃度が１×１０¹⁹ｃｍ^-3以上で、か
つ、膜厚が１０ｎｍ以下であることを特徴としている。

【０００９】請求項２に記載の実施態様は、請求項１記
載の電界効果型半導体素子において、前記第１及び第２
の高抵抗半導体層を前記低抵抗半導体層よりも電子親和
力の小さい半導体層としたことを特徴としている。

【００１０】請求項３に記載の実施態様は、請求項１記
載の電界効果型半導体素子において、前記低抵抗半導体
層は、ＩｎＧａＡｓ層であることを特徴としている。

【００１１】請求項４に記載の電界効果型半導体素子
は、前記第２の高抵抗半導体層の上にコンタクト層を介
してソース電極及びドレイン電極をそれぞれ形成し、ソ
ース電極及びドレイン電極間において前記第２の高抵抗
半導体層の上にゲート電極を形成したことを特徴として
いる。

【００１２】

【作用】本発明にあっては、第１の高抵抗半導体層と、
ドーピング濃度が１×１０¹⁹ｃｍ^-3以上で膜厚が１０ｎ
ｍ以下の低抵抗半導体層と、第２の高抵抗半導体層とを
半導体基板上に順次積層することにより、変調ドープ法
以外の別な方法で高い電子移動度と大きな電子濃度を有
する電界効果型半導体素子を得ることができた。しか
も、変調ドープ法により得られる電子濃度よりも大きな
電子濃度を達成することができた。

【００１３】さらに、第１及び第２の高抵抗半導体層を
低抵抗半導体層よりも電子親和力の小さい半導体層とす
ることにより、低抵抗半導体層に量子井戸を形成するこ
とができるので、低抵抗半導体層に電子を蓄積して電子
濃度を高めることができ、また電子の散乱を小さくして
移動度を高くすることができる。

【００１４】さらに、低抵抗半導体層の材料として、Ｉ
ｎＧａＡｓを用いることにより、より大きな移動度の値
を得ることができた。

【００１５】

【発明の効果】本発明によれば、変調ドープ法を用いる
ことなくキャリアの移動度とキャリア濃度を同時に向上
させることができ、しかも、変調ドープ法で達成される
以上のキャリア濃度を得ることができた。従って、大き
な電流を流すことができる高速デバイスの実現を図るこ
とができる。

【００１６】

【発明の実施の形態】

（第１の実施形態）図３（ａ）（ｂ）（ｃ）（ｄ）は本
発明の一実施形態による電界効果トランジスタ１１の製
造方法及び構造を示す概略図である。この電界効果トラ
ンジスタ１１の製造にあたっては、まず図３（ａ）に示
すように、半導体基板１２上にキャリア濃度１×１０¹⁶
ｃｍ^-3以下の第１の高抵抗半導体層１３をエピタキシャ
ル成長させた後、キャリア濃度１×１０¹⁹ｃｍ^-3以上、
膜厚１０ｎｍ以下の低抵抗半導体層１４をエピタキシャ
ル成長させ、その後再びキャリア濃度１×１０¹⁶ｃｍ^-3
以下の第２の高抵抗半導体層１５をエピタキシャル成長
させる。ここで、第２の高抵抗半導体層１５は、直下の
低抵抗半導体層１４が表面電位及びヘテロ接合界面のエ
ネルギー差により空乏化しない程度にその膜厚、キャリ
ア濃度を決定する。

【００１７】上記半導体基板１２としては、例えば半絶
縁性ＧａＡｓ基板を用いることができる。また、各導体
層の材料としては、低抵抗半導体層１４の材料としてＧ
ａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｓを用いる場合
には、第１及び第２の高抵抗半導体層１５の材料として
はＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＡｌＩ
ｎＰ、ＧａＰ、ＡｌＰを用いることができる（任意の組
み合わせが可能）。さらに、低抵抗半導体層１４の材料
としてＩｎＧａＡｓ、ＩｎＡｓを用いる場合には、第１
及び第２の高抵抗半導体層１５の材料としてＧａＡｓ、
ＩｎＰも用いることができる（任意の組み合わせが可
能）。また、第１及び第２の高抵抗半導体層１３，１５
及び低抵抗半導体層１４の導電型はｎ型が好ましく、ド
ーパントにはＳｉもしくはＳｅを用いることができる。
尚、各半導体層１３，１４，１５の導電型は同一でなく
ても差し支えない。

【００１８】図４は上記のようにして半導体基板１２上
に形成された各半導体層１３，１４，１５のキャリア
（不純物原子）の濃度プロファイルを示す図であって、
第１及び第２の高抵抗半導体層１３，１５ではキャリア
濃度は１×１０¹⁶ｃｍ^-3以下となっており、極薄膜（膜
厚１０ｎｍ以下）である低抵抗半導体層１４ではキャリ
ア濃度は１×１０¹⁹ｃｍ^-3以上となっている。

【００１９】こうして半導体基板１２の上に第１の高抵
抗半導体層１３、低抵抗半導体層１４、第２の高抵抗半
導体層１５を形成した後、図３（ｂ）に示すように、第
２の高抵抗半導体層１５の表面に、オーミックコンタク
ト用の高濃度（キャリア濃度１×１０¹⁸ｃｍ^-3以上）の
コンタクト層１６を積層する。さらに、図３（ｃ）に示
すように、ソース、ドレイン領域においてコンタクト層
１６の上にオーミック金属を蒸着してソース電極１７及
びドレイン電極１８を設けた後、その上にゲート形成レ
ジストパターン１９を形成する。ついで、このゲート形
成レジストパターン１９をマスクとしてコンタクト層１
６をエッチングし、ソース電極１７とドレイン電極１８
間に第２の高抵抗半導体層１５を露出させ、その表面に
ゲート金属を蒸着してゲート電極２０を形成する。この
結果、図３（ｄ）に示すような構造の電界効果トランジ
スタ１１が製作される。この電界効果トランジスタ１１
は、ゲート電極２０が第２の高抵抗半導体層１５にショ
ットキー接合したＦＥＴとなっている。

【００２０】（測定例）キャリアの移動度と低抵抗半導
体層のキャリア濃度との関係を調べるため、半導体材料
としてＧａＡｓを用い、ドーパントとしてＳｉを用いて
行なった測定結果を以下に説明する。

【００２１】半絶縁性ＧａＡｓ基板の上に、ＧａＡｓに
低濃度（キャリア濃度１×１０¹⁶ｃｍ^-3以下）のＳｉを
ドープした第１の高抵抗半導体層を形成し、その上にキ
ャリア濃度を種々に変えて（約２×１０¹⁶ｃｍ^-3〜約２
×１０¹⁹ｃｍ^-3）ＳｉドープのＧａＡｓからなる低抵抗
半導体層を膜厚が５ｎｍとなるように形成し、さらに、
その上に低濃度でＳｉをドープしたＧａＡｓからなる第
２の高抵抗半導体層を形成した。

【００２２】こうして得た複数のサンプルについて、測
定温度３００゜Ｋにおいて、それぞれキャリアの移動度
を測定した。この結果を図５に示す。図５の横軸は低濃
度半導体層におけるキャリア濃度（電子濃度）を示し、
縦軸は移動度を示す。図５から分かるように、キャリア
濃度が約５×１０¹⁸ｃｍ^-3までは移動度は次第に低下す
るが、約５×１０¹⁸ｃｍ^-3を超えるとキャリア濃度が急
増し、特にキャリア濃度が１.５×１０¹⁹ｃｍ^-3では移
動度は３５００ｃｍ²／Ｖ・ｓに達する。従って、低抵
抗半導体層のキャリア濃度を１×１０¹⁹ｃｍ^-3以上にす
ることにより、大きなキャリア濃度を得ることができ
る。

【００２３】従って、本発明によれば、ＨＥＭＴデバイ
ス以外の方法によってキャリア濃度と移動度とが大きな
半導体素子を得ることができる。しかも、ＨＥＭＴデバ
イスに比べて大きなキャリア濃度においても大きな移動
度の値を得ることができた。従って、例えば、大電流を
流すことができる高速デバイスとして利用することがで
きる。

【００２４】なお、低抵抗半導体層１４の膜厚を１０ｎ
ｍ以下とする根拠については、第２の実施形態において
説明する。

【００２５】（第２の実施形態）次に、本発明のさらに
別な実施形態による電界効果トランジスタを説明する。
この電界効果トランジスタは、図３（ｄ）に示したもの
と同様な構造を有している。また、各材料の組合せも第
１の実施形態と同じである。すなわち、半導体基板１２
上にキャリア濃度１×１０¹⁶ｃｍ^-3以下の第１の高抵抗
半導体層１３をエピタキシャル成長させ、その上にキャ
リア濃度１×１０¹⁹ｃｍ^-3以上、膜厚１０ｎｍ以下の低
抵抗半導体層１４をエピタキシャル成長させ、その上に
キャリア濃度１×１０¹⁶ｃｍ^-3以下の第２の高抵抗半導
体層１５をエピタキシャル成長させ、第２の高抵抗半導
体層１５の上にゲート電極２０と、コンタクト層１６を
介してソース電極１７及びドレイン電極１８を形成した
ものである。さらに、第２の実施形態による電界効果ト
ランジスタにあっては、第１及び第２の高抵抗半導体層
１３，１５の電子親和力φ１，φ３を低抵抗半導体層１
４の電子親和力φ２よりも小さくしている。ここで、電
子親和力とは、伝導帯の底から真空中へ電子を取り出す
ために必要なエネルギーであるから、第１の高抵抗半導
体層１３、低抵抗半導体層１４及び第２の高抵抗半導体
層１５にわたる伝導帯下端Ｅ_Cのエネルギーバンド構造
を図示すると図６のようになる。図６の横軸は、第２の
高抵抗半導体層１５の表面からの深さであり、Ｅ_Fはフ
ェルミ準位である。

【００２６】このようなバンド構造を有する第２の実施
形態によれば、図６に示されているように、キャリア濃
度の大きな低抵抗半導体層１４が量子井戸となってドー
ピングされた電子が低抵抗半導体層１４内に閉じ込めら
れるので、縮重したエネルギー準位にドーピングされた
電子が凝縮して電子濃度が高くなると推測される。ま
た、低抵抗半導体層１４における電子濃度が高くなる
と、ドナー・イオンが高濃度の電子によってシールドさ
れるので、電子の散乱が小さくなり、キャリア移動度も
大きくなると考えられる。

【００２７】（測定例）半絶縁性ＧａＡｓ基板の上に、
ＧａＡｓに低濃度（キャリア濃度１×１０¹⁶ｃｍ^-3以
下）のＳｉをドープした第１の高抵抗半導体層１３を形
成し、その上に膜厚やＩｎ組成比ｘ、キャリア濃度を種
々に変えてＳｉドープのＩｎ_XＧａ_1-XＡｓからなる低抵
抗半導体層１４を形成し、さらに、その上に低濃度でＳ
ｉをドープしたＧａＡｓからなる第２の高抵抗半導体層
１５を形成した。

【００２８】こうして得た多数のサンプルについて移動
度を測定した。図７は、キャリア濃度１.５×１０¹⁹ｃ
ｍ^-3のＳｉドープＩｎ_0.3Ｇａ_0.7Ａｓを低抵抗半導体層
１４としたサンプルについて、３００゜Ｋの温度で測定
した膜厚と移動度との関係を示したものである。図８
は、膜厚５ｎｍ、電子濃度１.５×１０¹⁹ｃｍ^-3のＳｉ
ドープＩｎ_XＧａ_1-XＡｓを低抵抗半導体層１４としたサ
ンプルについて、３００゜Ｋの温度で測定したＩｎ組成
比ｘと移動度との関係を示したものである。図９は膜厚
５ｎｍのＳｉドープＩｎ_0.3Ｇａ_0.7Ａｓを低抵抗半導体
層１４としたサンプルについて、３００゜Ｋの温度で測
定したキャリア濃度と移動度との関係を示したものであ
る。

【００２９】図７によれば、低抵抗半導体層１４の膜厚
が１０ｎｍより大きくなると、キャリアの移動度が急に
小さくなることが分かる。また、図７〜図９によれば、
Ｉｎ組成比ｘ＝０.４（４０％）、膜厚５ｎｍ、キャリ
ア濃度１.５×１０¹⁹ｃｍ^-3の場合には、６５００ｃｍ²
／Ｖ・sという高い移動度を得ることができた。

【００３０】なお、この２番目の測定例は、低抵抗半導
体層１４の電子親和力φ２が第１及び第２の高抵抗半導
体層１３，１５の電子親和力φ１，φ３よりも大きくな
るようにした場合であるが、電子親和力の大小を考慮し
ない場合においても類似した測定結果が得られた。

【００３１】また、第１及び第２のいずれの実施形態に
おいても、相互コンダクタンス及び遮断周波数の高い電
界効果トランジスタを得ることができた。

【図面の簡単な説明】

【図１】従来の電界効果トランジスタにおける電子濃度
とホール移動度との関係を示す図である。

【図２】変調ドープ法により製作されたＨＥＭＴデバイ
スの構造を示す図である。

【図３】（ａ）（ｂ）（ｃ）（ｄ）は本発明の一実施形
態による電界効果トランジスタの製造方法を示す概略図
である。

【図４】同上の電界効果トランジスタにおけるキャリア
濃度プロファイルを示す図である。

【図５】本発明の第１の実施形態による電界効果トラン
ジスタにおけるキャリア濃度と移動度との関係を示す図
である。

【図６】本発明の別な実施形態による電界効果トランジ
スタの伝導帯下端のエネルギーバンド構造を示す図であ
る。

【図７】本発明の第２の実施形態による電界効果トラン
ジスタにおける低抵抗半導体層１４の膜厚と移動度との
関係を示す図である。

【図８】同上の実施形態による電界効果トランジスタに
おける低抵抗半導体層のＩｎ組成比ｘと移動度との関係
を示す図である。

【図９】本発明の第２の実施形態による電界効果トラン
ジスタにおける低抵抗半導体層のキャリア濃度と移動度
との関係を示す図である。

【符号の説明】

１２ 半導体基板 １３ 第１の高抵抗半導体層 １４ 低抵抗層 １５ 第２の高抵抗半導体層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に第１の高抵抗半導体層、
   低抵抗半導体層、第２の高抵抗半導体層を順次積層した
   電界効果型半導体素子であって、 前記低抵抗半導体層は、ドーピング濃度が１×１０¹⁹ｃ
   ｍ^-3以上で、かつ、膜厚が１０ｎｍ以下であることを特
   徴とする電界効果型半導体素子。
2. 【請求項２】 前記第１及び第２の高抵抗半導体層を前
   記低抵抗半導体層よりも電子親和力の小さい半導体層と
   したことを特徴とする、請求項１に記載の電界効果型半
   導体素子。
3. 【請求項３】 前記低抵抗半導体層は、ＩｎＧａＡｓ層
   であることを特徴とする、請求項１に記載の電界効果型
   半導体素子。
4. 【請求項４】 前記第２の高抵抗半導体層の上にコンタ
   クト層を介してソース電極及びドレイン電極をそれぞれ
   形成し、ソース電極及びドレイン電極間において前記第
   ２の高抵抗半導体層の上にゲート電極を形成したことを
   特徴とする電界効果型半導体素子。