JPH09237889A - 半導体結晶積層体及びそれを用いた半導体装置 - Google Patents
半導体結晶積層体及びそれを用いた半導体装置Info
- Publication number
- JPH09237889A JPH09237889A JP4245996A JP4245996A JPH09237889A JP H09237889 A JPH09237889 A JP H09237889A JP 4245996 A JP4245996 A JP 4245996A JP 4245996 A JP4245996 A JP 4245996A JP H09237889 A JPH09237889 A JP H09237889A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- undoped
- electron gas
- dimensional electron
- inalassb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 Ｓｂを含むＮ型キャリア供給層とＩｎＡｓを
含む２次元電子ガス形成層が積層された半導体結晶積層
体及びそれを用いた半導体装置において、Ｎ型キャリア
供給層のＮ型不純物としてＳｉおよびＳｎの使用を可能
にする。 【解決手段】 Ｎ型キャリア供給層としてＳｉまたはＳ
ｎをＮ型不純物として含むＩｎＡｌＡｓＳｂ層を用い、
２次元電子ガス形成層としてアンドープＩｎＡｓ層また
はアンドープＩｎＡｓＳｂ層を用いる。
含む２次元電子ガス形成層が積層された半導体結晶積層
体及びそれを用いた半導体装置において、Ｎ型キャリア
供給層のＮ型不純物としてＳｉおよびＳｎの使用を可能
にする。 【解決手段】 Ｎ型キャリア供給層としてＳｉまたはＳ
ｎをＮ型不純物として含むＩｎＡｌＡｓＳｂ層を用い、
２次元電子ガス形成層としてアンドープＩｎＡｓ層また
はアンドープＩｎＡｓＳｂ層を用いる。
Description
【０００１】
【発明の属する技術分野】本発明はエピタキシャル成長
により作製されたヘテロ接合を利用した半導体装置に関
する。
により作製されたヘテロ接合を利用した半導体装置に関
する。
【０００２】
【従来の技術】分子線エピタキシー（ＭＢＥ）法等によ
りエピタキシャル成長したヘテロ構造を用いた電界効果
トランジスタのうち、ＩｎＡｓ等特に移動度の高い材料
をチャネルに用いた例としては、ＮチャネルＨＥＭＴ(H
igh Electron Mobility Transistor：電界効果トランジ
スタの一種)が、特開昭６０−１４４９７９号公報にて
知られている。
りエピタキシャル成長したヘテロ構造を用いた電界効果
トランジスタのうち、ＩｎＡｓ等特に移動度の高い材料
をチャネルに用いた例としては、ＮチャネルＨＥＭＴ(H
igh Electron Mobility Transistor：電界効果トランジ
スタの一種)が、特開昭６０−１４４９７９号公報にて
知られている。
【０００３】このＨＥＭＴは、ＩｎＰ基板上にＩｎ組成
０.５からステップ状に組成を増加させたＩｎＧａＡｓ
バッファ層およびＡｌxＧａ1-xＡｓyＳｂ1-y（ｙ＝０.
０６７ｘ＋０.０９０）バッファを順に積層し、更に、
ＩｎＡｓチャネル層およびＡｌxＧａ1-xＡｓyＳｂ
1-y（ｙ＝０.０６７ｘ＋０.０９０）キャリア供給層を
順に積層している。キャリア供給層からチャネル層にキ
ャリアである電子が供給され、チャネル層のキャリア供
給層側表面に２次元キャリアガスとして２次元電子ガス
が形成される。
０.５からステップ状に組成を増加させたＩｎＧａＡｓ
バッファ層およびＡｌxＧａ1-xＡｓyＳｂ1-y（ｙ＝０.
０６７ｘ＋０.０９０）バッファを順に積層し、更に、
ＩｎＡｓチャネル層およびＡｌxＧａ1-xＡｓyＳｂ
1-y（ｙ＝０.０６７ｘ＋０.０９０）キャリア供給層を
順に積層している。キャリア供給層からチャネル層にキ
ャリアである電子が供給され、チャネル層のキャリア供
給層側表面に２次元キャリアガスとして２次元電子ガス
が形成される。
【０００４】
【発明が解決しようとする課題】上記従来技術のＨＥＭ
Ｔでは、通常行うキャリア供給層へのＮ型不純物のドー
ピングを行っていない。ＩｎＡｓチャネル層とキャリア
供給層を接合したときに自然発生する電子で２次元電子
ガスが形成される。そして、キャリア供給層の厚さを変
えて２次元電子ガスの濃度を制御している。しかし、電
子ガス濃度の制御幅が小さいという問題がある。
Ｔでは、通常行うキャリア供給層へのＮ型不純物のドー
ピングを行っていない。ＩｎＡｓチャネル層とキャリア
供給層を接合したときに自然発生する電子で２次元電子
ガスが形成される。そして、キャリア供給層の厚さを変
えて２次元電子ガスの濃度を制御している。しかし、電
子ガス濃度の制御幅が小さいという問題がある。
【０００５】自然発生する電子を利用せざるを得ない理
由は、ＩｎＡｓチャネル層と格子整合するＡｌxＧａ1-x
ＡｓyＳｂ1-yキャリア供給層のＳｂ組成が８４.３％以
上と大きい為に、通常のＭＢＥにて非常に安定なＮ型不
純物として使われているＳｉ及びＳｎがＰ型不純物とな
り、Ｎ型不純物として使えない為である。
由は、ＩｎＡｓチャネル層と格子整合するＡｌxＧａ1-x
ＡｓyＳｂ1-yキャリア供給層のＳｂ組成が８４.３％以
上と大きい為に、通常のＭＢＥにて非常に安定なＮ型不
純物として使われているＳｉ及びＳｎがＰ型不純物とな
り、Ｎ型不純物として使えない為である。
【０００６】本発明の目的は、Ｓｂを含むＮ型キャリア
供給層とＩｎＡｓを含む２次元電子ガス形成層が積層さ
れた半導体結晶積層体及びそれを用いた半導体装置にお
いて、Ｎ型キャリア供給層のＮ型不純物としてＳｉおよ
びＳｎの使用を可能にすることにある。
供給層とＩｎＡｓを含む２次元電子ガス形成層が積層さ
れた半導体結晶積層体及びそれを用いた半導体装置にお
いて、Ｎ型キャリア供給層のＮ型不純物としてＳｉおよ
びＳｎの使用を可能にすることにある。
【０００７】
【課題を解決するための手段】上記目的は、Ｎ型キャリ
ア供給層としてＳｉまたはＳｎをＮ型不純物として含む
ＩｎＡｌＡｓＳｂ層を用い、２次元電子ガス形成層とし
てアンドープＩｎＡｓ層またはアンドープＩｎＡｓＳｂ
層を用いることにより達成できる。
ア供給層としてＳｉまたはＳｎをＮ型不純物として含む
ＩｎＡｌＡｓＳｂ層を用い、２次元電子ガス形成層とし
てアンドープＩｎＡｓ層またはアンドープＩｎＡｓＳｂ
層を用いることにより達成できる。
【０００８】また、Ｎ型キャリア供給層と２次元電子ガ
ス形成層との間にスペーサー層としてＡｌＳｂ層または
ＡｌＧａＳｂ層を挿入しても良い。ＨＥＭＴの場合、ス
ペーサー層を挿入することにより電子の輸送特性が向上
する。
ス形成層との間にスペーサー層としてＡｌＳｂ層または
ＡｌＧａＳｂ層を挿入しても良い。ＨＥＭＴの場合、ス
ペーサー層を挿入することにより電子の輸送特性が向上
する。
【０００９】
【発明の実施の形態】ＳｉドープＮ型ＩｎＡｌＡｓＳｂ
キャリア供給層と、ＩｎＡｓ２次元電子ガス形成層との
ヘテロ構造を有する半導体結晶積層体を例にとり本発明
の作用を説明する。本発明のキャリア供給層には、Ｓｂ
組成比の減少により小さくなった分の格子定数を補償す
るＩｎが含まれている為、小さなＳｂ組成比でＩｎＡｓ
層と格子整合させることができる。例えば、ＩｎＡｌＡ
ｓＳｂのＩｎとＡｌの組成比を５０％にすることによ
り、Ｓｂ組成比を５０％以下にまで小さくすることがで
きる。このようにＳｂ組成比を小さくできることによ
り、ＳｉおよびＳｎはＮ型不純物として働き易くなる。
また一般的に、Ｉｎを多く含む材料系ではＳｉおよびＳ
ｎはＮ型不純物として働きやすい性質がある。したがっ
て、ＩｎＡｌＡｓＳｂ層をＮ型にすることが可能であ
る。
キャリア供給層と、ＩｎＡｓ２次元電子ガス形成層との
ヘテロ構造を有する半導体結晶積層体を例にとり本発明
の作用を説明する。本発明のキャリア供給層には、Ｓｂ
組成比の減少により小さくなった分の格子定数を補償す
るＩｎが含まれている為、小さなＳｂ組成比でＩｎＡｓ
層と格子整合させることができる。例えば、ＩｎＡｌＡ
ｓＳｂのＩｎとＡｌの組成比を５０％にすることによ
り、Ｓｂ組成比を５０％以下にまで小さくすることがで
きる。このようにＳｂ組成比を小さくできることによ
り、ＳｉおよびＳｎはＮ型不純物として働き易くなる。
また一般的に、Ｉｎを多く含む材料系ではＳｉおよびＳ
ｎはＮ型不純物として働きやすい性質がある。したがっ
て、ＩｎＡｌＡｓＳｂ層をＮ型にすることが可能であ
る。
【００１０】次に、ＩｎＡｌＡｓＳｂ層へのドーピング
特性に関して詳しく説明する。ＭＢＥ装置により半絶縁
性ＧａＡｓ基板上にアンドープＩｎＡｌＡｓＳｂ層(Ｉ
ｎ組成０.５)を充分に格子歪みが緩和する厚さ(ここで
は１ミクロン程度)積層し、その上にＳｉドープＩｎＡ
ｌＡｓＳｂ(Ｓｉ濃度８×１０18個／ｃｍ3)を１００ｎ
ｍ、アンドープＩｎＡｌＡｓＳｂ層を１００ｎｍ順次エ
ピタキシャル成長した。試料は４枚作製し、Ｉｎの組成
比は０.５一定とし、Ｓｂの組成比を０、０.０９、０.
２６、０.４７と４通りに変化させた。これらの試料を
通常のファン・デア・パウ法によりホール測定した。図３
に結果を示す。少なくともＳｂ組成比が５０％以下であ
れば電子がキャリアとなり、伝導型がＮ型となっている
ことがわかる。 また、Ｉｎの組成比は０.５に限ら
ず、伝導型がＮ型になるように、Ｓｂ組成比との兼ね合
いで適当に選べば良い。
特性に関して詳しく説明する。ＭＢＥ装置により半絶縁
性ＧａＡｓ基板上にアンドープＩｎＡｌＡｓＳｂ層(Ｉ
ｎ組成０.５)を充分に格子歪みが緩和する厚さ(ここで
は１ミクロン程度)積層し、その上にＳｉドープＩｎＡ
ｌＡｓＳｂ(Ｓｉ濃度８×１０18個／ｃｍ3)を１００ｎ
ｍ、アンドープＩｎＡｌＡｓＳｂ層を１００ｎｍ順次エ
ピタキシャル成長した。試料は４枚作製し、Ｉｎの組成
比は０.５一定とし、Ｓｂの組成比を０、０.０９、０.
２６、０.４７と４通りに変化させた。これらの試料を
通常のファン・デア・パウ法によりホール測定した。図３
に結果を示す。少なくともＳｂ組成比が５０％以下であ
れば電子がキャリアとなり、伝導型がＮ型となっている
ことがわかる。 また、Ｉｎの組成比は０.５に限ら
ず、伝導型がＮ型になるように、Ｓｂ組成比との兼ね合
いで適当に選べば良い。
【００１１】また、ＩｎＡｓに格子整合するＩｎＡｌＡ
ｓＳｂのＳｂ組成比は、Ｉｎの組成比が０.５の場合０.
４４であり、このときのキャリア濃度は図３から４×１
０18個／ｃｍ3を充分に超えているので、ＳｉドープＩ
ｎＡｌＡｓＳｂ層がＩｎＡｓをチャネルに用いるＨＥＭ
Ｔ素子のキャリア供給層として非常に適した材料である
ことがわかる。
ｓＳｂのＳｂ組成比は、Ｉｎの組成比が０.５の場合０.
４４であり、このときのキャリア濃度は図３から４×１
０18個／ｃｍ3を充分に超えているので、ＳｉドープＩ
ｎＡｌＡｓＳｂ層がＩｎＡｓをチャネルに用いるＨＥＭ
Ｔ素子のキャリア供給層として非常に適した材料である
ことがわかる。
【００１２】また、Ｉｎの組成比は、ＨＥＭＴ素子への
適用を考えた場合、０.３を下回るとＩｎＡｌＡｓＳｂ
が間接遷移領域になるため実用上問題が起こる。また、
０.６３を越えると禁制帯幅が１.２７ｅＶを下回るた
め、耐圧が問題となり、０.３以上０.６３以下が好まし
い。
適用を考えた場合、０.３を下回るとＩｎＡｌＡｓＳｂ
が間接遷移領域になるため実用上問題が起こる。また、
０.６３を越えると禁制帯幅が１.２７ｅＶを下回るた
め、耐圧が問題となり、０.３以上０.６３以下が好まし
い。
【００１３】また、図３において、得られた電子濃度を
直線で結ぶことによりＳｂ組成が１００％の場合でもＮ
型の伝導特性を示すことが予想できる。しかし、ＨＥＭ
Ｔ素子への適用を考えた場合、キャリアの活性化率(電
子濃度/ドーピング濃度)が５０％を下回る範囲では、チ
ャネルの輸送特性に悪影響がでる。そのため、Ｓｂ組成
比は０.７を越えないことが望ましい。
直線で結ぶことによりＳｂ組成が１００％の場合でもＮ
型の伝導特性を示すことが予想できる。しかし、ＨＥＭ
Ｔ素子への適用を考えた場合、キャリアの活性化率(電
子濃度/ドーピング濃度)が５０％を下回る範囲では、チ
ャネルの輸送特性に悪影響がでる。そのため、Ｓｂ組成
比は０.７を越えないことが望ましい。
【００１４】また、ＩｎＡｌＡｓＳｂ層を、互いの格子
不整合による歪を維持できる範囲の膜厚のＩｎＡｌＡｓ
とＩｎＡｌＳｂからなる短周期超格子で構成しても本発
明の効果に変わりは無い。
不整合による歪を維持できる範囲の膜厚のＩｎＡｌＡｓ
とＩｎＡｌＳｂからなる短周期超格子で構成しても本発
明の効果に変わりは無い。
【００１５】以上の説明はＩｎＡｌＡｓＳｂとＩｎＡｓ
を有するヘテロ構造を用いた半導体結晶積層体及びそれ
を用いた半導体装置に本発明を適用した場合を例にとり
説明したが、ＩｎＡｌＡｓＳｂと、ＩｎＡｓＳｂを有す
る半導体装置の場合でもＩｎ及びＳｂの組成比を適当に
選べば同様の効果が得られる。
を有するヘテロ構造を用いた半導体結晶積層体及びそれ
を用いた半導体装置に本発明を適用した場合を例にとり
説明したが、ＩｎＡｌＡｓＳｂと、ＩｎＡｓＳｂを有す
る半導体装置の場合でもＩｎ及びＳｂの組成比を適当に
選べば同様の効果が得られる。
【００１６】以下、本発明の実施例を図を用いて説明す
る。
る。
【００１７】実施例１ 本発明の実施例１を図１を用い説明する。ＭＢＥ装置に
より半絶縁性ＧａＡｓ基板１上にアンドープＩｎＡｌＡ
ｓＳｂ層２(Ｉｎ組成０.５、Ｓｂ組成０.４４)を充分に
格子歪みが緩和する厚さ(ここでは２ミクロン程度)積層
し、その上にＩｎＡｓ３をチャネル層として２０ｎｍ、
アンドープＩｎＡｌＡｓＳｂ層４(Ｉｎ組成０.５、Ｓｂ
組成０.４４)をスペーサ層として２ｎｍ成長し、続いて
Ｎ型ＩｎＡｌＡｓＳｂキャリア供給層５(Ｉｎ組成０.
５、Ｓｂ組成０.４４、Ｓｉ濃度１×１０18個／ｃｍ3)
を１０ｎｍ、アンドープＩｎＡｌＡｓＳｂ層６(Ｉｎ組
成０.５、Ｓｂ組成０.４４)を２０ｎｍ、Ｎ型ＩｎＡｓ
キャップ層７(Ｓｉ濃度１×１０19個／ｃｍ3)を５０ｎ
ｍ順次エピタキシャル成長する。
より半絶縁性ＧａＡｓ基板１上にアンドープＩｎＡｌＡ
ｓＳｂ層２(Ｉｎ組成０.５、Ｓｂ組成０.４４)を充分に
格子歪みが緩和する厚さ(ここでは２ミクロン程度)積層
し、その上にＩｎＡｓ３をチャネル層として２０ｎｍ、
アンドープＩｎＡｌＡｓＳｂ層４(Ｉｎ組成０.５、Ｓｂ
組成０.４４)をスペーサ層として２ｎｍ成長し、続いて
Ｎ型ＩｎＡｌＡｓＳｂキャリア供給層５(Ｉｎ組成０.
５、Ｓｂ組成０.４４、Ｓｉ濃度１×１０18個／ｃｍ3)
を１０ｎｍ、アンドープＩｎＡｌＡｓＳｂ層６(Ｉｎ組
成０.５、Ｓｂ組成０.４４)を２０ｎｍ、Ｎ型ＩｎＡｓ
キャップ層７(Ｓｉ濃度１×１０19個／ｃｍ3)を５０ｎ
ｍ順次エピタキシャル成長する。
【００１８】このようにして作製した半導体結晶積層体
を、周知のメサエッチング工程、ソース電極８、ドレイ
ン電極９形成工程、ゲートリセス工程、ゲート電極１０
形成工程を経て、ＨＥＭＴデバイスを形成する。
を、周知のメサエッチング工程、ソース電極８、ドレイ
ン電極９形成工程、ゲートリセス工程、ゲート電極１０
形成工程を経て、ＨＥＭＴデバイスを形成する。
【００１９】本ＨＥＭＴを、Ｎ型ＩｎＡｓキャップ層７
の無い状態で、通常のファン・デア・パウ法によりホール
測定したところ、アンドープＩｎＡｓ層３に形成される
二次元電子ガスの室温におけるシート電子濃度は約１.
２×１０12個／ｃｍ2であった。参考のためキャリア供
給層にドーピングしなかった試料についても同様の評価
を行なったところ、シートキャリア濃度は０.７×１０
12個／ｃｍ2であった。本発明により、室温における移
動度が２万cm2/V・sを越えるＩｎＡｓ層をチャネルに持
つＨＥＭＴのキャリア濃度のドーピングによる制御が、
初めて可能となった。キャリア濃度を制御することは、
ＨＥＭＴ素子において、しきい電圧を制御することに当
たる。
の無い状態で、通常のファン・デア・パウ法によりホール
測定したところ、アンドープＩｎＡｓ層３に形成される
二次元電子ガスの室温におけるシート電子濃度は約１.
２×１０12個／ｃｍ2であった。参考のためキャリア供
給層にドーピングしなかった試料についても同様の評価
を行なったところ、シートキャリア濃度は０.７×１０
12個／ｃｍ2であった。本発明により、室温における移
動度が２万cm2/V・sを越えるＩｎＡｓ層をチャネルに持
つＨＥＭＴのキャリア濃度のドーピングによる制御が、
初めて可能となった。キャリア濃度を制御することは、
ＨＥＭＴ素子において、しきい電圧を制御することに当
たる。
【００２０】以上より、本発明の半導体結晶積層体及び
それを用いた半導体装置がしきい電圧等のＨＥＭＴ素子
の基本特性の制御性の向上に効果があることが明らかに
なった。
それを用いた半導体装置がしきい電圧等のＨＥＭＴ素子
の基本特性の制御性の向上に効果があることが明らかに
なった。
【００２１】本実施例では、ＧａＡｓ基板を用いたがＩ
ｎＰ基板等他の基板を用いても本発明の効果に変わりは
無い。
ｎＰ基板等他の基板を用いても本発明の効果に変わりは
無い。
【００２２】また、本実施例ではバッファ層は単層とし
たが、格子定数を徐々に変化させたグレーデッド層等、
格子定数の異なる半導体層間を無理無く結び付けるもの
であればどのようなものでも良い。
たが、格子定数を徐々に変化させたグレーデッド層等、
格子定数の異なる半導体層間を無理無く結び付けるもの
であればどのようなものでも良い。
【００２３】また、本実施例ではチャネルにＩｎＡｓ層
を用いた例についてのみ記述したが、チャネルにＩｎＡ
ｓＳｂ層または互いにひずんだＩｎＡｓとＩｎＳｂから
なる短周期超格子を用いても本発明の効果に変わりは無
い。
を用いた例についてのみ記述したが、チャネルにＩｎＡ
ｓＳｂ層または互いにひずんだＩｎＡｓとＩｎＳｂから
なる短周期超格子を用いても本発明の効果に変わりは無
い。
【００２４】また、本半導体結晶積層体は移動度に非常
に優れているため、微弱磁場の測定等に利用可能な超高
感度のホール素子にも応用可能であることは明らかであ
る。この場合、２次元電子ガスの面内に一定の電流を流
す１対の第１の電極と、２次元電子ガスを横切る方向に
印加される磁界によって２次元電子ガス面内における電
流を横切る方向に発生する出力電圧用の１対の第２の電
極を設ける。
に優れているため、微弱磁場の測定等に利用可能な超高
感度のホール素子にも応用可能であることは明らかであ
る。この場合、２次元電子ガスの面内に一定の電流を流
す１対の第１の電極と、２次元電子ガスを横切る方向に
印加される磁界によって２次元電子ガス面内における電
流を横切る方向に発生する出力電圧用の１対の第２の電
極を設ける。
【００２５】実施例２ 本発明の実施例２の半導体装置を図２により説明する。
【００２６】ＭＢＥ装置により半絶縁性ＧａＡｓ基板１
上にアンドープＡｌＳｂ層１１を５０ｎｍ積層し、その
上にアンドープＧａＳｂ２.５ｎｍとアンドープＡｌＳ
ｂ２.５ｎｍからなる２０周期の超格子バッファ層１
２、アンドープＩｎＡｌＡｓＳｂ層２(Ｉｎ組成０.５、
Ｓｂ組成０.４４)をバッファ層として２ミクロン、アン
ドープＡｌＧａＳｂ層１３(Ａｌ組成０.５)を２ｎｍ、
ＩｎＡｓ３をチャネル層として２０ｎｍ、アンドープＡ
ｌＧａＳｂ層１３をスペーサ層として２ｎｍ成長し、続
いてｎ型ＩｎＡｌＡｓＳｂキャリア供給層５(Ｉｎ組成
０.５、Ｓｂ組成０.４４、Ｓｉ濃度１×１０18個／ｃｍ
3)を１０ｎｍ、アンドープＡｌＧａＳｂ層１４(Ａｌ組
成０.５)を２０ｎｍ、Ｎ型ＩｎＡｓキャップ層７(Ｓｉ
濃度１×１０19個／ｃｍ3)を５０ｎｍ順次エピタキシャ
ル成長する。
上にアンドープＡｌＳｂ層１１を５０ｎｍ積層し、その
上にアンドープＧａＳｂ２.５ｎｍとアンドープＡｌＳ
ｂ２.５ｎｍからなる２０周期の超格子バッファ層１
２、アンドープＩｎＡｌＡｓＳｂ層２(Ｉｎ組成０.５、
Ｓｂ組成０.４４)をバッファ層として２ミクロン、アン
ドープＡｌＧａＳｂ層１３(Ａｌ組成０.５)を２ｎｍ、
ＩｎＡｓ３をチャネル層として２０ｎｍ、アンドープＡ
ｌＧａＳｂ層１３をスペーサ層として２ｎｍ成長し、続
いてｎ型ＩｎＡｌＡｓＳｂキャリア供給層５(Ｉｎ組成
０.５、Ｓｂ組成０.４４、Ｓｉ濃度１×１０18個／ｃｍ
3)を１０ｎｍ、アンドープＡｌＧａＳｂ層１４(Ａｌ組
成０.５)を２０ｎｍ、Ｎ型ＩｎＡｓキャップ層７(Ｓｉ
濃度１×１０19個／ｃｍ3)を５０ｎｍ順次エピタキシャ
ル成長する。
【００２７】このようにして作製した半導体結晶積層体
を、周知のメサエッチング工程、ソース電極８、ドレイ
ン電極９形成工程、ゲートリセス工程、ゲート電極１０
形成工程を経て、ＨＥＭＴデバイスを形成する。
を、周知のメサエッチング工程、ソース電極８、ドレイ
ン電極９形成工程、ゲートリセス工程、ゲート電極１０
形成工程を経て、ＨＥＭＴデバイスを形成する。
【００２８】本ＨＥＭＴを、Ｎ型ＩｎＡｓキャップ層７
の無い状態で、通常のファン・デア・パウ法によりホール
測定したところ、アンドープＩｎＡｓ層３に形成される
二次元電子ガスの室温におけるシート・キャリア濃度は
キャリア供給層にドーピングしたもので約２.３×１０
12個／ｃｍ2、キャリア供給層にドーピングしなかった
もので約１.８×１０12個／ｃｍ2であった。本発明の効
果がバッファ層やスペーサ層の変更により、悪影響を受
けていないことがわかる。
の無い状態で、通常のファン・デア・パウ法によりホール
測定したところ、アンドープＩｎＡｓ層３に形成される
二次元電子ガスの室温におけるシート・キャリア濃度は
キャリア供給層にドーピングしたもので約２.３×１０
12個／ｃｍ2、キャリア供給層にドーピングしなかった
もので約１.８×１０12個／ｃｍ2であった。本発明の効
果がバッファ層やスペーサ層の変更により、悪影響を受
けていないことがわかる。
【００２９】また、得られた半導体結晶積層体を６００
℃で１０分間アニールしたが、電気的特性に変化は無か
った。このことから、本半導体結晶積層体が、実際のＨ
ＥＭＴ素子作製プロセスに充分耐えうるものであること
がわかる。
℃で１０分間アニールしたが、電気的特性に変化は無か
った。このことから、本半導体結晶積層体が、実際のＨ
ＥＭＴ素子作製プロセスに充分耐えうるものであること
がわかる。
【００３０】以上より、本発明の半導体結晶積層体及び
それを用いた半導体装置がしきい電圧等のＨＥＭＴ素子
の基本特性の制御性の向上に効果があることが明らかに
なった。
それを用いた半導体装置がしきい電圧等のＨＥＭＴ素子
の基本特性の制御性の向上に効果があることが明らかに
なった。
【００３１】本実施例では、ＧａＡｓ基板を用いたがＩ
ｎＰ基板等他の基板を用いても本発明の効果に変わりは
無い。
ｎＰ基板等他の基板を用いても本発明の効果に変わりは
無い。
【００３２】また、本実施例ではチャネルにＩｎＡｓ層
を用いた例についてのみ記述したが、チャネルにＩｎＡ
ｓＳｂ層を用いても本発明の効果に変わりは無い。
を用いた例についてのみ記述したが、チャネルにＩｎＡ
ｓＳｂ層を用いても本発明の効果に変わりは無い。
【００３３】また、実施例１及び２で得られた結果か
ら、本発明の半導体結晶積層体及びそれを用いた半導体
装置を用いることにより、これらを用いたＭＭＩＣ(Mon
olithic Microwave Integrated Circuit)において相互
コンダクタンス、雑音指数、利得の制御性、信頼性及び
再現性が向上することは明らかである。
ら、本発明の半導体結晶積層体及びそれを用いた半導体
装置を用いることにより、これらを用いたＭＭＩＣ(Mon
olithic Microwave Integrated Circuit)において相互
コンダクタンス、雑音指数、利得の制御性、信頼性及び
再現性が向上することは明らかである。
【００３４】
【発明の効果】本発明によれば、ＩｎＡｓやＩｎＡｓＳ
ｂ等移動度に優れた材料系を有効に利用することができ
る。
ｂ等移動度に優れた材料系を有効に利用することができ
る。
【図１】本発明の実施例１の半導体装置の断面図であ
る。
る。
【図２】本発明の実施例２の半導体装置の断面図であ
る。
る。
【図３】ＳｉドープＩｎＡｌＡｓＳｂ(Ｉｎ組成比０.
５、Ｓｉ濃度１×１０18個/ｃｍ3)における自由電子濃
度のＳｂ組成比依存性を示す図である。
５、Ｓｉ濃度１×１０18個/ｃｍ3)における自由電子濃
度のＳｂ組成比依存性を示す図である。
１・・・半絶縁性ＧａＡｓ基板、２・・・アンドープＩｎＡｌ
ＡｓＳｂバッファ層、３・・・アンドープＩｎＡｓチャネ
ル層、４・・・アンドープＩｎＡｌＡｓＳｂスペーサ層、
５・・・Ｎ型ＩｎＡｌＡｓＳｂキャリア供給層、６・・・アン
ドープＩｎＡｌＡｓＳｂ層バリア層、７・・・Ｎ型ＩｎＡ
ｓキャップ層、８・・・ソース電極、８・・・ドレイン電極、
１０・・・ゲート電極、１１・・・アンドープＡｌＳｂバッフ
ァ層、１２・・・アンドープＧａＳｂとアンドープＡｌＳ
ｂからなる超格子バッファ層、１３・・・アンドープＡｌ
ＧａＳｂスペーサ層、１４・・・アンドープＡｌＧａＳｂ
バリア層、２１・・・２次元電子ガス。
ＡｓＳｂバッファ層、３・・・アンドープＩｎＡｓチャネ
ル層、４・・・アンドープＩｎＡｌＡｓＳｂスペーサ層、
５・・・Ｎ型ＩｎＡｌＡｓＳｂキャリア供給層、６・・・アン
ドープＩｎＡｌＡｓＳｂ層バリア層、７・・・Ｎ型ＩｎＡ
ｓキャップ層、８・・・ソース電極、８・・・ドレイン電極、
１０・・・ゲート電極、１１・・・アンドープＡｌＳｂバッフ
ァ層、１２・・・アンドープＧａＳｂとアンドープＡｌＳ
ｂからなる超格子バッファ層、１３・・・アンドープＡｌ
ＧａＳｂスペーサ層、１４・・・アンドープＡｌＧａＳｂ
バリア層、２１・・・２次元電子ガス。
Claims (6)
- 【請求項１】Ｎ型キャリア供給層と２次元電子ガス形成
層が積層され、上記Ｎ型キャリア供給層から上記２次元
電子ガス形成層の上記Ｎ型キャリア供給層側表面に電子
が供給されて２次元電子ガスが形成される半導体結晶積
層体において、上記Ｎ型キャリア供給層はＳｉまたはＳ
ｎがドープされたＮ型ＩｎＡｌＡｓＳｂ層であり、上記
２次元電子ガス形成層はアンドープＩｎＡｓ層またはア
ンドープＩｎＡｓＳｂ層を有していることを特徴とする
半導体結晶積層体。 - 【請求項２】上記Ｎ型ＩｎＡｌＡｓＳｂ層のＩｎ組成比
は０.３以上０.６３以下であることを特徴とする請求項
１に記載の半導体結晶積層体。 - 【請求項３】上記Ｎ型ＩｎＡｌＡｓＳｂ層と上記アンド
ープＩｎＡｓ層または上記アンドープＩｎＡｓＳｂ層の
間にスペーサー層として働くＡｌＳｂ層またはＡｌＧａ
Ｓｂ層を有することを特徴とする請求項１又は２に記載
の半導体結晶積層体。 - 【請求項４】２次元電子ガスを用いる半導体装置におい
て、上記２次元電子ガスを請求項１乃至３のいずれか一
項に記載の半導体結晶積層体を用いて形成していること
を特徴とする半導体装置。 - 【請求項５】上記２次元電子ガスは電界効果トランジス
タのチャネルであることを特徴とする請求項４に記載の
半導体装置。 - 【請求項６】上記２次元電子ガスの面内に一定の電流を
流す１対の第１の電極と、上記２次元電子ガスを横切る
方向に印加される磁界によって上記２次元電子ガス面内
における電流を横切る方向に発生する出力電圧用の１対
の第２の電極を持つホール素子を有することを特徴とす
る請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245996A JPH09237889A (ja) | 1996-02-29 | 1996-02-29 | 半導体結晶積層体及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4245996A JPH09237889A (ja) | 1996-02-29 | 1996-02-29 | 半導体結晶積層体及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237889A true JPH09237889A (ja) | 1997-09-09 |
Family
ID=12636665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4245996A Pending JPH09237889A (ja) | 1996-02-29 | 1996-02-29 | 半導体結晶積層体及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237889A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073659A (ja) * | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| US7223993B2 (en) | 2005-01-11 | 2007-05-29 | Hitachi, Ltd. | Optical semiconductor device |
| US7768048B2 (en) | 2003-09-09 | 2010-08-03 | Asahi Kasei Emd Corporation | Infrared sensor IC, and infrared sensor and manufacturing method thereof |
| EA018435B1 (ru) * | 2012-09-14 | 2013-07-30 | Ооо "Лед Микросенсор Нт" | Способ изготовления гетероструктур (варианты) для среднего ик-диапазона, гетероструктура (варианты) и светодиод и фотодиод на основе этой гетероструктуры |
| CN113937176A (zh) * | 2021-10-01 | 2022-01-14 | 苏州焜原光电有限公司 | 一种InAs/AlxGa1-xSb缓变超晶格过渡层、具有缓变过渡层的InAs/GaSb势垒型红外探测器及生长方法 |
| CN113948389A (zh) * | 2021-08-30 | 2022-01-18 | 西安电子科技大学 | 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法 |
-
1996
- 1996-02-29 JP JP4245996A patent/JPH09237889A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768048B2 (en) | 2003-09-09 | 2010-08-03 | Asahi Kasei Emd Corporation | Infrared sensor IC, and infrared sensor and manufacturing method thereof |
| US7223993B2 (en) | 2005-01-11 | 2007-05-29 | Hitachi, Ltd. | Optical semiconductor device |
| JP2007073659A (ja) * | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| EA018435B1 (ru) * | 2012-09-14 | 2013-07-30 | Ооо "Лед Микросенсор Нт" | Способ изготовления гетероструктур (варианты) для среднего ик-диапазона, гетероструктура (варианты) и светодиод и фотодиод на основе этой гетероструктуры |
| CN113948389A (zh) * | 2021-08-30 | 2022-01-18 | 西安电子科技大学 | 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法 |
| CN113937176A (zh) * | 2021-10-01 | 2022-01-14 | 苏州焜原光电有限公司 | 一种InAs/AlxGa1-xSb缓变超晶格过渡层、具有缓变过渡层的InAs/GaSb势垒型红外探测器及生长方法 |
| CN113937176B (zh) * | 2021-10-01 | 2024-04-30 | 苏州焜原光电有限公司 | 一种InAs/AlxGa1-xSb缓变超晶格过渡层、具有缓变过渡层的InAs/GaSb势垒型红外探测器及生长方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| JPH024140B2 (ja) | ||
| EP0130676B1 (en) | Semiconductor device having a hetero junction | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| Xu et al. | An 0.03 μm gate-length enhancement-mode InAlAs/InGaAs/InP MODFET's with 300 GHz f T and 2 S/mm extrinsic transconductance | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| US6291842B1 (en) | Field effect transistor | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| KR900007049B1 (ko) | 전계효과트랜지스터 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2786208B2 (ja) | 半導体装置 | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP3418665B2 (ja) | 半導体装置の製造方法 | |
| JPH0695534B2 (ja) | ヘテロ構造半導体装置およびその製造方法 | |
| JPH0992818A (ja) | 電界効果トランジスタ | |
| JPH04225239A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH04324645A (ja) | 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ | |
| JPH06188274A (ja) | ヘテロ接合電界効果トランジスタ |