JPH0992818A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0992818A JPH0992818A JP25041595A JP25041595A JPH0992818A JP H0992818 A JPH0992818 A JP H0992818A JP 25041595 A JP25041595 A JP 25041595A JP 25041595 A JP25041595 A JP 25041595A JP H0992818 A JPH0992818 A JP H0992818A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- channel
- band gap
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】本発明は高ｇｍ高線形性を有する、高歩留の電
解効果トランジスタを提供することを目的とする。 【解決手段】本発明は電解効果トランジスタに係り、第
１の半導体層と第１の半導体層の表面に形成され、第１
の半導体層よりもバンドギャップの狭い半導体層であり
第１の半導体層に隣接する表面領域のバンドギャップ
が、反対側の表面領域のバンドギャップよりも狭い第２
の半導体層と、第２の半導体層の表面に形成され、第２
の半導体層よりもバンドギャップの広い第３の半導体層
とが備えられたことを特徴とする。
解効果トランジスタを提供することを目的とする。 【解決手段】本発明は電解効果トランジスタに係り、第
１の半導体層と第１の半導体層の表面に形成され、第１
の半導体層よりもバンドギャップの狭い半導体層であり
第１の半導体層に隣接する表面領域のバンドギャップ
が、反対側の表面領域のバンドギャップよりも狭い第２
の半導体層と、第２の半導体層の表面に形成され、第２
の半導体層よりもバンドギャップの広い第３の半導体層
とが備えられたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電解効果トランジ
スタに関り、特に量子井戸の両サイドをチャネル構造と
して備えた電界効果トランジスタに関する。
スタに関り、特に量子井戸の両サイドをチャネル構造と
して備えた電界効果トランジスタに関する。
【０００２】
【従来の技術】マイクロ波／ミリ波帯の高効率なシステ
ムを構成するためには、高い相互コンダクタンス（ｇ
ｍ）を有する電界効果トランジスタ（ＦＥＴ）が必要不
可欠であり、マイクロ波用集積回路（ＭＭＩＣ）等へ適
用するために、電界効果トランジスタのｇｍ特性改善が
種々試みられてきている。
ムを構成するためには、高い相互コンダクタンス（ｇ
ｍ）を有する電界効果トランジスタ（ＦＥＴ）が必要不
可欠であり、マイクロ波用集積回路（ＭＭＩＣ）等へ適
用するために、電界効果トランジスタのｇｍ特性改善が
種々試みられてきている。
【０００３】一方、今後普及が予想される簡易携帯電話
システム（ＰＨＳ）では、情報の高速大容量伝送を目的
として、π／４シフトＱＰＳＫが採用されることにな
り、トランジスタの線形性が強く要求されてきている。
システム（ＰＨＳ）では、情報の高速大容量伝送を目的
として、π／４シフトＱＰＳＫが採用されることにな
り、トランジスタの線形性が強く要求されてきている。
【０００４】このなかでショトキ接合型電界効果トラン
ジスタ（ＭＥＳＦＥＴ）は、イオン注入等の技術がベー
スでありプロセスが簡便であるため、実用レベルにある
デバイスとして、今後の線形性を要求されるシステムに
採用される可能性が高い。ＭＥＳＦＥＴのドレイン電流
（Ｉｂ）のゲート電圧（Ｖｇｓ）依存性及びｇｍは、次
のように表わされる。
ジスタ（ＭＥＳＦＥＴ）は、イオン注入等の技術がベー
スでありプロセスが簡便であるため、実用レベルにある
デバイスとして、今後の線形性を要求されるシステムに
採用される可能性が高い。ＭＥＳＦＥＴのドレイン電流
（Ｉｂ）のゲート電圧（Ｖｇｓ）依存性及びｇｍは、次
のように表わされる。
【０００５】
【数１】
【０００６】
【数２】 ＶTH：しきい値電圧 εs ：誘電率 μ：移動度 ａ：チャネル厚 Ｌ：ゲート長 すなわち、デバイスのスケーリングに基づいてＭＥＳＦ
ＥＴのゲート長、チャネル厚を小さくすることにより、
ｇｍを向上し、高効率なシステムの構築が可能となる。
ＥＴのゲート長、チャネル厚を小さくすることにより、
ｇｍを向上し、高効率なシステムの構築が可能となる。
【０００７】しかしながら、ｇｍはＶｇｓに依存して変
化するため一定値とならず、したがって、スケーリング
だけでは、トランジスタの線形性に対し解決策とはなら
ない。そこで、チャネル層の不純物濃度プロファイルを
線形性が良好になるように最適化することが考えられる
が、イオン注入技術を用いて作成されるＭＥＳＦＥＴに
おいてはチャネル層の不純物濃度プロファイルに対する
変更の自由度が無いため、 又、エピタキシャル技術に
より作成されるＭＥＳＦＥＴにおいてはチャネル層の様
な薄膜内の不純物濃度プロファイルを制御することが難
しいため、いずれにしてもＭＥＳＦＥＴにおいてｇｍの
Ｖｇｓ依存性を解決することは難しい。
化するため一定値とならず、したがって、スケーリング
だけでは、トランジスタの線形性に対し解決策とはなら
ない。そこで、チャネル層の不純物濃度プロファイルを
線形性が良好になるように最適化することが考えられる
が、イオン注入技術を用いて作成されるＭＥＳＦＥＴに
おいてはチャネル層の不純物濃度プロファイルに対する
変更の自由度が無いため、 又、エピタキシャル技術に
より作成されるＭＥＳＦＥＴにおいてはチャネル層の様
な薄膜内の不純物濃度プロファイルを制御することが難
しいため、いずれにしてもＭＥＳＦＥＴにおいてｇｍの
Ｖｇｓ依存性を解決することは難しい。
【０００８】これに対して、他の従来の技術として図５
に示すシングルド−プＨＥＭＴの様に非ドーピングチャ
ネル層を用いたＦＥＴがある。ＨＥＭＴは電子供給層１
０２下のチャネル層１０１内のキャリアがイオン化不純
物散乱を受けないために高い移動度、その結果高いｇｍ
が期待できる。しかし、ＨＥＭＴの場合、が予想され、
キャリア供給層の不純物濃度を増加させると２次元電子
ガス層のシートキャリア濃度Ｎｓが飽和してしまうとい
う欠点があり、必ずしも高い駆動性能は得られない。図
６に示すｇｍ−Ｖｇｓ特性のように、ｇｍはしきい値電
圧（−１．５Ｖ）近傍での立ち上がりは急峻であるが、
さらにゲート電圧を加えていくと、キャリア供給層１０
１自体がチャネル層として動作する（パラレルコンダク
ション）ため低下する。よって線形性は良好とは言えな
い。
に示すシングルド−プＨＥＭＴの様に非ドーピングチャ
ネル層を用いたＦＥＴがある。ＨＥＭＴは電子供給層１
０２下のチャネル層１０１内のキャリアがイオン化不純
物散乱を受けないために高い移動度、その結果高いｇｍ
が期待できる。しかし、ＨＥＭＴの場合、が予想され、
キャリア供給層の不純物濃度を増加させると２次元電子
ガス層のシートキャリア濃度Ｎｓが飽和してしまうとい
う欠点があり、必ずしも高い駆動性能は得られない。図
６に示すｇｍ−Ｖｇｓ特性のように、ｇｍはしきい値電
圧（−１．５Ｖ）近傍での立ち上がりは急峻であるが、
さらにゲート電圧を加えていくと、キャリア供給層１０
１自体がチャネル層として動作する（パラレルコンダク
ション）ため低下する。よって線形性は良好とは言えな
い。
【０００９】また、より高い２次元電子ガスシートキャ
リア濃度Ｎｓを得る目的から、ダブルドープ構造のＨＥ
ＭＴが提案されている。ダブルド−プ構造では、チャネ
ル層の基板側と表面側の両側に電子供給層を有するた
め、片側に電子供給層が備えられたシングルドープＨＥ
ＭＴに比較して約２倍のシートキャリア濃度（Ｎｓ）が
得られる。この場合、ｇｍのＶｇｓ依存性は、図７に示
すように、表面側のチャネル層及び基板側のチャネル層
による伝導の寄与により、２つのピークから構成される
ようになる。これは、それぞれのチャネルのキャリア供
給層の厚さ及び不純物濃度によって、しきい値電圧及び
ｇｍが決まる為である。従って、キャリア供給層及びそ
の不純物濃度の最適化により、ｇｍのＶｇｓ依存性を小
さくすることは、可能である。
リア濃度Ｎｓを得る目的から、ダブルドープ構造のＨＥ
ＭＴが提案されている。ダブルド−プ構造では、チャネ
ル層の基板側と表面側の両側に電子供給層を有するた
め、片側に電子供給層が備えられたシングルドープＨＥ
ＭＴに比較して約２倍のシートキャリア濃度（Ｎｓ）が
得られる。この場合、ｇｍのＶｇｓ依存性は、図７に示
すように、表面側のチャネル層及び基板側のチャネル層
による伝導の寄与により、２つのピークから構成される
ようになる。これは、それぞれのチャネルのキャリア供
給層の厚さ及び不純物濃度によって、しきい値電圧及び
ｇｍが決まる為である。従って、キャリア供給層及びそ
の不純物濃度の最適化により、ｇｍのＶｇｓ依存性を小
さくすることは、可能である。
【００１０】しかしながら、現実には、各チャネルのし
きい値電圧は、其れ自体を有為差を持った値にするため
にはチャネルにある程度の不純物をドープすることを必
要とするため、チャネル内の２次元電子の形成が困難に
なるという問題をもつ。また仮に各チャネルのしきい値
電圧が有為差をもつように作製できたとしても、チャネ
ル層の不純物濃度およびヘテロ接合界面の良好さ、ソー
ス抵抗等の影響を受けやすく高い歩留で製造することが
困難である。
きい値電圧は、其れ自体を有為差を持った値にするため
にはチャネルにある程度の不純物をドープすることを必
要とするため、チャネル内の２次元電子の形成が困難に
なるという問題をもつ。また仮に各チャネルのしきい値
電圧が有為差をもつように作製できたとしても、チャネ
ル層の不純物濃度およびヘテロ接合界面の良好さ、ソー
ス抵抗等の影響を受けやすく高い歩留で製造することが
困難である。
【００１１】さらに別の従来例としてＤＭＴ（Ｄｏｐｅ
ｄ−Ｃｈａｎｎｅｌ Ｍ１Ｓ−ｌｉｋｅ ＦＥＴ）の様
に高濃度チャネル層上に薄い半導体絶縁層が形成され、
２の絶縁層上にゲート及びソース／ドレイン各電極が形
成されたＦＥＴではチャネル内のキャリア濃度を高くで
きるため、駆動能力が高くなり、高利得性能が期待でき
る。しかし、ＤＭＴのｇｍ−Ｖｇｓ特性は、図８に示す
ように、最大のｇｍは、ＨＥＭＴより高くできるがＦＥ
Ｔがオンしてｇｍが大きくなる領域すなわち立ち上がり
領域での特性がＨＥＭＴに比べて劣るため、しきい値電
圧を−１Ｖ以下であるデバイスを実現しない限り、十分
な線形領域を確保することができない。このようなしき
い値のデバイスを用いて、通信用線形増幅器を実現する
場合、ゲートバイアス供給用の負電源形成のための回路
が必要となり、システム構成が複雑になる問題点を有し
ている。
ｄ−Ｃｈａｎｎｅｌ Ｍ１Ｓ−ｌｉｋｅ ＦＥＴ）の様
に高濃度チャネル層上に薄い半導体絶縁層が形成され、
２の絶縁層上にゲート及びソース／ドレイン各電極が形
成されたＦＥＴではチャネル内のキャリア濃度を高くで
きるため、駆動能力が高くなり、高利得性能が期待でき
る。しかし、ＤＭＴのｇｍ−Ｖｇｓ特性は、図８に示す
ように、最大のｇｍは、ＨＥＭＴより高くできるがＦＥ
Ｔがオンしてｇｍが大きくなる領域すなわち立ち上がり
領域での特性がＨＥＭＴに比べて劣るため、しきい値電
圧を−１Ｖ以下であるデバイスを実現しない限り、十分
な線形領域を確保することができない。このようなしき
い値のデバイスを用いて、通信用線形増幅器を実現する
場合、ゲートバイアス供給用の負電源形成のための回路
が必要となり、システム構成が複雑になる問題点を有し
ている。
【００１２】
【発明が解決しようとする課題】以上述べたように、従
来技術のＦＥＴでは、いずれも今後の通信システムが必
要とするデバイスを実現するには、大きな問題点を有し
ていた。本発明は、以上の点に鑑みてなされたものであ
り、高ｇｍ、高線形性を備える、高歩留の電界効果トラ
ンジスタを提供することを目的とする。
来技術のＦＥＴでは、いずれも今後の通信システムが必
要とするデバイスを実現するには、大きな問題点を有し
ていた。本発明は、以上の点に鑑みてなされたものであ
り、高ｇｍ、高線形性を備える、高歩留の電界効果トラ
ンジスタを提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決する為に
本発明は、第１の半導体層と、第１の半導体層の表面に
形成され、第１の半導体層よりもバンドギャップの狭い
半導体層であり、第１の半導体層に隣接する表面領域の
バンドギャップが、反対側の表面領域のバンドギャップ
よりも狭い第２の半導体層と第２の半導体層の表面に形
成され、第２の半導体層よりもバンドギャップの広い第
３の半導体層とが備えられたことを特徴とする電界効果
トランジスタ。
本発明は、第１の半導体層と、第１の半導体層の表面に
形成され、第１の半導体層よりもバンドギャップの狭い
半導体層であり、第１の半導体層に隣接する表面領域の
バンドギャップが、反対側の表面領域のバンドギャップ
よりも狭い第２の半導体層と第２の半導体層の表面に形
成され、第２の半導体層よりもバンドギャップの広い第
３の半導体層とが備えられたことを特徴とする電界効果
トランジスタ。
【００１４】又、本発明において第２の半導体層は高濃
度の不純物を含み、かつ、第１及び第３の半導体層は低
濃度の不純物を一部に含むかもしくは全く含まない構造
とできる。
度の不純物を含み、かつ、第１及び第３の半導体層は低
濃度の不純物を一部に含むかもしくは全く含まない構造
とできる。
【００１５】又、本発明において、第２の半導体層は低
濃度の不純物を含み、かつ、第１及び第３の半導体層は
高濃度の不純物を含む構造とできる。上記本発明の電解
効果トランジスタによれば、チャネル層の表面側及び基
板側にチャネル層よりバンドギャップの広い電子供給層
となる第２の半導体で挟んだ積層構造が備えられ、チャ
ネル層のバンドギャップを表面側から基板側に狭くなる
ように変化される。たとえば基板ではＩｎ0.25Ｇａ0.75
Ａｓからなり、チャネル内でその組成を変化させ、表面
側ではＩｎ0.10Ｇａ0.90Ａｓになる様に形成される。こ
のようにすることにより、表面側と基板側のチャネルを
それぞれ独立のＶTH／ｇｍで動作させることが可能とな
る。すなわち、基板側のチャネル層のバンドギャップを
表面側バンドギャップに比較して、狭くなるように設定
することにより、しきい値電圧付近ではチャネル内の電
子は、基板側チャネルに形成され、しきい値電圧および
たちあがりのｇｍのＶｇｓ依存性が決まる。その後さら
にＶｇｓを大きくして基板側チャネル内の２次元電子ガ
スを飽和させ、表面側チャネルに２次元電子ガスを形成
させて、ｇｍのＶｇｓ依存性を表面側チャネルの特性で
決める。したがって、一旦、基板側チャネルの２次元電
子ガスの飽和により低下するはずのｇｍは、表面側チャ
ネルの２次元電子ガス形成により捕われ、ほぼ一定値を
維持する。
濃度の不純物を含み、かつ、第１及び第３の半導体層は
高濃度の不純物を含む構造とできる。上記本発明の電解
効果トランジスタによれば、チャネル層の表面側及び基
板側にチャネル層よりバンドギャップの広い電子供給層
となる第２の半導体で挟んだ積層構造が備えられ、チャ
ネル層のバンドギャップを表面側から基板側に狭くなる
ように変化される。たとえば基板ではＩｎ0.25Ｇａ0.75
Ａｓからなり、チャネル内でその組成を変化させ、表面
側ではＩｎ0.10Ｇａ0.90Ａｓになる様に形成される。こ
のようにすることにより、表面側と基板側のチャネルを
それぞれ独立のＶTH／ｇｍで動作させることが可能とな
る。すなわち、基板側のチャネル層のバンドギャップを
表面側バンドギャップに比較して、狭くなるように設定
することにより、しきい値電圧付近ではチャネル内の電
子は、基板側チャネルに形成され、しきい値電圧および
たちあがりのｇｍのＶｇｓ依存性が決まる。その後さら
にＶｇｓを大きくして基板側チャネル内の２次元電子ガ
スを飽和させ、表面側チャネルに２次元電子ガスを形成
させて、ｇｍのＶｇｓ依存性を表面側チャネルの特性で
決める。したがって、一旦、基板側チャネルの２次元電
子ガスの飽和により低下するはずのｇｍは、表面側チャ
ネルの２次元電子ガス形成により捕われ、ほぼ一定値を
維持する。
【００１６】この効果は、チャネル層内でのバンドギャ
ップ差が大きいほど顕著となり、線形性が良好となる。
例えばＩｎＧａＡｓチャネル内でのＩｎの組成比が表面
側で少く基板側で、大きい程好ましい。また、さらにＶ
ｇｓを高くしていくと前述のパラレルコンダクションに
よりｇｍが低下するため、これに対処するために、ｎ型
Ａ１ＧａＡｓ層でなく、アンドープのＡ１ＧａＡｓ層に
不純物をδ（デルタ）ドープして、高濃度の薄い層（数
百Ａ幅）を形成することに線形性の良好なテバイスが実
現できる。
ップ差が大きいほど顕著となり、線形性が良好となる。
例えばＩｎＧａＡｓチャネル内でのＩｎの組成比が表面
側で少く基板側で、大きい程好ましい。また、さらにＶ
ｇｓを高くしていくと前述のパラレルコンダクションに
よりｇｍが低下するため、これに対処するために、ｎ型
Ａ１ＧａＡｓ層でなく、アンドープのＡ１ＧａＡｓ層に
不純物をδ（デルタ）ドープして、高濃度の薄い層（数
百Ａ幅）を形成することに線形性の良好なテバイスが実
現できる。
【００１７】また、チャネル層にＩｎＧａＡｓ、電子供
給層にＡ１ＧａＡｓを用いた場合、バルク材料では格子
整合が取れないためその臨界膜厚および組成を検討する
と、チャネル層としてＩｎ組成比０〜０．２５のアンド
ープＩｎx Ｇａ1-x Ａｓ（０．００≦ｘ≦０．２５）が
望ましく、またｎ型Ａ１ＧａＡｓ層は、Ａ１トラップに
よるＤＸセンターの影響をある程度抑えられ且つ電位障
壁層として扱うことのできるＡ１組成比０．１５〜０．
３０のｎ型Ａ１x Ｇａ1-x Ａｓ（０．１５≦ｘ≦０．３
０）であることが望ましい。このような組成で構成する
ことにより、結晶界面で格子緩和しない、疑似正規的な
状態を維持することができ、良好なヘテロ界面を形成で
きる。
給層にＡ１ＧａＡｓを用いた場合、バルク材料では格子
整合が取れないためその臨界膜厚および組成を検討する
と、チャネル層としてＩｎ組成比０〜０．２５のアンド
ープＩｎx Ｇａ1-x Ａｓ（０．００≦ｘ≦０．２５）が
望ましく、またｎ型Ａ１ＧａＡｓ層は、Ａ１トラップに
よるＤＸセンターの影響をある程度抑えられ且つ電位障
壁層として扱うことのできるＡ１組成比０．１５〜０．
３０のｎ型Ａ１x Ｇａ1-x Ａｓ（０．１５≦ｘ≦０．３
０）であることが望ましい。このような組成で構成する
ことにより、結晶界面で格子緩和しない、疑似正規的な
状態を維持することができ、良好なヘテロ界面を形成で
きる。
【００１８】また、チャネル内のＩｎ組成を基板側から
表面側にその距離の０．５乗から３乗程度に比例して組
成を変化させることにより、表面側／基板側の両チャネ
ルのｇｍへの寄与を大きく変化させることができる。す
なわち、仮に距離の０．５乗になるように設定した場
合、基板側のチャネルのｇｍへの寄与はわずかとなり、
ｇｍのＶｇｓ依存性は主に表面側のチャネルによって決
まる。また、逆に距離の２乗から３乗になるように設定
した場合、ｇｍのＶｇｓ依存性は主に表面側のチャネル
の特性によって決まるようになり、Ｉｎ組成の変化の仕
方によりｇｍの線形性を最適化することができる。
表面側にその距離の０．５乗から３乗程度に比例して組
成を変化させることにより、表面側／基板側の両チャネ
ルのｇｍへの寄与を大きく変化させることができる。す
なわち、仮に距離の０．５乗になるように設定した場
合、基板側のチャネルのｇｍへの寄与はわずかとなり、
ｇｍのＶｇｓ依存性は主に表面側のチャネルによって決
まる。また、逆に距離の２乗から３乗になるように設定
した場合、ｇｍのＶｇｓ依存性は主に表面側のチャネル
の特性によって決まるようになり、Ｉｎ組成の変化の仕
方によりｇｍの線形性を最適化することができる。
【００１９】又、チャネル層の厚さは１０ｎｍ以下、電
子供給層はδ（デルタ）ドープにより形成されているこ
とが望ましいが、たとえば厚さ２０ｎｍ程度でｎ型Ａ１
ＧａＡｓによる電子供給層であっても十分に効果は得ら
れる。
子供給層はδ（デルタ）ドープにより形成されているこ
とが望ましいが、たとえば厚さ２０ｎｍ程度でｎ型Ａ１
ＧａＡｓによる電子供給層であっても十分に効果は得ら
れる。
【００２０】また、電子供給層の構造は、表面側と基板
側で異なる（例えば、表面側でδ（デルタ）ドープ、基
板側でｎ型Ａ１ＧａＡｓ）場合も良い効果が得られる。
又、本発明の電界効果トランジスタにおいて、２ｘ１０
18／ｃｍ3 の電子濃度からなるｎ型ＩｎＧａＡｓからな
るチャネル層の表面側及び基板側にチャネル層よりバン
ドギャップの広い半導体、例えばｉ型Ａ１0.22Ｇａ0.78
Ａｓ（ｘ＝０．２２）からなる電子供給層で挾んだ積層
構造を有し、チャネル層のバンドギャップを表面側から
基板側に狭くなるように変化させてもよい。例えば表面
側がＧａＡｓからなり、チャネル層内でその組成を変化
させ、基板側でＩｎ0.25Ｇａ0.75Ａｓになる様にする。
このようにすることにより、表面側と基板側のチャネル
をそれぞれ独立のしきい値電圧／相互コンダクタンスで
動作させることが可能となる。すなわち、基板側のチャ
ネルの組成を表面側に比較して，バンドギャップが狭く
なるように設定することにより、しきい値電圧付近では
チャネル内の電子は基板側チャネルに存在し、しきい値
電圧およびたちあがりのｇｍのＶｇｓ依存性を決める、
その後さらにＶｇｓを大きくしていくと基板側チャネル
より表面側チャネルのほうの電子分布が増すため、ｇｍ
のＶｇｓ依存性は表面側チャネルの特性で決まるように
なる。したがって、Ｖｇｓをオフ側から大きくしていく
時、ＦＥＴがオンして流れる電流は最初に狭バンドギャ
ップの基板側チャネルによりｇｍは急激に立ち上がり、
その後徐々に本来のチャネルである広バンドギャップの
表面側のチャネルに電子分布が移るため、ｇｍは、ほぼ
一定値を維持する。
側で異なる（例えば、表面側でδ（デルタ）ドープ、基
板側でｎ型Ａ１ＧａＡｓ）場合も良い効果が得られる。
又、本発明の電界効果トランジスタにおいて、２ｘ１０
18／ｃｍ3 の電子濃度からなるｎ型ＩｎＧａＡｓからな
るチャネル層の表面側及び基板側にチャネル層よりバン
ドギャップの広い半導体、例えばｉ型Ａ１0.22Ｇａ0.78
Ａｓ（ｘ＝０．２２）からなる電子供給層で挾んだ積層
構造を有し、チャネル層のバンドギャップを表面側から
基板側に狭くなるように変化させてもよい。例えば表面
側がＧａＡｓからなり、チャネル層内でその組成を変化
させ、基板側でＩｎ0.25Ｇａ0.75Ａｓになる様にする。
このようにすることにより、表面側と基板側のチャネル
をそれぞれ独立のしきい値電圧／相互コンダクタンスで
動作させることが可能となる。すなわち、基板側のチャ
ネルの組成を表面側に比較して，バンドギャップが狭く
なるように設定することにより、しきい値電圧付近では
チャネル内の電子は基板側チャネルに存在し、しきい値
電圧およびたちあがりのｇｍのＶｇｓ依存性を決める、
その後さらにＶｇｓを大きくしていくと基板側チャネル
より表面側チャネルのほうの電子分布が増すため、ｇｍ
のＶｇｓ依存性は表面側チャネルの特性で決まるように
なる。したがって、Ｖｇｓをオフ側から大きくしていく
時、ＦＥＴがオンして流れる電流は最初に狭バンドギャ
ップの基板側チャネルによりｇｍは急激に立ち上がり、
その後徐々に本来のチャネルである広バンドギャップの
表面側のチャネルに電子分布が移るため、ｇｍは、ほぼ
一定値を維持する。
【００２１】このｇｍの急激な立ち上がり及び持続効果
は、チャネル層内のバンドギャップ差が大きいほど顕著
となる。例えばＩｎＧａＡｓチャネル内でのＩｎの組成
比が表面側と基板側で大きく異なることが好ましい。
は、チャネル層内のバンドギャップ差が大きいほど顕著
となる。例えばＩｎＧａＡｓチャネル内でのＩｎの組成
比が表面側と基板側で大きく異なることが好ましい。
【００２２】またチャネル層にＩｎＧａＡｓ、絶縁層に
Ａ１ＧａＡｓを用いた場合、バルク材料では格子整合が
取れないためその臨界膜厚および組成を検討すると、チ
ャネル層としてＩｎ組成比０〜０．２５のアンドープＩ
ｎx Ｇａ1-x Ａｓ（０．００≦ｘ≦０．２５）が望まし
く、またｎ型Ａ１ＧａＡｓ層の場合、ＤＸセンターの影
響をある程度抑えられ且つ電位障壁層として扱うことの
できるＡ１組成比０．１５〜０．３０のｎ型Ａ１x Ｇａ
1-x Ａｓ（０．１５≦ｘ≦０．３０）であることが望ま
しい。このような組成で構成することにより、結晶界面
で格子緩和しない、疑似正規形な状態を維持することが
でき、良好なヘテロ界面を形成できる。
Ａ１ＧａＡｓを用いた場合、バルク材料では格子整合が
取れないためその臨界膜厚および組成を検討すると、チ
ャネル層としてＩｎ組成比０〜０．２５のアンドープＩ
ｎx Ｇａ1-x Ａｓ（０．００≦ｘ≦０．２５）が望まし
く、またｎ型Ａ１ＧａＡｓ層の場合、ＤＸセンターの影
響をある程度抑えられ且つ電位障壁層として扱うことの
できるＡ１組成比０．１５〜０．３０のｎ型Ａ１x Ｇａ
1-x Ａｓ（０．１５≦ｘ≦０．３０）であることが望ま
しい。このような組成で構成することにより、結晶界面
で格子緩和しない、疑似正規形な状態を維持することが
でき、良好なヘテロ界面を形成できる。
【００２３】また、チャネル内のＩｎ組成を基板側から
表面側にその距離の０．５乗から３乗程度に比例するよ
うに組成を変化させることにより、表面側／基板側の両
チャネルのｇｍへの寄与を大きく変化させることができ
る。すなわち、仮に距離の０．５乗になるように設定し
た場合、基板側のチャネルのｇｍへの寄与はわずかとな
り、ｇｍのＶｇｓ依存性は種に表面側のチャネルのよっ
て決まる。また、逆に距離の２乗から３乗になるように
設定した場合、ｇｍのＶｇｓ依存性は主に表面側のチャ
ネルの特性によって決まるようになり、Ｉｎ組成の変化
の仕方によりｇｍの線形成を最適化することができる。
チャネル層の厚さが１０ｎｍ以下により形成されている
ことが、望ましいが、たとえば、チャネル層の厚さ２０
ｎｍ程度であっても十分に効果は得られる。
表面側にその距離の０．５乗から３乗程度に比例するよ
うに組成を変化させることにより、表面側／基板側の両
チャネルのｇｍへの寄与を大きく変化させることができ
る。すなわち、仮に距離の０．５乗になるように設定し
た場合、基板側のチャネルのｇｍへの寄与はわずかとな
り、ｇｍのＶｇｓ依存性は種に表面側のチャネルのよっ
て決まる。また、逆に距離の２乗から３乗になるように
設定した場合、ｇｍのＶｇｓ依存性は主に表面側のチャ
ネルの特性によって決まるようになり、Ｉｎ組成の変化
の仕方によりｇｍの線形成を最適化することができる。
チャネル層の厚さが１０ｎｍ以下により形成されている
ことが、望ましいが、たとえば、チャネル層の厚さ２０
ｎｍ程度であっても十分に効果は得られる。
【００２４】
【発明の実施の形態】以下に本発明の各実施の形態を図
面を用いて参照しつつ説明する。図１は第１の実施の形
態の電解効果トランジスタ（ＦＥＴ）の完成断面図であ
る。
面を用いて参照しつつ説明する。図１は第１の実施の形
態の電解効果トランジスタ（ＦＥＴ）の完成断面図であ
る。
【００２５】半絶縁制のＧａＡｓ基板１の上に厚さ１μ
ｍの非ドープＧａＡｓ層２、厚さ２５ｎｍのｉ−Ａ１
0.25Ｇａ0.75Ａｓ障害層３、シート電子濃度４ｘ１０12
ｃｍ-2のδ（デルタ）ドープ層４、８ｎｍのｉ−Ａ１
0.25Ｇａ0.75Ａｓスペーサ層５、１０ｎｍのＩｎx Ｇａ
1-x Ａｓ(x+y=1) リニアグレイデド・チャネル層６、８
ｎｍのｉ−Ａ１0.25Ｇａ0.75Ａｓスペーサ層７、シート
電子濃度４ｘ１０12ｃｍ-2のδ（デルタ）ドープ層８、
厚さ２５ｎｍのｉ−Ａ１0.25Ｇａ0.75Ａｓ障害壁９、厚
さ１６０ｎｍの電子濃度４ｘ１０18ｃｍ-3のｎ+ −Ｇａ
Ａｓコンタクト層１０が順次エピタキシャル成長のより
形成してある。リニアグレーデド・チャネル層６はスペ
ーサ層５側の組成がｉ−Ｉｎ0.25Ｇａ0.75Ａｓ
(x=0.25,y=0.75) として、形成され、スペーサ層５より
離れるに従って、ｘとｙの値が線形的に変更して形成さ
れ、スペーサ層７側の組成がＩｎ0.10Ｇａ0.90Ａｓとな
るように形成されている。１１は、Ｔｉ／Ｐｔ／Ａｕか
らなるゲート電極である。１２、１３はＡｕＧｅ合金か
らなるソース／ドレイン電極である。
ｍの非ドープＧａＡｓ層２、厚さ２５ｎｍのｉ−Ａ１
0.25Ｇａ0.75Ａｓ障害層３、シート電子濃度４ｘ１０12
ｃｍ-2のδ（デルタ）ドープ層４、８ｎｍのｉ−Ａ１
0.25Ｇａ0.75Ａｓスペーサ層５、１０ｎｍのＩｎx Ｇａ
1-x Ａｓ(x+y=1) リニアグレイデド・チャネル層６、８
ｎｍのｉ−Ａ１0.25Ｇａ0.75Ａｓスペーサ層７、シート
電子濃度４ｘ１０12ｃｍ-2のδ（デルタ）ドープ層８、
厚さ２５ｎｍのｉ−Ａ１0.25Ｇａ0.75Ａｓ障害壁９、厚
さ１６０ｎｍの電子濃度４ｘ１０18ｃｍ-3のｎ+ −Ｇａ
Ａｓコンタクト層１０が順次エピタキシャル成長のより
形成してある。リニアグレーデド・チャネル層６はスペ
ーサ層５側の組成がｉ−Ｉｎ0.25Ｇａ0.75Ａｓ
(x=0.25,y=0.75) として、形成され、スペーサ層５より
離れるに従って、ｘとｙの値が線形的に変更して形成さ
れ、スペーサ層７側の組成がＩｎ0.10Ｇａ0.90Ａｓとな
るように形成されている。１１は、Ｔｉ／Ｐｔ／Ａｕか
らなるゲート電極である。１２、１３はＡｕＧｅ合金か
らなるソース／ドレイン電極である。
【００２６】本実施の形態のＦＥＴでは、しきい値電圧
付近でｇｍのＶｇｓ依存性がＩｎ0.25Ｇａ0.75Ａｓチャ
ネルによって決まる。そして、Ｖｇｓをさらに高くする
と、ｇｍのＶｇｓ依存性はＩｎ0.1 Ｇａ0.90Ａｓチャネ
ルによって決まる。そこで、図２ｇｍ−Ｖｇｓに示すよ
うに，広範なＶｇｓに対してほぼ一定のｇｍとなり、高
ｇｍ／高線形性のある電界効果トランジスタが実現でき
る。この特性はゲート長０．２５μｍの場合であり、こ
のとき最大ｇｍ６００ｍＳ／ｍｍでＶｇｓが−２〜０Ｖ
の広範な領域で一定のｇｍが得られている。
付近でｇｍのＶｇｓ依存性がＩｎ0.25Ｇａ0.75Ａｓチャ
ネルによって決まる。そして、Ｖｇｓをさらに高くする
と、ｇｍのＶｇｓ依存性はＩｎ0.1 Ｇａ0.90Ａｓチャネ
ルによって決まる。そこで、図２ｇｍ−Ｖｇｓに示すよ
うに，広範なＶｇｓに対してほぼ一定のｇｍとなり、高
ｇｍ／高線形性のある電界効果トランジスタが実現でき
る。この特性はゲート長０．２５μｍの場合であり、こ
のとき最大ｇｍ６００ｍＳ／ｍｍでＶｇｓが−２〜０Ｖ
の広範な領域で一定のｇｍが得られている。
【００２７】本発明の第１の実施の形態は上記に限らな
い。例えば電子供給層としてｎ型Ａ１ＧａＡｓあるいは
ＩｎＧａＰを用いても良い。 また、ＩｎＧａＡｓチャ
ネル層のＩｎ組成のプロファイルは、チャネル層の表面
側と基板側の電子供給層の条件によりリニア（１乗）以
外のプロファイルが最適な場合例えば、段階的に変化す
るプロファイル等も有り得る。
い。例えば電子供給層としてｎ型Ａ１ＧａＡｓあるいは
ＩｎＧａＰを用いても良い。 また、ＩｎＧａＡｓチャ
ネル層のＩｎ組成のプロファイルは、チャネル層の表面
側と基板側の電子供給層の条件によりリニア（１乗）以
外のプロファイルが最適な場合例えば、段階的に変化す
るプロファイル等も有り得る。
【００２８】また、基板としてＩｎＰを用いた場合に
は、電子供給層としてＩｎＡ１ＡｓあるいはＩｎＡ１Ｇ
ａＡｓ、チャネル層としてＩｎＧａＡｓを用いることが
できる。 また、前述の様に電子供給層が基板側で表面
側で異なる様な場合でも所望の効果が得られる。
は、電子供給層としてＩｎＡ１ＡｓあるいはＩｎＡ１Ｇ
ａＡｓ、チャネル層としてＩｎＧａＡｓを用いることが
できる。 また、前述の様に電子供給層が基板側で表面
側で異なる様な場合でも所望の効果が得られる。
【００２９】ゲート電極材料は化合物半導体に対してシ
ョットキ接合をなすものであれば良い。同様にソース／
ドレイン電極の材料もソース／ドレイン領域と良好なオ
ーミック接合を形成しうるものであれば良い。
ョットキ接合をなすものであれば良い。同様にソース／
ドレイン電極の材料もソース／ドレイン領域と良好なオ
ーミック接合を形成しうるものであれば良い。
【００３０】キャリア濃度、膜厚等のバラメータも可変
である。本発明の第２の実施の形態を図３を用いて説明
する。半絶縁性のＧａＡｓ基板２１に上に厚さ１μｍの
非ドープＧａＡｓ層２２、厚さ１００ｎｍのｉ−Ａ１
0.25Ｇａ0.75Ａｓ障壁層２３、電子濃度２ｘ１０18ｃｍ
-3でドープされた８ｎｍ厚のｎ型Ｉｎ0.25Ｇａ0.75Ａｓ
−＞Ｉｎ0.10Ｇａ0.90Ａｓリニアグレイデド・チャネル
層２４、厚さ２０ｎｍのｉ−Ａ１0.25Ｇａ0.75Ａｓ障害
壁２５、厚さ１６０ｎｍの電子濃度４ｘ１０18ｃｍ-3の
ｎ+ −ＧａＡｓコンタクト層２６が順次エピタキシャル
成長により形成してある。２７は、Ｔｉ／Ｐｔ／Ａｕか
らなるゲート電極である。２８、２９は、ＡｕＧｅＮｉ
合金からなるソース／ドレイン電極である。
である。本発明の第２の実施の形態を図３を用いて説明
する。半絶縁性のＧａＡｓ基板２１に上に厚さ１μｍの
非ドープＧａＡｓ層２２、厚さ１００ｎｍのｉ−Ａ１
0.25Ｇａ0.75Ａｓ障壁層２３、電子濃度２ｘ１０18ｃｍ
-3でドープされた８ｎｍ厚のｎ型Ｉｎ0.25Ｇａ0.75Ａｓ
−＞Ｉｎ0.10Ｇａ0.90Ａｓリニアグレイデド・チャネル
層２４、厚さ２０ｎｍのｉ−Ａ１0.25Ｇａ0.75Ａｓ障害
壁２５、厚さ１６０ｎｍの電子濃度４ｘ１０18ｃｍ-3の
ｎ+ −ＧａＡｓコンタクト層２６が順次エピタキシャル
成長により形成してある。２７は、Ｔｉ／Ｐｔ／Ａｕか
らなるゲート電極である。２８、２９は、ＡｕＧｅＮｉ
合金からなるソース／ドレイン電極である。
【００３１】本実施例のＦＥＴでは、しきい値電圧付近
ではｇｍのＶｇｓ依存性はＩｎ0.25Ｇａ0.75Ａｓチャネ
ルによって決まる。そして、Ｖｇｓをさらに高くする
と、ｇｍのＶｇｓ依存性はＩｎ0.10Ｇａ0.90Ａｓチャネ
ルによって決まる。そこで、第４図に示すように広範な
Ｖｇｓに対してほぼ一定のｇｍとなり、高ｇｍ／高線形
性のある電界効果トランジスタが実現できる。この実施
形態では、ゲート長を０．２５μｍとし、このとき最大
ｇｍ７００ｍＳ／ｍｍでＶｇｓが０．３〜１．０Ｖの広
範な領域で一定のｇｍが得られている。
ではｇｍのＶｇｓ依存性はＩｎ0.25Ｇａ0.75Ａｓチャネ
ルによって決まる。そして、Ｖｇｓをさらに高くする
と、ｇｍのＶｇｓ依存性はＩｎ0.10Ｇａ0.90Ａｓチャネ
ルによって決まる。そこで、第４図に示すように広範な
Ｖｇｓに対してほぼ一定のｇｍとなり、高ｇｍ／高線形
性のある電界効果トランジスタが実現できる。この実施
形態では、ゲート長を０．２５μｍとし、このとき最大
ｇｍ７００ｍＳ／ｍｍでＶｇｓが０．３〜１．０Ｖの広
範な領域で一定のｇｍが得られている。
【００３２】本発明の実施の形態は上記に限らない。例
えばＩｎＧａＰを障害層として用いても良い。また、Ｉ
ｎＧａＡｓチャネル層のＩｎ組成のプロファイルは、表
面側と基板側の電子供給層の条件によりリニア（１乗）
以外のプロファイルが最適な場合も有り得る。また、基
板としてＩｎＰを用いた場合には、障壁層としてＩｎＡ
１ＡｓあるいはＩｎＡ１ＧａＡｓ、チャネル層としてＩ
ｎＧａＡｓを用いることができる。また、前述の様に電
子供給層が基板側と表面側で異なる様な場合でも所望の
効果が得られる。ゲート電極材料は、化合物半導体に対
してショットキ接合をなすものであれば良い。
えばＩｎＧａＰを障害層として用いても良い。また、Ｉ
ｎＧａＡｓチャネル層のＩｎ組成のプロファイルは、表
面側と基板側の電子供給層の条件によりリニア（１乗）
以外のプロファイルが最適な場合も有り得る。また、基
板としてＩｎＰを用いた場合には、障壁層としてＩｎＡ
１ＡｓあるいはＩｎＡ１ＧａＡｓ、チャネル層としてＩ
ｎＧａＡｓを用いることができる。また、前述の様に電
子供給層が基板側と表面側で異なる様な場合でも所望の
効果が得られる。ゲート電極材料は、化合物半導体に対
してショットキ接合をなすものであれば良い。
【００３３】同様にソース／ドレイン電極の材料もソー
ス／ドレイン領域と良好なオーミック接合を形成しうる
ものであれば良い。その他、実施例におけるキャリア濃
度、膜厚等のパラメータも一つの例であり、同様の効果
が得られる条件であれば良い。
ス／ドレイン領域と良好なオーミック接合を形成しうる
ものであれば良い。その他、実施例におけるキャリア濃
度、膜厚等のパラメータも一つの例であり、同様の効果
が得られる条件であれば良い。
【００３４】
【発明の効果】以上説明した如く、本発明第１及び第２
によれば、線形性の良好な、高効率動作の電界効果トラ
ンジスタが得られる。
によれば、線形性の良好な、高効率動作の電界効果トラ
ンジスタが得られる。
【図１】 本発明の第１の実施の形態である電界効果ト
ランジスタを説明する為の断面図である。
ランジスタを説明する為の断面図である。
【図２】 第１の実施の形態の電界効果トランジスタの
ｇｍ−Ｖｇｓ依存性を示す図である。
ｇｍ−Ｖｇｓ依存性を示す図である。
【図３】 本発明の第２の実施の形態である電界効果ト
ランジスタを説明する為の断面図である。ＨＥＭＴのｇ
ｍ−Ｖｇｓ依存性を示す図である。
ランジスタを説明する為の断面図である。ＨＥＭＴのｇ
ｍ−Ｖｇｓ依存性を示す図である。
【図４】 第２の実施の形態の電界効果トランジスタの
ｇｍ−Ｖｇｓ依存性を示す図である。
ｇｍ−Ｖｇｓ依存性を示す図である。
【図５】 従来技術のシングルド−プＨＥＭＴを説明す
るための断面図である。
るための断面図である。
【図６】 シングルドープＨＥＭＴのｇｍ−Ｖｇｓ依存
性を示す図である。
性を示す図である。
【図７】 ダブルドープＨＥＭＴのｇｍ−Ｖｇｓ依存性
を示す図である。
を示す図である。
【図８】 ＤＭＴのｇｍ−Ｖｇｓ依存性を示す図であ
る。
る。
５、７、２３、２５、１０２・・・電子供給層 ６、２４・・・グレ−デッドチャネル層 １１、２７、１０３・・・ゲ−ト電極 １０、２６・・・ソ−ス・ドレイン電極 １０１・・・チャネル層
Claims (5)
- 【請求項１】第１の半導体層と、 第１の半導体層の表面に形成され、第１の半導体層より
もバンドギャップの狭い半導体層であり、第１の半導体
層に隣接する表面領域のバンドギャップが、反対側の表
面領域のバンドギャップよりも狭い第２の半導体層と、 第２の半導体層の表面に形成され、第２の半導体層より
もバンドギャップの広い第３の半導体層と、 が備えられたことを特徴とする電界効果トランジスタ。 - 【請求項２】前記第２の半導体層は高濃度の不純物を含
み、かつ、前記第１及び前記第３の半導体層は、低濃度
の不純物を一部に含むかもしくは全く含まないことを特
徴とする請求項１記載の電界効果トランジスタ。 - 【請求項３】前記第２の半導体層は低濃度の不純物を含
み、かつ、前記第１及び前記第３の半導体層は高濃度の
不純物を含むことを特徴とする請求項１記載の電界効果
トランジスタ。 - 【請求項４】前記第２の半導体層としてＩｎx Ｇａ1-x
Ａｓ（０．００≦Ｘ≦０．２５）が用いられ、前記第１
及び第３の半導体層ｎ型Ａx Ｇａ1-x Ａｓ（０．１５≦
Ｘ≦０．３０）が用いられたことを特徴とする請求項１
記載の電解効果トランジスタ。 - 【請求項５】前記第２の半導体層として用いられるＩｎ
x Ｇａ1-x ＡｓのＸ組成が第１の半導体層側から第３の
半導体層側へ第１の半導体層からの距離のｎ乗に比例し
て変化するように形成されたことを特徴とする請求項４
記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25041595A JPH0992818A (ja) | 1995-09-28 | 1995-09-28 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25041595A JPH0992818A (ja) | 1995-09-28 | 1995-09-28 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992818A true JPH0992818A (ja) | 1997-04-04 |
Family
ID=17207554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25041595A Pending JPH0992818A (ja) | 1995-09-28 | 1995-09-28 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992818A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302370A (ja) * | 2008-06-16 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US8039871B2 (en) | 2007-05-17 | 2011-10-18 | Mitsubishi Electric Corporation | Semiconductor device |
| JPWO2015011870A1 (ja) * | 2013-07-25 | 2017-03-02 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
-
1995
- 1995-09-28 JP JP25041595A patent/JPH0992818A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8039871B2 (en) | 2007-05-17 | 2011-10-18 | Mitsubishi Electric Corporation | Semiconductor device |
| US8193566B2 (en) | 2007-05-17 | 2012-06-05 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2009302370A (ja) * | 2008-06-16 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPWO2015011870A1 (ja) * | 2013-07-25 | 2017-03-02 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504353A (en) | Field effect transistor | |
| US6992319B2 (en) | Ultra-linear multi-channel field effect transistor | |
| EP0514079B1 (en) | High electron mobility transistor and method of manufacture | |
| US5488237A (en) | Semiconductor device with delta-doped layer in channel region | |
| CN111201609B (zh) | 具有可调阈值电压的高电子迁移率晶体管 | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| US5668387A (en) | Relaxed channel high electron mobility transistor | |
| US5493136A (en) | Field effect transistor and method of manufacturing the same | |
| US5650642A (en) | Field effect semiconductor device | |
| US4994868A (en) | Heterojunction confined channel FET | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| US4962050A (en) | GaAs FET manufacturing process employing channel confining layers | |
| JPH0992818A (ja) | 電界効果トランジスタ | |
| US5389807A (en) | Field effect transistor | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| Rieh | Semiconductor Technologies for THz Applications | |
| JPH06168963A (ja) | 線形ヘテロ接合電界効果トランジスタ | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0147215B1 (ko) | 반도체소자의 제조방법 | |
| Koester et al. | High-performance SiGe pMODFETs grown by UHV-CVD | |
| JPH04369842A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH06188273A (ja) | 電界効果トランジスタ | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ |