KR0147215B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법

Info

Publication number
KR0147215B1
KR0147215B1 KR1019940020944A KR19940020944A KR0147215B1 KR 0147215 B1 KR0147215 B1 KR 0147215B1 KR 1019940020944 A KR1019940020944 A KR 1019940020944A KR 19940020944 A KR19940020944 A KR 19940020944A KR 0147215 B1 KR0147215 B1 KR 0147215B1
Authority
KR
South Korea
Prior art keywords
layer
doping
active layer
buffer layer
mesfet
Prior art date
Application number
KR1019940020944A
Other languages
English (en)
Other versions
KR960009069A (ko
Inventor
이재학
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019940020944A priority Critical patent/KR0147215B1/ko
Publication of KR960009069A publication Critical patent/KR960009069A/ko
Application granted granted Critical
Publication of KR0147215B1 publication Critical patent/KR0147215B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 버퍼층의 도핑을 P+형에서 언도우프드 P형으로 점차적으로 감소되도록 성장시키고, 활성층의 도핑을 n+형으로 언도우프드 n형으로 점차적으로 감소시키면서 성장시켜 MESFET의 항복전압을 증가시킴과 동시에 전달용량을 증가시키고 선형성을 향상시키기 위한 것이다.
본 발명은 GaAs 기판 위에 높은 농도를 가진 P층에서 언도우프드 P층으로 점차적으로 도핑농도를 그레이딩시켜 버퍼층을 형성하는 단계와, 상기 버퍼층상에 n형 활성층을 형성하는 단계, 상기 활성층상에 n+캡층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 MESFET이 제조방법을 제공한다.

Description

반도체소자의 제조방법
제1도는 종래의 GaAs MESFET 구조 및 도핑 프로파일.
제2도는 종래의 셀프얼라인 GaAs MESFET 구조 및 도핑 프로파일.
제3도는 본 발명의 GaAs MESFET 구조 및 도핑 프로파일.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 버퍼층
13 : 활성층 14 : 캡층
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 버퍼층의 도핑을 P+형에서 언도우프드(undoped) P형으로 점차적으로 감소되도록 성장시키고, 활성층의 도핑을 n+형으로 언도우프드 n형으로 점차적으로 감소시키면서 성장시켜 항복전압을 증가시킴과 동시에 전달용량(transconductance;gm)을 증가시키고 선형성을 향상시킨 MESFET 제조방법에 관한 것이다.
GaAs MESFET의 동작원리는 드레인과 소오스간의 전류(IDS)로 게이트와 소오스간의 제어전압(VG)에 의해 형성되는 게이트 아래의 공간전하영역(space charge region)의 크기를 조절함으로써 신호의 증폭효과를 얻게 하는 것이다.
종래의 GaAs MESFET은 제1도와 같이 MOCVD(Metal Organic Chemical Vapor Dep-osition)법이나 MBE(Mocular Beam Epitaxy)등의 여러가지 에피택셜(Epitaxial) 성장법을 이용하여 GaAs기판(1)상에 P-언도우프드 GaAs버퍼층(2)을 형성하고 이위에 n-활성층을 형성하고 이 활성층영역(3)의 도핑을 균일하게 하여 소자를 제작하였다.
제1도에서 참조부호 4는 n+캡층이고, 5는 게이트전극, 6과 7은 각각 소오스전극과 드레인전극을 나타낸다.
또한, 종래의 셀프얼라인(self-aligned) GaAs MESFET의 경우에는 제2도에 도시된 바와 같이 이온주입법을 이용하여 원하는 도핑과 깊이로 불순물을 이온주입하여 원하는 도핑농도의 활성층 및 버퍼층을 제조해 왔다.
상기 제1도와 제2도에 각각의 MESFET의 도핑 프로파일을 도시하였다.
최근에는 MESFET의 전달특성 및 잡음특성의 향상을 위하여 게이트의 길이를 1μm이하로 줄이려고 하고 있으나, 너무 게이트의 길이가 짧아지면 게이트-드레인간의 항복전압이 낮아지거나 숏채널효과(Short channel effect)와 같은 소자의 특성을 저하시키는 현상이 나타나게 된다.
이를 극복하기 위해 채널의 깊이는 얇아져야 하며, 얇은 채널하에서 높은 전달특성 및 잡음특성의 향상을 위해 도핑은 증가시켜야 한다.
도핑이 높아짐에 따라 게이트의 터널링전류는 증가하며, 이로 인하여 게이트 항복전압이 감소하게 된다.
저전류 동작조건을 갖는 저잡음 MESFET의 경우 에피택시법으로 성장된 균일한 도핑구조의 경우 게이트 리세스에칭 깊이가 도핑끝부분(doping tail), 즉, 전자농도가 감소하는 활성층-버퍼층 계면이 되어 전달용량(gm)이 감소하며, 그 선형성이 떨어진다.
또한 활성층의 농도가 높아짐에 따라 게이트와 소오스간의 정전용량(Cgs)이 증가하여 차단주파수(cut-off-frequency;fT)가 감소한다.
또한, 이온주입방법의 경우에도 1μm이하의 게이트길이를 갖는 MESFET의 특성을 향상시키기 위해 기판으로 흐르는 누설전류와 활성층채널에서의 2차원 전계효과에 따른 숏채널효과를 줄이는 방법으로 활성층채널과 n+캡층을 0.5μm이하로 줄여서 이온주입해야 하며, 0.5μm이하의 게이트길이를 갖는 경우에는 LDD(Lig-htly-Doped Drain)구조와 매몰(buried) P층 구조가 필요하게 된다.
매몰 P층의 경우 기판으로 흐르는 누설전류를 줄여주며, P층과 n+층 또는 n채널사이에 빌트인 포텐셜(built-in potential)때문에 전도에 기여하는 실제적인 채널의 두께가 얇아지는 효과가 있다. P+농도를 갖는 중성영역은 GaAs MESFET 동작주파수를 제하게 하며, 부유정전용량(parastic capacitance)의 원인이 된다.
이 때문에 매몰 P층은 완전히 공핍(completely depleted)되어야 한다.
다른 한편에서는 완전히 공핍된 P층의 빌트인 포텐셜은 기판 누설전류를 확실히 억누를 만큼 높지 않으며, 상호전달용량(gm)이나 K값이나 드레인 컨덕턴스같은 DC특성을 향상시키기 위해서는 중성영역을 가진 높은 농도의 P층이 필요하다.
그러나, DC특성의 향상이 AC특성과 직접적으로 연관되어져 AC특성이 좋아진다고는 할 수 없다.
이상 상술한 바와 같이 종래의 에피택시 성장법을 기반으로 한 MESFET에 있어서는 균일한 도핑을 이용하여 높은 전달특성 및 저잡음특성을 얻기 위해서는 게이트길이가 짧아져야 하고 도핑을 증가시켜야 하는데 이렇게 되면 숏채널 효과가 발생하고 항복전압이 감소하며, 게이트 누설전류가 증가하는 문제가 생기게 된다.
또한 저전류 동작조건을 가지는 저잡음 MESFET에서는 전자농도가 감소하는 활성층-버퍼층 계면부근 깊이에 게이트가 놓여지게 됨에 따라 전달용량이 감소하고, 잡음지수가 증가하며, 전류의 선형성이 저하되는 문제가 발생한다.
그리고 버퍼층에 있어서 언도우프드 p-층의 재현상이 우려되기도 한다.
한편, 이온주입법을 이용하여 형성하는 종래의 MESFET에 있어서는 주입된 불순물에 의해 격자가 손상되고, 보상(compensation)에 따른 활성층-버퍼층 계면상의 문제가 발생하며, 중성 매몰 P층에 의한 게이트-소오스간 커패시턴스의 증가로 인한 차단주파수가 감소되는 문제점이 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, MESFET의 버퍼층의 도핑을 P+형에서 언도우프드 P형으로 점차적으로 감소시키면서 성장시킴으로써 소자의 핀치오프(pinch-off)특성과 재현성을 향상시키는데 그 목적이 있다.
본 발명의 또하나의 목적은 MESFET 활성층의 도핑을 n+형에서 언도우프드 n형으로 점차적으로 감소시키면서, 성장시킴으로서 항복전압을 증가시키고 전달용량을 증가시키면 선형성을 향상시키는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 기판위에 높은 농도를 가진 P층에서 언도우프드 P층으로 점차적으로 도핑농도를 그레이딩시켜 버퍼층을 형성하는 단계와, 상기 버퍼층상에 n형 활성층을 형성하는 단계, 상기 활성층상에 n+캡층을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명의 일실시예에 의한 MESFET는 제3도에 도시된 바와 같이 GaAs기판(11) 위에 GaAs를 아래에서 위로 높은 농도를 가진 P층(P+)에서 언도우프드 P층으로 도핑 그레이딩(grading)을 주면서 성장시켜 아래부분의 도핑농도가 1×1017-1×1016㎝-3인 그레이드 p-도우프드 GaAs 버퍼층(12)을 형성하고, 그위에 GaAs를 아래에서 위로 n+층에서 언도우프드 n층으로 도핑 그레이딩을 주어서 성장시켜 그레이드 n-도우프드 GaAs활성층(13)을 형성하고, 이 위에 n+캡층(14)을 성장시킴으로써 제조된다.
이와 같이 버퍼층에 그레이드(grade) p-도우프드층을 사용함으로써 기판으로 흐르는 누설전류를 줄일 수 있게 되며, P층과 n채널간의 빌트인 포텐셜때문에 전도에 기여하는 실제적인 채널의 두께가 얇아지는 효과와 전자의 컨파인먼트(confinement)가 좋게 되어 핀치오프특성이 향상된다.
또한 제어가능한 도핑영역에서 버퍼층을 성장시킬 수 있어 재현상이 좋아진다.
이 경우 버퍼층을 전적으로 공핍되게(wholly depleted) 설계할 경우 이온주입에서 설명한 바와 같이 기판누설전류는 조금 커지나 게이트-소오스간의 정전용량(Cgs)의 효과가 적어 차단주파수(fT)가 감소하는 현상은 나탄나지 않을 것이며, 또한 에피택시 성장법을 이용하므로 이온주입시 생기는 격자손상이나 중성불순물에 의한 소자의 특성저하와 같은 현상이 일어나지 않는다.
버퍼층을 중성 매몰 P층을 존재하도록 설계할 경우에는 전달용량(gm)특성, K값과 드레인 컨덕턴스와 같은 DC특성을 향상시킬 수 있게 된다.
중성 매몰 P층에 의한 게이트-소오스간의 정전용량(Cgs)의 증가로 인하여 차단주파수(fT)가 감소됨에도 불구하고 높은 농도의 P층에 의해 드레인 컨덕턴스(gd)는 감소하고 그 결과 최대 발진주파수(fmax)는 상기의 버퍼층을 전적으로 공핍하게 설계할 경우와 비슷하게 된다.
상기의 버퍼층을 전적으로 공핍되게 설계할 경우는 전류이득과 관계되므로 디지탈소자 응용에 유리하며, 버퍼층을 중성 매몰 P층이 존재하도록 설계할 경우는 전력이득과 관계되므로 전력소자에 유리하다.
활성층의 경우 깊이에 따라 도핑을 점차적으로 증가시키는 그레이드 도핑법을 이용하여 MESFET구조를 형성하며, 균일한 도핑의 경우와 비교하여 Nd×W1=Nd(x)×W2(Nd;균일한 도핑농도, W1; 균일 도핑시 채널두께, Nd(x); 그레이드 도핑농도, W2; 그레이드 도핑시 채널두께)인 경우를 고려하면, 그레이드 도핑구조의 게이트가 놓여지는 활성층 채널의 도핑농도가 균일 도핑의 경우보다 낮으므로 게이트-드레인 항복전압이 증가하며, 활성층 깊이방향, 즉, 채널의 하부로 내려갈수록 도핑농도가 증가하여 이로 인해 게이트전압에 의한 전류의 선형성 및 전달용량(gm)이 증가하게 된다.
즉, 항복전압은 활성층의 도핑농도에 반비례하여 증가되고, 전달용량(gm)은 gm=(ε υsW)/d (ε;반도체 유전율, υs;전자포화속도, d;공간전하층 두께, W; 게이트넓이)식에 의해 균일 도핑의 경우 도핑이 감소되는 활성층-버퍼층 계면부근에서는 d가 증가하여 gm이 떨어지는 문제가 발생하여 전류의 선형성 및 저잡음 특성이 저하된다.
그러나 그레이드 도핑의 경우에는 I=q υsWND(y)dy (ND(y)=NDoyn; n≠0, 도핑농도)에 의하여 상기 gm은 gm=∂I/∂VG= (ευsW)/d(y) (단, d(y);그레이드 도핑시 공간전하층 두께)에서 게이트전압(VG)의 변화에 따른 d(y)의 변화가 깊이에 따라 작아지므로 균일도핑의 경우보다 증가하며, 또한 전류의 선형성도 좋아진다.
또한 같은 전류조건의 경우 도핑이 높을수록 잡음특성이 향상된다. 인트린직(intrinsic)잡음원은 존슨(Johnson)잡음인 채널저항(Rch)에 의한 δin 2=4KTRch로 주어지며, 여기에서 채널저항이 작을수록 잡음특성이 좋아짐을 알 수 있다. 즉, 동일한 전류에서 도핑이 높을수록 잡음지수(noise figure)도 줄어든다는 것을 알 수 있다. (Rch ∝ 1/ND이므로) 상기한 본 발명의 MESFET 제조를 위한 기술적 수단으로서, 에피구조의 성장은 MOCVD법을 이용하여 반절연성 GaAs기판(11)위에 P형 도판트를 이용하여 도핑을 고농도에서 저농도로 점차적으로 이루어지도록 행하여 버퍼층(12)을 형성한 후, 이 위에 n형 도판트를 고농도에서 저농도로 점차적으로 감소시켜가면서 성장시켜 활성층(13)을 형성하고, 이위에 오믹접촉을 위한 n+캡층(14)을 성장시킨다.
이후의 MESFET제작공정은 일반적인 MESFET제작공정과 동일하다.
즉, 상기 n+캡층(14)과 활성층(13)의 소정부분을 리세스 에칭한 후, 에칭된 부위에 게이트전극을 형성하고, 상기 n+캡층(14) 상부의 소정부분에 소오스전극 및 드레인전극을 형성하여 MESFET를 완성한다.
본 발명의 다른 실시예로서 활성층과 버퍼층의 도핑형태를 여러가지 형태로 다양하게 형성할 수 있는데, 활성층은 균일하게 도핑된 n-GaAs로 형성하고 버퍼층은 그레이드 p-도우프드 GaAs로 형성할 수도 있고, 활성층을 균일하게 도핑된 n-GaAs로 형성하고 버퍼층은 아래에서 위로 그레이드 p-도우프드 GaAs에서 그레이드 AlxGa1-xAs(x=0.4-0)의 형태가 되도록 형성할 수도 있으며, 활성층의 도핑형태를 지수함수적인(exponential; N(y)=N0e∂y도핑농도를 갖도록 하고, 버퍼층은 그레이드 p-도우프드 GaAs로 형성할 수도 있다.
또한, 활성층의 도핑형태를 지수함수적인(exponential; N(y)=N0e∂y도핑농도를 갖도록 하고, 버퍼층은 아래에서 위로 그레이드 p-도우프드 GaAs에서 그레이드 AlxGa1-xAs(x=0.4-0)의 형태가 되도록 형성할 수도 있고, 활성층의 도핑형태를 계단식(step doping ; N(y)=N1(0yd), N(y)=N2(d≤y≤a))으로 하고 버퍼층은 그레이드 p-도우프드 GaAs로 형성할 수도 있으며, 활성층의 도핑형태를 계단식(step doping ; N(y)=N1(0yd), N(y)=N2(d≤y≤a))으로 하고, 버퍼층은 아래에서 위로 그레이드 p-도우프드 GaAs에서 그레이드 AlxGa1-xAs(x=0.4-0)의 형태가 되도록 형성할 수도 있다.
또한, 상기 본 발명의 일시시예와 같이 활성층은 그레이드 p-도우프드 GaAs로 형성하고, 버퍼층을 아래에서 위로 그레이드 p-도우프드 GaAs에서 그레이드 AlxGa1-xAs(x=0.4-0)의 형태가 되도록 형성할 수도 있다.
이상 상술한 바와 같이 본 발명에 의하면, 저잡음 MESFET의 경우 저전류 동작조건에서도 높은 전달용량값을 가질 수 있으며, 이로 인하여 잡음특성의 향상에 기여할 수 있다.
또한 활성층의 그레이드 도핑특성에 기인한 저전류 동작조건에서의 높은 전달용량과 완전히 공핍된 매몰 P층을 버퍼층으로 이용할 경우, 디지탈소자에의 응용시 서브쓰레쉬홀드(subthreshold)특성과 K값(d2I/dV2)이 좋아져 소자의 속도를 증가시킬 뿐아니라 선형성이 매우 향상된다.
그리고 언도우프드에 가까운 활성층과 중성 매몰P층을 가진 버퍼층을 이용하면 고출력 FET에의 응용시 높은 항복전압과 높은 발진주파수 특성을 얻을 수 있게 된다.

Claims (5)

  1. GaAs 기판 위에 높은 농도를 가진 P층에서 언도우프드 P층으로 점차적으로 도핑농도를 그레이딩시켜 버퍼층을 형성하는 단계와, 상기 버퍼층상에 n형 활성층을 형성하는 단계, 상기 활성층상에 n+캡층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 MESFET의 제조방법.
  2. 제1항에 있어서, 상기 활성층을 균일한 도핑형태를 갖도록 형성하는 것을 특징으로 하는 MESFET의 제조방법.
  3. 제1항에 있어서, 상기 활성층을 지수함수적인 도핑형태를 갖도록 형성하는 것을 특징으로 하는 MESFET의 제조방법.
  4. 제1항에 있어서, 상기 활성층을 계단형태의 도핑형태를 갖도록 형성하는 것을 특징으로 하는 MESFET의 제조방법.
  5. 제1항에 있어서, 상기 버퍼층을 아래에서 위로 그레이딩된 p-도우프드 GaAs와 그레이드 조성된 AlxGa1-xAs(x=0.4-0)로 형성하는 것을 특징으로 하는 MESFET의 제조방법.
KR1019940020944A 1994-08-24 1994-08-24 반도체소자의 제조방법 KR0147215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020944A KR0147215B1 (ko) 1994-08-24 1994-08-24 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020944A KR0147215B1 (ko) 1994-08-24 1994-08-24 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR960009069A KR960009069A (ko) 1996-03-22
KR0147215B1 true KR0147215B1 (ko) 1998-11-02

Family

ID=19391050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020944A KR0147215B1 (ko) 1994-08-24 1994-08-24 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0147215B1 (ko)

Also Published As

Publication number Publication date
KR960009069A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US5504353A (en) Field effect transistor
US4641161A (en) Heterojunction device
US5323020A (en) High performance MESFET with multiple quantum wells
EP0555886A2 (en) Hetero-junction field effect transistor
US20020003245A1 (en) Compound semiconductor device and method of manufacturing the same
US5650642A (en) Field effect semiconductor device
US5493136A (en) Field effect transistor and method of manufacturing the same
JP3262056B2 (ja) バイポーラトランジスタとその製造方法
JP3127874B2 (ja) 電界効果トランジスタ及びその製造方法
US4994868A (en) Heterojunction confined channel FET
US5159414A (en) Junction field effect transistor of a compound semiconductor
JP2758803B2 (ja) 電界効果トランジスタ
JP3040786B2 (ja) チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法
KR100563884B1 (ko) 접합형 전계 효과 트랜지스터의 제조 방법
US5905277A (en) Field-effect transistor and method of manufacturing the same
US5532505A (en) Field effect transistor including a cap with a doped layer formed therein
KR0147215B1 (ko) 반도체소자의 제조방법
US5242846A (en) Method of manufacturing a junction field effect transistor
US5389807A (en) Field effect transistor
US5408111A (en) Field-effect transistor having a double pulse-doped structure
JP3653652B2 (ja) 半導体装置
GB2239557A (en) High electron mobility transistors
KR970004485B1 (ko) 반도체장치 및 그 제조방법
JP3018885B2 (ja) 半導体装置の製造方法
JPH0992818A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee