JPH04277680A - トンネルトランジスタ及びその製造方法 - Google Patents
トンネルトランジスタ及びその製造方法Info
- Publication number
- JPH04277680A JPH04277680A JP11954591A JP11954591A JPH04277680A JP H04277680 A JPH04277680 A JP H04277680A JP 11954591 A JP11954591 A JP 11954591A JP 11954591 A JP11954591 A JP 11954591A JP H04277680 A JPH04277680 A JP H04277680A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- degenerate
- conductivity type
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高集積化，高速動作が可
能なトンネル現象利用のトランジスタに関するものであ
る。
能なトンネル現象利用のトランジスタに関するものであ
る。
【０００２】
【従来の技術】半導体表面におけるｐ＋−ｎ＋接合での
トンネル現象を利用し、通常のＳｉＭＯＳＦＥＴやＧａ
Ａｓ ＭＥＳＦＥＴとは動作原理の異なるトランジス
タとしてトンネルトランジスタが提案されている。この
デバイスについては例えば、馬場寿夫による特願昭５６
−１９４９９２号明細書「半導体装置」に記載されてい
る。 このトランジスタはＭＯＳＦＥＴの微細化の極限で問題
となってくるアバランシーやトンネル効果を積極的に利
用したものであり、高集積化を可能にする。この従来の
トンネルトランジスタの構造及び製造方法と動作を簡単
に説明する。
トンネル現象を利用し、通常のＳｉＭＯＳＦＥＴやＧａ
Ａｓ ＭＥＳＦＥＴとは動作原理の異なるトランジス
タとしてトンネルトランジスタが提案されている。この
デバイスについては例えば、馬場寿夫による特願昭５６
−１９４９９２号明細書「半導体装置」に記載されてい
る。 このトランジスタはＭＯＳＦＥＴの微細化の極限で問題
となってくるアバランシーやトンネル効果を積極的に利
用したものであり、高集積化を可能にする。この従来の
トンネルトランジスタの構造及び製造方法と動作を簡単
に説明する。
【０００３】図３は従来のトンネルトランジスタの構造
模式図である。このトンネルトランジスタは、縮退して
いない基板１と、一導電型を有し縮退している第１の半
導体２と、縮退していない第２の半導体３と、第１の半
導体と反対の導電型を有する第３の半導体４と、第２の
半導体３上に設けられた絶縁層５と、絶縁層５上に設け
られたゲート電極６と、第１の半導体２とオーミック接
触を形成するソース電極７と、第３の半導体４とオーミ
ック接触を形成するドレイン電極８とから構成されてい
る。
模式図である。このトンネルトランジスタは、縮退して
いない基板１と、一導電型を有し縮退している第１の半
導体２と、縮退していない第２の半導体３と、第１の半
導体と反対の導電型を有する第３の半導体４と、第２の
半導体３上に設けられた絶縁層５と、絶縁層５上に設け
られたゲート電極６と、第１の半導体２とオーミック接
触を形成するソース電極７と、第３の半導体４とオーミ
ック接触を形成するドレイン電極８とから構成されてい
る。
【０００４】図４（ａ）〜（ｅ）は、この従来のトンネ
ルトランジスタの製造工程図である。（ａ）は第２の半
導体及び絶縁層形成工程、（ｂ）はゲート形成工程、（
ｃ）は第１の半導体形成工程、（ｄ）は第３の半導体形
成工程、（ｅ）はソース及びドレイン電極形成工程であ
る。
ルトランジスタの製造工程図である。（ａ）は第２の半
導体及び絶縁層形成工程、（ｂ）はゲート形成工程、（
ｃ）は第１の半導体形成工程、（ｄ）は第３の半導体形
成工程、（ｅ）はソース及びドレイン電極形成工程であ
る。
【０００５】この従来のトンネルトランジスタの製造工
程について、基板１にｐ−Ｓｉ、第１の半導体２にｐ＋
−Ｓｉ、第２の半導体３にｎ−Ｓｉ、第３の半導体４に
ｎ＋Ｓｉ、絶縁層５にＳｉＯ２、ゲート電極６にｎ型ポ
リシリコン、ソース電極７及びドレイン電極８にＡｌを
例にとり説明する。まず、ｐ−Ｓｉ基板表面にＡｓの低
濃度イオン注入によりｎ−Ｓｉ層を形成し、その上に熱
酸化によりＳｉＯ２を形成する。次に、ポリシリコンの
ゲート電極を堆積し、このポリシリコンおよびＳｉＯ２
をゲート形状に加工する。その後、ゲート領域を挟みｐ
−Ｓｉ基板表面にＢの高濃度イオン注入によりｐ＋−Ｓ
ｉ領域、Ａｓの高濃度イオン注入によりｎ＋−Ｓｉ領域
を形成する。最後に、ｐ＋−Ｓｉおよびｎ＋−Ｓｉ表面
にＡｌによるソース電極およびドレイン電極を形成して
トランジスタを完成させる。
程について、基板１にｐ−Ｓｉ、第１の半導体２にｐ＋
−Ｓｉ、第２の半導体３にｎ−Ｓｉ、第３の半導体４に
ｎ＋Ｓｉ、絶縁層５にＳｉＯ２、ゲート電極６にｎ型ポ
リシリコン、ソース電極７及びドレイン電極８にＡｌを
例にとり説明する。まず、ｐ−Ｓｉ基板表面にＡｓの低
濃度イオン注入によりｎ−Ｓｉ層を形成し、その上に熱
酸化によりＳｉＯ２を形成する。次に、ポリシリコンの
ゲート電極を堆積し、このポリシリコンおよびＳｉＯ２
をゲート形状に加工する。その後、ゲート領域を挟みｐ
−Ｓｉ基板表面にＢの高濃度イオン注入によりｐ＋−Ｓ
ｉ領域、Ａｓの高濃度イオン注入によりｎ＋−Ｓｉ領域
を形成する。最後に、ｐ＋−Ｓｉおよびｎ＋−Ｓｉ表面
にＡｌによるソース電極およびドレイン電極を形成して
トランジスタを完成させる。
【０００６】このトランジスタにおいて、ソース電極７
をアース電位とし、ゲート電極６には電圧を印加せず、
ドレイン電極８に正の電圧を印加すると、第１の半導体
（ｐ＋−Ｓｉ）２と第２の半導体（ｎ−Ｓｉ）３間が逆
方向バイアスになり電流は流れない。このときｎ−Ｓｉ
側に空乏層が長く伸びている。さて、ゲート電極６に大
きな正の電圧を印加すると、第２の半導体（ｎ−Ｓｉ）
３の表面（絶縁層（ＳｉＯ２）との界面）の電位が低下
し、そこでは電子濃度が非常に大きい縮退した状態が実
現される。このため、第２の半導体（ｎ−Ｓｉ）３の表
面と第１の半導体（ｐ＋−Ｓｉ）２とは江崎ダイオード
（トンネルダイオード）と同様の接合を形成し、そこに
トンネル電流が流れるようになる。また、ゲート電極６
に大きな負の電圧を印加すると第２の半導体３の表面は
反転して疑似的にｐ＋−Ｓｉとなり、こんどは第３の半
導体（ｎ＋−Ｓｉ）４との間に江崎ダイオードを形成し
てトンネル電流が流れる。このようにゲート電極６に印
加する電圧によりドレイン電流が制御され、トランジス
タ動作が実現される。
をアース電位とし、ゲート電極６には電圧を印加せず、
ドレイン電極８に正の電圧を印加すると、第１の半導体
（ｐ＋−Ｓｉ）２と第２の半導体（ｎ−Ｓｉ）３間が逆
方向バイアスになり電流は流れない。このときｎ−Ｓｉ
側に空乏層が長く伸びている。さて、ゲート電極６に大
きな正の電圧を印加すると、第２の半導体（ｎ−Ｓｉ）
３の表面（絶縁層（ＳｉＯ２）との界面）の電位が低下
し、そこでは電子濃度が非常に大きい縮退した状態が実
現される。このため、第２の半導体（ｎ−Ｓｉ）３の表
面と第１の半導体（ｐ＋−Ｓｉ）２とは江崎ダイオード
（トンネルダイオード）と同様の接合を形成し、そこに
トンネル電流が流れるようになる。また、ゲート電極６
に大きな負の電圧を印加すると第２の半導体３の表面は
反転して疑似的にｐ＋−Ｓｉとなり、こんどは第３の半
導体（ｎ＋−Ｓｉ）４との間に江崎ダイオードを形成し
てトンネル電流が流れる。このようにゲート電極６に印
加する電圧によりドレイン電流が制御され、トランジス
タ動作が実現される。
【０００７】
【発明が解決しようとする課題】ここで説明した動作原
理から明らかなように、このデバイスでは第２の半導体
の表面と第１の半導体の表面間または第２の半導体の表
面と第３の半導体の表面間に不純物ドーピング濃度の急
峻な変化が必要であり、また第１及び第３の半導体の表
面は高濃度に不純物を含み縮退していることが重要であ
る。しかし、従来の構造及び製造方法では、これらの半
導体層を形成するのにイオン注入を用いなければならな
いため、イオンの広がりを避けることができず、急峻な
ドーピングプロファイルを有する層の形成は困難であっ
た。このため、ドレインまたはゲートに印加する電圧で
トンネル接合部が移動し、急峻な立ち上がりの電流−電
圧特性の実現が困難であった。
理から明らかなように、このデバイスでは第２の半導体
の表面と第１の半導体の表面間または第２の半導体の表
面と第３の半導体の表面間に不純物ドーピング濃度の急
峻な変化が必要であり、また第１及び第３の半導体の表
面は高濃度に不純物を含み縮退していることが重要であ
る。しかし、従来の構造及び製造方法では、これらの半
導体層を形成するのにイオン注入を用いなければならな
いため、イオンの広がりを避けることができず、急峻な
ドーピングプロファイルを有する層の形成は困難であっ
た。このため、ドレインまたはゲートに印加する電圧で
トンネル接合部が移動し、急峻な立ち上がりの電流−電
圧特性の実現が困難であった。
【０００８】本発明の目的は、従来のトンネルトランジ
スタの有する欠点を除去し、急峻な立ち上がりの電流−
電圧特性を実現できるトンネルトランジスタ及びその製
造方法を提供することにある。
スタの有する欠点を除去し、急峻な立ち上がりの電流−
電圧特性を実現できるトンネルトランジスタ及びその製
造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明のトンネルトラン
ジスタは、基板上の一部に、一導電型を有する縮退した
第１の半導体と、縮退していない第２の半導体と、前記
第１の半導体と反対の導電型を有し縮退した第３の半導
体との積層構造を有し、少なくとも前記第２の半導体の
露出表面に、前記第２の半導体よりも禁止帯幅が広い材
料からなる絶縁層とこの絶縁層上の電極とを有し、前記
第１の半導体と第３の半導体にそれぞれオーミック接合
を形成する１対の電極を有することを特徴としている。
ジスタは、基板上の一部に、一導電型を有する縮退した
第１の半導体と、縮退していない第２の半導体と、前記
第１の半導体と反対の導電型を有し縮退した第３の半導
体との積層構造を有し、少なくとも前記第２の半導体の
露出表面に、前記第２の半導体よりも禁止帯幅が広い材
料からなる絶縁層とこの絶縁層上の電極とを有し、前記
第１の半導体と第３の半導体にそれぞれオーミック接合
を形成する１対の電極を有することを特徴としている。
【００１０】本発明のトンネルトランジスタの製造方法
は、基板上に、一導電型を有する縮退した第１の半導体
と、縮退していない第２の半導体と、第１の半導体と反
対の導電型を有し縮退した第３の半導体とを積層し、エ
ッチングにより第２の半導体の一部を露出させ、露出表
面に第２の半導体よりも禁止帯幅が広い材料からなる絶
縁層を堆積し、第２の半導体の露出表面の絶縁層上にゲ
ート電極を形成し、第１の半導体と第３の半導体にそれ
ぞれソース電極，ドレイン電極を形成することを特徴と
している。
は、基板上に、一導電型を有する縮退した第１の半導体
と、縮退していない第２の半導体と、第１の半導体と反
対の導電型を有し縮退した第３の半導体とを積層し、エ
ッチングにより第２の半導体の一部を露出させ、露出表
面に第２の半導体よりも禁止帯幅が広い材料からなる絶
縁層を堆積し、第２の半導体の露出表面の絶縁層上にゲ
ート電極を形成し、第１の半導体と第３の半導体にそれ
ぞれソース電極，ドレイン電極を形成することを特徴と
している。
【００１１】
【作用】本発明のトンネルトランジスタにおいては、高
濃度で急峻な不純物プロファイルを有する半導体表面の
形成ができるため、電圧印加によるトンネル接合部の移
動が起こらず、急峻な立ち上がりの電流−電圧特性を実
現することが可能となる。
濃度で急峻な不純物プロファイルを有する半導体表面の
形成ができるため、電圧印加によるトンネル接合部の移
動が起こらず、急峻な立ち上がりの電流−電圧特性を実
現することが可能となる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１３】図１は本発明の実施例の層構造を示す模式
図である。図１において図３と同じ記号は図３と同等物
で同一機能を果たすものである。本実施例においては、
基板１上に第１の半導体２，第２の半導体３および第３
の半導体４が層構造として形成されている。ゲート絶縁
膜５およびゲート電極６はこれらの層構造の一部露出し
た表面に形成されている。ソース電極７は露出した第２
の半導体３の表面に、ドレイン電極８は第３の電極表面
に形成されている。このような構造のため、第１の半導
体２と第３の半導体４は結晶成長によって形成すること
が可能であり、高濃度で急峻なドーピング分布が容易に
実現できる。
図である。図１において図３と同じ記号は図３と同等物
で同一機能を果たすものである。本実施例においては、
基板１上に第１の半導体２，第２の半導体３および第３
の半導体４が層構造として形成されている。ゲート絶縁
膜５およびゲート電極６はこれらの層構造の一部露出し
た表面に形成されている。ソース電極７は露出した第２
の半導体３の表面に、ドレイン電極８は第３の電極表面
に形成されている。このような構造のため、第１の半導
体２と第３の半導体４は結晶成長によって形成すること
が可能であり、高濃度で急峻なドーピング分布が容易に
実現できる。
【００１４】図２（Ａ）〜（Ｄ）は本実施例の製造方法
を示す製造工程図である。（Ａ）は基板上に第１の半導
体，第２の半導体および第３の半導体を積層する工程、
（Ｂ）はエッチングにより第２の半導体の側面を露出さ
せる工程、（Ｃ）は第２の半導体の側面に絶縁層および
ゲート電極を堆積する工程、（Ｄ）は第１の半導体およ
び第２の半導体の表面にソース電極およびドレイン電極
を形成する工程である。この本実施例の製造方法につい
て、基板１に半絶縁性ＧａＡｓ、第１の半導体２にアン
ドープＧａＡｓ、第２の半導体３にｎ−−ＧａＡｓ、第
３の半導体４にｐ＋−ＧａＡｓ、絶縁膜５にアンドープ
Ａｌ０．５Ｇａ０．５Ａｓ、ゲート電極６にＡｌ、ソー
ス電極７にＡｕＧｅ、ドレイン電極８にＡｕＺｎを用い
て説明する。
を示す製造工程図である。（Ａ）は基板上に第１の半導
体，第２の半導体および第３の半導体を積層する工程、
（Ｂ）はエッチングにより第２の半導体の側面を露出さ
せる工程、（Ｃ）は第２の半導体の側面に絶縁層および
ゲート電極を堆積する工程、（Ｄ）は第１の半導体およ
び第２の半導体の表面にソース電極およびドレイン電極
を形成する工程である。この本実施例の製造方法につい
て、基板１に半絶縁性ＧａＡｓ、第１の半導体２にアン
ドープＧａＡｓ、第２の半導体３にｎ−−ＧａＡｓ、第
３の半導体４にｐ＋−ＧａＡｓ、絶縁膜５にアンドープ
Ａｌ０．５Ｇａ０．５Ａｓ、ゲート電極６にＡｌ、ソー
ス電極７にＡｕＧｅ、ドレイン電極８にＡｕＺｎを用い
て説明する。
【００１５】まず、結晶成長方法に分子線エピタキシー
（ＭＢＥ，Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）を用い基板温度５２０℃において、ＧａＡｓ
基板上に５０００オングストロームのｎ＋−ＧａＡｓ（
Ｓｉ＝６×１０１８ｃｍ−３），２０００オングストロ
ームのアンドープＧａＡｓ、３０００オングストローム
のｐ＋ −ＧａＡｓ（Ｂｅ＝５×１０１９ｃｍ−３）を
成長する。次にリソグラフィとエッチングによりドレイ
ン領域をメサ形状に残し、ｎ＋−ＧａＡｓの一部を露出
させる。有機洗浄によるクリーニングを行った後、再び
基板をＭＢＥ装置に導入し、形成した構造表面に５００
オングストロームのアンドープＡｌ０．５Ｇａ０．５Ａ
ｓを再成長させる。ＭＢＥ装置から取り出した後、Ａｌ
を蒸着し、ＡｌおよびＡｌ０．５Ｇａ０．５Ａｓ層をゲ
ート電極形状にエッチングする。リフトオフによりＡｕ
Ｇｅをｎ＋−ＧａＡｓに形成し、アロイすることでソー
ス電極とする。最後に、リフトオフによりドレイン電極
であるＡｕＺｎをｐ＋−ＧａＡｓ上に形成し、トンネル
トランジスタ構造の作製を完了する。
（ＭＢＥ，Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉ
ｔａｘｙ）を用い基板温度５２０℃において、ＧａＡｓ
基板上に５０００オングストロームのｎ＋−ＧａＡｓ（
Ｓｉ＝６×１０１８ｃｍ−３），２０００オングストロ
ームのアンドープＧａＡｓ、３０００オングストローム
のｐ＋ −ＧａＡｓ（Ｂｅ＝５×１０１９ｃｍ−３）を
成長する。次にリソグラフィとエッチングによりドレイ
ン領域をメサ形状に残し、ｎ＋−ＧａＡｓの一部を露出
させる。有機洗浄によるクリーニングを行った後、再び
基板をＭＢＥ装置に導入し、形成した構造表面に５００
オングストロームのアンドープＡｌ０．５Ｇａ０．５Ａ
ｓを再成長させる。ＭＢＥ装置から取り出した後、Ａｌ
を蒸着し、ＡｌおよびＡｌ０．５Ｇａ０．５Ａｓ層をゲ
ート電極形状にエッチングする。リフトオフによりＡｕ
Ｇｅをｎ＋−ＧａＡｓに形成し、アロイすることでソー
ス電極とする。最後に、リフトオフによりドレイン電極
であるＡｕＺｎをｐ＋−ＧａＡｓ上に形成し、トンネル
トランジスタ構造の作製を完了する。
【００１６】この製造方法により作製されたトンネルト
ランジスタの構造においては、絶縁膜下のドーピングの
種類や濃度の異なる第１の半導体２，第２の半導体３及
び第３の半導体４が結晶成長により層構造として形成さ
れているため、急峻なドーピング分布が容易に実現でき
る。このため、従来構造よりも急峻な立ち上がりの電流
−電圧特性を実現することができた。
ランジスタの構造においては、絶縁膜下のドーピングの
種類や濃度の異なる第１の半導体２，第２の半導体３及
び第３の半導体４が結晶成長により層構造として形成さ
れているため、急峻なドーピング分布が容易に実現でき
る。このため、従来構造よりも急峻な立ち上がりの電流
−電圧特性を実現することができた。
【００１７】以上の本発明の実施例では、ゲート電極形
成部がメサ構造のものしか示さなかったが、ここが垂直
あるいは逆メサ構造であってもかまわない。また、結晶
成長方法としてＭＢＥしか示さなかったが、ＭＯＣＶＤ
（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法など他の
方法でも良い。第１から第３の半導体としてＧａＡｓし
か示さなかったが、これらの層はＳｉ，Ｇｅ，ＩｎＰ，
ＩｎＧａＡｓ，ＧａＳｂ，ＩｎＡｓなど他の半導体でも
本発明が適用できることは明かである。また、これらの
半導体層はホモ接合だけではなくヘテロ接合でも良い。 ここでは絶縁層として半導体を用いたが、ＳｉＯ２，Ｓ
ｉ３Ｎ４などの絶縁体であっても良く、その堆積方法は
ＣＶＤ法やスパッタ法などでも良いことは言うまでもな
い。
成部がメサ構造のものしか示さなかったが、ここが垂直
あるいは逆メサ構造であってもかまわない。また、結晶
成長方法としてＭＢＥしか示さなかったが、ＭＯＣＶＤ
（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法など他の
方法でも良い。第１から第３の半導体としてＧａＡｓし
か示さなかったが、これらの層はＳｉ，Ｇｅ，ＩｎＰ，
ＩｎＧａＡｓ，ＧａＳｂ，ＩｎＡｓなど他の半導体でも
本発明が適用できることは明かである。また、これらの
半導体層はホモ接合だけではなくヘテロ接合でも良い。 ここでは絶縁層として半導体を用いたが、ＳｉＯ２，Ｓ
ｉ３Ｎ４などの絶縁体であっても良く、その堆積方法は
ＣＶＤ法やスパッタ法などでも良いことは言うまでもな
い。
【００１８】
【発明の効果】本発明のトンネルトランジスタの構造及
びその製造方法により、急峻な立ち上がりの電流−電圧
特性を実現することができ、低電圧動作が可能になる。
びその製造方法により、急峻な立ち上がりの電流−電圧
特性を実現することができ、低電圧動作が可能になる。
【図１】本発明のトンネルトランジスタの実施例を示す
構造図である。
構造図である。
【図２】本発明のトンネルトランジスタの製造方法の実
施例を示す製造工程図である。
施例を示す製造工程図である。
【図３】従来のトンネルトランジスタの構造図である。
【図４】従来の製造工程図である。
１ 基板
２ 第１の半導体
３ 第２の半導体
４ 第３の半導体
５ 絶縁層
６ ゲート電極
７ ソース電極
８ ドレイン電極
Claims (2)
- 【請求項１】基板上の一部に、一導電型を有する縮退し
た第１の半導体と、縮退していない第２の半導体と、前
記第１の半導体と反対の導電型を有し縮退した第３の半
導体との積層構造を有し、少なくとも前記第２の半導体
の露出表面に、前記第２の半導体よりも禁止帯幅が広い
材料からなる絶縁層とこの絶縁層上の電極とを有し、前
記第１の半導体と第３の半導体にそれぞれオーミック接
合を形成する１対の電極を有することを特徴とするトン
ネルトランジスタ。 - 【請求項２】基板上に、一導電型を有する縮退した第１
の半導体と、縮退していない第２の半導体と、第１の半
導体と反対の導電型を有し縮退した第３の半導体とを積
層し、エッチングにより第２の半導体の一部を露出させ
、露出表面に第２の半導体よりも禁止帯幅が広い材料か
らなる絶縁層を堆積し、第２の半導体の露出表面の絶縁
層上にゲート電極を形成し、第１の半導体と第３の半導
体にそれぞれソース電極，ドレイン電極を形成すること
を特徴とするトンネルトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119545A JP2701583B2 (ja) | 1991-03-05 | 1991-03-05 | トンネルトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119545A JP2701583B2 (ja) | 1991-03-05 | 1991-03-05 | トンネルトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277680A true JPH04277680A (ja) | 1992-10-02 |
| JP2701583B2 JP2701583B2 (ja) | 1998-01-21 |
Family
ID=14763959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119545A Expired - Lifetime JP2701583B2 (ja) | 1991-03-05 | 1991-03-05 | トンネルトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701583B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175494A (ja) * | 1991-12-25 | 1993-07-13 | Nec Corp | トンネルトランジスタ |
| JPH07231085A (ja) * | 1994-02-18 | 1995-08-29 | Nec Corp | トンネルトランジスタおよびその製造方法 |
| JP2008218846A (ja) * | 2007-03-06 | 2008-09-18 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| JP2013201386A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | スピントランジスタおよびメモリ |
| JP2014013893A (ja) * | 2012-06-15 | 2014-01-23 | Imec | トンネル電界効果トランジスタデバイスおよびそのデバイスの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462787A (en) * | 1977-10-28 | 1979-05-21 | Agency Of Ind Science & Technol | Semiconductor device and integrated circuit of the same |
| JPS5896766A (ja) * | 1981-12-03 | 1983-06-08 | Nec Corp | 半導体装置 |
-
1991
- 1991-03-05 JP JP3119545A patent/JP2701583B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462787A (en) * | 1977-10-28 | 1979-05-21 | Agency Of Ind Science & Technol | Semiconductor device and integrated circuit of the same |
| JPS5896766A (ja) * | 1981-12-03 | 1983-06-08 | Nec Corp | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175494A (ja) * | 1991-12-25 | 1993-07-13 | Nec Corp | トンネルトランジスタ |
| JPH07231085A (ja) * | 1994-02-18 | 1995-08-29 | Nec Corp | トンネルトランジスタおよびその製造方法 |
| JP2008218846A (ja) * | 2007-03-06 | 2008-09-18 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| JP2013201386A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | スピントランジスタおよびメモリ |
| JP2014013893A (ja) * | 2012-06-15 | 2014-01-23 | Imec | トンネル電界効果トランジスタデバイスおよびそのデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2701583B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US5179037A (en) | Integration of lateral and vertical quantum well transistors in the same epitaxial stack | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH0435904B2 (ja) | ||
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JP3446664B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2687907B2 (ja) | トンネルトランジスタの製造方法 | |
| JPS59181069A (ja) | 半導体装置 | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2710312B2 (ja) | 半導体装置 | |
| JPH07297408A (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JPH07263708A (ja) | トンネルトランジスタ | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2757758B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP2861590B2 (ja) | トンネルトランジスタ | |
| EP0853344A1 (en) | Semiconductor device employing tunnel effect and method of fabricating the same | |
| JPH0546705B2 (ja) |