JPS59181069A

JPS59181069A - 半導体装置

Info

Publication number: JPS59181069A
Application number: JP58054190A
Authority: JP
Inventors: Takashi Mimura; 高志三村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1983-03-30
Filing date: 1983-03-30
Publication date: 1984-10-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の技術分野本発明は半導体装置に関する。特に、動作速度を速くし
た電界効果トランジスタに関する。

（２）技術の背景と従来技術の問題点半道尋中を電荷が移動する速度は、電子または正孔の移
動度（ｇ）と電界強度（Ｅ）との積に支配されるから、
半導体装置の動作速度を向上するにはキャリヤに大きな
移動度を許す材料例えばガリウムヒ素（ＧａＡｓ）等を
使用することが望ましい。

ところが、ガリウムヒ素（ＧａＡｓ）等キャリヤに大き
な移動度を許す材料を使用してなす電界効果トランジス
タ等の半導体装置や、ガリウムヒ素（ＧａＡｓ）とアル
ミニウムガリウムヒ素（ＡＩＧａＡｓ）等相互に電子親
和力に大きな差を有する半導体層間のへテロ界面に滞留
し上記いづれの半導体層からも拘束されず特に低温にお
いて不純物散乱の影響を受けに〈〈極めて大きな移動度
を有することとなる電子群（二次元電子ガス）を導電媒
体とする電界効果トランジスタ等の半導体装置において
は、その動作速度が、必らずしも上記のキャリヤ移動度
と電界強度の積によって規定される動作速度が実現され
るとは限らないことが経験上知られている。

その理由は従来必ずしも明らかではないが、いづれにせ
よ、この事実は半導体装置にとって大きな欠点であり、
その解決が望まれていた。

（３）発明の目的本発明の目的は上記の欠点を解消することにあり、ガリ
ウムヒ素（ＧａＡｓ）等電子移動度の高い半導体よりな
る半導体装置や上記の特に低温において極めて大きな電
子移動度を実現する二次元電子ガスを導電媒体とする半
導体装置において、速い動作速度を有する半導体装置を
提供することにある。

（４）発明の構成本発明の第１の構成は、−導電型を有する第１の半導体
層又は領域と、前記第１の半導体層又は領域上に配設さ
れたゲート電極と、前記第１の半導体層又は領域に接す
る前記第１の半導体層又は領域よりも禁制帯幅の大なる
第２の半導体層又は領域と、前記第２の半導体層又は領
域に電気的に接続されたソース電極とを備えてなること
を特徴とする半導体装置にある。

一般に、電界効果トランジスタのゲート電極（と対接す
る領域におけるチャンネル内電界強度力く、特にドレイ
ン電流飽和領域において、第１図番こ示す如く、ソース
側において小さくトレイン側において非常に大きくなる
ことは周知である。図番こおいて、Ｙ軸は電界強度を、
Ｘ軸はゲート電極番こ沿う方向に測ったチャンネル長を
それぞれ示しＡ、Ｂは、それぞれ、ソース側・トレイン
側の末端である。

上記せる如き電界強度分布の結果、移動度の高いキャリ
ヤに依存している電界効果トランジスタにおいては、ゲ
ート電極に対接する領域側こお（するチャンネルのソー
ス側における電子の速度力く、移動度（ル）と電界強度
（Ｅ）との枝番こよって規定される値に達せず、電子の
速度は電界による力■速過程によって制限されるものと
考えられる。すなわち、ゲート電極に対接する領域にお
（するチャンネルのソース側においては、電子は加速醸
］限領域にあるものと考えられる。その結果、この領域
においては電子速度が比較的遅く、電界効果トランジス
タの高速動作が妨げられているものと考えられる。

本発明は、チャンネル領域を構成する半導体の禁制帯幅
を、ソース領域を構成する半導体の禁制帯幅より小さく
しておき、ソース・ドレイン間（こ電圧が印加された場
合、ゲート電極に対接する領域におけるチャンネルのソ
ース側に大きなエネルギ−ギャップを発生させ、このエ
ネルギーギャップにより電子を加速することとして上記
の欠点を解消したものであり、図面を参照しつつ、以下
側こその作動原理を説明する。

第２図参照図は、本発明の第１の構成に係る電界効果トランジスタ
の概念的構成図である。図番とおＵ）て、１は半絶縁性
ガリウムヒ素（ＧａＡｓ）基板であり、２はｎ型のガリ
ウムヒ素（ｎ−ＧａＡｓ）層であり、３ｔ±ｎ型のアル
ミニウムガリウムヒ素（ｎ−ＡＩＧａＡｓ）層であり、
４はゲート電極であり、５．６番士それぞれソース電極
、ドレイン電極である。

第３図、第４図参照かかる構造の電界効果トランジスタのチャンネルに沿う
方向のエネルギー／くンドタイヤグラムは、熱平衡状態
において第３図の如くなり、ソース・ドレイン間に電圧
を印加した状態番こおｌ／Ｘて第４図の如くなる。図か
ら明らかなようしこ、アルシミニウムガリウムヒ素（Ａ
　ＩＧａＡｓ）の禁制帯幅と力゛ＩＪウムヒ素（ＧａＡ
ｓ）の禁制帯幅との差にもとづき、そのヘテロ界面に大
きなエネルギーキャ・ンプカζ発生し、ソース・ドレイ
ン間に電圧が印加されてｌ、Ｘる状態においては、ソー
スからチャンネル領域（こ注入された電子が、チャンネ
ル領域のソース（ｌｌＩｌ＆こおいて急激に加速される
ことになる。ただ、ソース・ドレイン間の電圧がこのヘ
テロ接合界面番こ発生するビルトイン電圧を超過しなし
λと導通状態に移行しないことが、単一種類の半導体よ
りなる通常の電界効果トランジスタとは異なる。ソース
拳トレイン間電圧が上記のビルトイン電圧を超過してチ
ャンネルが導通しうる状態にあるとき＋１、チャンネル
はこの高速の電子によって占められることになり、この
状態でゲート電極番こ電圧を印カロしてその電界効果に
よりこの高速電子の濃度を師制御して電界効果トランジ
スタとして動作させることができ、この動作に寄与する
電子Ｌｉ高速電子であるから、高速動作を実現すること
ができる。

ここで、禁制帯幅の大きなアルミニウム力’　ＩＪウム
ヒ素（ＡＩＧａＡｓ）層と禁制帯幅の小さな力゛１ノウ
ムヒ素（ＧａＡｓ層）とのへテロ接合界面はチャンネル
領域とソースとの界面に存在することカー望ましｌ、Ｘ
が、この界面がソース内に、または、チャンネル領域内
にいくらかシフトしていても動作高速イヒの効果は十分
に得られる。

また、ゲートは、いかなる動作原理にもとづくゲートで
もさしつかえなく、ショットキ％　ＩＪヤゲート、絶縁
ゲート、接合ゲートのし）づれも使用可能である。

第５図参照上記の技術思想は、相互に電子親和力の異なる半導体層
間のへテロ界面に滞留してｌ／Ｘづれの半導体層からも
拘束されず特に低温におｌ、Ｎて不純物散乱の影響を受
けにくく極めて大きな移動度を有することとなる電子群
（二次元電子ガス）を導電媒体とする電界効果トランジ
スタにも適用することができる。

図は、本発明の第２の構成に係る電界効果トランジスタ
の概念的構成図である。図において、１１は半絶縁性ガ
リウムヒ素（ＧａＡｓ）基板であり、１２はアンドープ
のガリウムヒ素（１−ＧａＡｓ）層であり、１３は禁制
帯幅を比較的小さくしであるｎ型のアルミニウムガリウ
ムヒ素（ｎ−Ａ　ＩＹ　Ｇａ　１−Ｙ　Ａｓ）層であり
、１４は禁制帯幅を比較的大きくしであるｎ型のアルミ
ニウムガリウムヒ素（ｎ−Ａｌｘ　Ｇａ　１−ｘＡｓ）
層である。１８は二次元電子ガスであり、ｎ型のアルミ
ニウムガリウムヒ素（ｎ−Ａｌｙ　ｃａ、−ＹＡｓ）層
の不純物濃度や層厚はこの二次元電子ガス１８の発生を
許すように選択される。なお、このとき、ｎ型のアルミ
ニウムガリウムヒ素（ｎ−ＡｌｘＧａｔ−ｘＡｓ）層１
４とアンドープのガリウムヒ素（１−ＧａＡｓ）層との
界面にも二次元電子ガス　１８’が発生するが、トラン
ジスタ機能には寄与しない。１５はゲート電極であり、
１６．１７はそれぞれソース電極、ドレイン電極であり
、１Ｇ’、１７’は該ソース電極１６、トレイン電極１
７の抵抗性接触の低抵抗化を目的とする合金化領域であ
る。

第６図、第７図参照二次元電子ガス１８をもって構成されるチャンネルに沿
う方向のエネルギーバンドダイヤグラムは、熱平衡状態
とソース・ドレイン間に電圧が印加されている状態とに
おいて、それぞれ、第６図、第７図に示すごとくなる。

図から明らかなように、層１３と層１４．との禁制帯幅
の差に起因して、ゲート領域とソースとの界面に大きな
エネルギーギャップが発生し、ソース・ドレイン間に電
圧が印加されている状態においては、ソースからゲート
領域に注入された電子は、ゲート領域のソース側におい
て急激に加速されて、チャンネルは高速電子によって占
められ、この高速電子によ−〕てトランジスタ動作をな
すことになり、高速動作が可能となる。

ただ、この高速電子の供給は、動作に寄与しない二次元
電子ガス１８°に向ってもなされ、高速電子の注入効率
を低下させるおそれがあるので、このおそれを除くため
に、第８図に示すように、アンドープのガリウムヒ素（
１−ＧａＡｓ）層１２とｎ型のアルミニウムガリウムヒ
素（ｎ　−ＡｌＸＧａ、−ｘＡｓ）層１４との間にアン
ドープのアルミニウムガリウムヒ素（１−ＡＩＧａＡｓ
）層１８を介在させることは有効である。なお、その他
の部分については第５図に示すところと全く同一である
。

本発明に係る半導体装置を製造しうる材料の組み合わせ
の要件は、電子親和力に差があり、禁制帯幅に差があり
、かつ、格子定数が近似していることであるから、イン
ジウムガリウムヒ素（ＩｎＧａＡｓ）　、シリ＝＋ｙ（
Ｓｉ）、ゲルマニウム（Ｇｅ）　、インジウムリン（Ｉ
ｎＰ）、　インジウムガリウムヒ素リン（ＩｎＧａＡｓ
Ｐ　）　、インジウムリン（ＩｎＡｓ）等の組み合わせ
をもって本発明に係る半導体装置を製造することができ
る。

（５）発明の実施例以下、図面を参照しつつ、本発明の第２の構成の一実施
例に係る電界効果トランジスタの製造工程につき説明し
、本発明の構成を更に明らかにする。

第９図参照約４００（Ｐｍ）の厚さの半絶縁性ガリウムヒ素（Ｇａ
Ａｓ）基板１１上に、８’８０（’Ｏ）程度においてな
す分子線エピタキシー法（ＭＢＥ法）を使用して、厚さ
が８，０００　（＾〕であるアンドープのガリウムヒ素
（１−ＧａＡｓ）層１２とｎ型のアルミニウムカリウム
ヒ素（ｎ　−Ａ　Ｉ　Ｙ　Ｇ　ａ　１−　Ｙ　Ａ　ｓ　
）層１３とをつづけて成長する。ここで、アルミニウム
（Ａ１）混晶比Ｙ　１ｆＯ９３であり、ｎ型不純物シリ
コン（Ｓｉ）の濃度１ｆ１０１８（ｃｍ−３）　テあり
、層１３ノ厚さは８００〔λ〕である。この層条件によ
れば、層１２と層１３とのへテロ接合近傍の層１２中に
二次元電子ガス１８が発生滞留する。

第１０図参照タングステンシリサイド（ＷＳｉ）、チタンタングステ
ン（ＴｉＷ）、または、チタン（Ｔｉ）、白金（Ｐｔ）
、金（Ａｕ）の三重層等よりなり厚さが約４，０００〔
久〕である金属層を、層１３上に、スバ・フタ法等を使
用して形成した後、フォトリソグラフィー法を使用して
ゲート領域上以外から除去してシヨ・ントキーゲート電
極１５を形成する。つづいて、水素（Ｈ２）プラズマ等
を使用してなすドライエ・ンチング法を、ゲート電極１
５をマスクとして実行して、層１３と層１２の上部とを
図示せるようにエツチング除去する。この時、層１２の
エツチングされる深さは、二次元電子層１８の存在する
位置（深さ）と同じかこれよりも深いものとされること
が望ましい。

第１１図参照メタルオーガニック化学気相成長法（ＭＯ−ＣＶＤ法）
または分子線エピタキシー法を使用して、アルミニウム
ガリウムヒ素（ＡｔｘＧａｔ−ｘＡｓ）層１９．１４を
、層１３に隣接する領域に形成する。層１８の厚さは１
５０〜２００〔λ〕とされ、また層１４の厚さは　１，
０００　（λ〕程とされる。ここで、アルミニウム（Ａ
１）混晶比Ｘは層１３のそれ（およそ０．３）より大き
くされ、層１９．１４の禁制帯幅は層１３のそれより大
きくされる。また、層１８は第８図に示す場合と同様ア
ンドープとし、第５図に示す場合等に発生する二次元電
子ガス１８°の発生を阻止する。層１４はｎ型とする。

第５図等に示す場合と同様である。なお、本実施例にお
いて、層１４が、第５図に示す例と異なり、ゲート電極
１５を挟んで二つの領域に設けられている理由は、工程
の簡易化にある。

リフトオフ法等を使用して、ソース・ドレイン領域に金
ゲルマニウム（ＡｕＧｅ）と金（Ａｕ）との二重層を　
ａ、ｏｏｏ　（Ａ　）程度の厚さに形成してソース電極
ＩＢとドレイン電極１７を形成した後、　４５０（’Ｃ
）程度の熱処理を実行して合金化領域１Ｂ’、１？’　
を形成して半導体装置を完成する。

第１２図参照本実施例においては、ｎ型のアルミニウムガリウムヒ素
（ｎ　−Ａ　Ｉ　Ｙ　Ｇ　ａ　ｔ　−ｙ　Ａ　ｓ　）層
１３が、これより禁制帯幅の大きなｎ型のアルミニウム
ガリウムヒ素（ｎ−Ａｌｘ　Ｇａ１−ｘＡｓ）層１４に
挟まれているので、図示するとおり、エネルキーキャッ
プはソース側とドレイン側との双方にできることになる
が、飽和領域で動作する場合、現実的に殆んど悪影響は
ない。

第１３図、第１４図参照上記の工程を用いて製造した、ゲート長か０．２５（ｇ
ｍ）であり、各電極幅が１０（ｐＬｍ）である電界効果
トランジスタのソース・ドレイン電圧（Ｖ　　）とドレ
イン電流（ＩＤ）との関係をゲートＳ・ソース電圧（ｖＧＳ）をパラメータとして表わしたグ
ラフが第１３図である。曲線Ｃ，Ｄ、Ｅ、Ｆは、それぞ
Ｉれ、ゲート・ソース電圧（ｖＧＳ）が０　　（Ｖ）　
、　−０，１（Ｖ）　、　　−０，２（Ｖ）　、　−０
，３（Ｖ）の場合を示す。第１４図は、これと比較する
ために同一のスケールをもって画いたグラフであり、本
発明の実施に係らない従来技術における電界効果トラン
ジスタの上記と同一条件において測定されたソース・ド
レイン電圧（Ｖ　ｎｓ）とドレイン電流（Ｉｏ）との関
係を示す。曲線Ｃ′、Ｄ′、Ｅ′、Ｆｏは、それぞれ、
ｃ、Ｄ、Ｅ、Ｆに対応し、伝達コンダクタンス（ｇｍ）
が４〜５倍に改善されており、動作速度が向上している
ことが明らかである・なお、本実施例においては、ソー
ス・ドレイン電圧（ｖｏＳ）が約０．１（Ｖ）に達する
までは、ドレイン電流（より）が流れはじめないが、こ
れは、ソース・ゲート間のビルトイン電圧の影響による
。

（６）発明の詳細な説明せるとおり、本発明によれば、ガリウムヒ素（Ｇ
ａＡｓ）等電子移動度の高い半導体よりなる半導体装置
や特に低温において極めて大きな電子移動度を実現する
二次元電子ガスを導電媒体とする電界効果トランジスタ
において、速い動作速度を有する半導体装置を提供する
ことができる。

【図面の簡単な説明】

第１図は電界効果トランジスタのゲート領域における電
界強度分布を示すグラフである。第２図は本発明の第１
の構成に係る電界効果トランジスタの概念的構成図であ
る。第３図、第４図は、第２図に概念的構成を示す電界
効果トランジスタの、それぞれ、熱平衡状態とソース拳
ドレイン間に電圧を印加した状態とにおけるエネルギー
バンドダイヤグラムである。第５図は本発明の第２の構
成に係る電界効果トランジスタの概念的構成図である。第６図、第７図は、第５図に概念的構成を示す電界効果
トランジスタの、それぞれ、熱平衡状態とソース・ドレ
イン間に電圧を印加した状態とにおけるエネルギーバン
ドダイヤグラムである。第８図は第５図に概念的構成を
示す電界効果トランジスタに更に改良を加えた構成の概
念的構成図である。第９図、第１θ図、第１１図は、本
発明の第２の構成の一実施例に係る電界効果トランジス
タの主要製造工程完了後の基板断面図である。第１２図はその製造工程における基板断面図を第９．１
Ｏ５１１図に示した電界効果トランジスタのソース・ド
レイン間に電圧を印加した状態におけるエネルギーバン
ドダイヤグラムであり、第１３図、第１４図はその特性
と従来技術における電界効果トランジスタの特性とを比
較するグラフである。Ａ・・・ゲート領域のソース側の末端、　Ｂ・・Φゲー
ト領域のドレイン側の末端、１．１１−−−半絶縁性ガ
リウムヒ素基板、２・・−ｎ型のガリウムヒ素層、　　
３・・・ｎ型のアルミニウムガリウムヒ素層、　４．１
５・・Φゲート電極、　５．１６・・・ソース！極、　
　　６．１７・ｓｏドレイン電極、　１２・争・アンド
ープのガリウムヒ素層、１３・・・ｎ型のアルミニウム
ガリウムヒ素層（禁制帯幅は小）、１４−・・ｎ型のア
ルミニウムガリウムヒ素層（禁制帯幅は大）、　１Ｂ’
　　・・・ソースの合金化領域、　１７°　・・・ドレ
インの合金化領域、　１８．１８“　・・・二次元電子
ガス、　１９・１１Φアンドープのアルミニウムガリウ
ムヒ素層、Ｃ・Ｃ゛、Ｄ−Ｄ’、Ｅ・Ｅ′、Ｆ・Ｆｏ・
・・ゲート・ソース電圧が、それぞれ、Ｏ（Ｖ）　、　
−０，１（Ｖ）　、−０，２（Ｖ）　、　−０，３（４
）　（７）場合の、ソース・ドレイン電圧とドレイン電
流との関係を第２図 −３−→−２−十−ＤＲＡＩＮ第５図鏑６図＝１４←←１３−ヒＤＲＡＩＮ第９図第１１図

Claims

【特許請求の範囲】

（１）−導電型を有する第１の半導体層又は領域と、前
記第１の半導体層又は領域上に配設されたゲート電極と
、前記第１の半導体層又は領域に接する前記第１の半導
体層又は領域よりも禁制帯幅の大なる第２の半導体層又
は領域と、前記第２の半導体層又は領域に電気的に接続
されたソース電極とを備えてなることを特徴とする半導
体装置。
（２）第１の半導体層又は領域が、前記第１の半導体層
又は領域よりも電子親和力の大なる半導体層又は領域上
に配設されてなることを特徴とする特許請求の範囲第１
項記載の半導体装置。