JP2007073659A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2007073659A
JP2007073659A JP2005257508A JP2005257508A JP2007073659A JP 2007073659 A JP2007073659 A JP 2007073659A JP 2005257508 A JP2005257508 A JP 2005257508A JP 2005257508 A JP2005257508 A JP 2005257508A JP 2007073659 A JP2007073659 A JP 2007073659A
Authority
JP
Japan
Prior art keywords
layer
inalas
inp
effect transistor
carrier supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005257508A
Other languages
English (en)
Other versions
JP4799966B2 (ja
Inventor
Tetsuya Suemitsu
哲也 末光
Haruki Yokoyama
春喜 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005257508A priority Critical patent/JP4799966B2/ja
Publication of JP2007073659A publication Critical patent/JP2007073659A/ja
Application granted granted Critical
Publication of JP4799966B2 publication Critical patent/JP4799966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高速、高周波動作に優れ、長期信頼性にも優れたInP基板上電界効果トランジスタを提供すること。
【解決手段】半絶縁性InPの基板1上に、i−InAlAsのバッファ層2、i−InGaAsのチャネル層3、一部にn型ドーピングを施されたi−In0.4Al0.6As0.9Sb0.1のキャリア供給層7、i−InAlAsのバリア層5、n−InGaAsのキャップ層6を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタを構成する。
【選択図】 図1

Description

本発明は電界効果トランジスタに関する。
従来の、InP基板上に形成された電界効果トランジスタであるHEMT(高電子移動度トランジスタ)の構造(例えば、下記非特許文献1参照)を図5に示す。図において、半絶縁性InPの基板1上に、i−InAlAsのバッファ層2、i−InGaAsのチャネル層3、少なくとも一部にn型のドーピングを施されたキャリア供給層4、i−InAlAsのバリア層5、n型ドーピングを施されたInGaAsのキャップ層6を順次エピタキシャル成長してなる半導体ヘテロ構造が形成されている。通常、キャリア供給層4へのn型のドーピングは、選択ドーピング、例えば、Siの平面(planar)ドーピングの形で施される。その結果、キャリア供給層4には、図中の点線で示されたように、極めて薄いドープ層が形成されている。
キャリア供給層4にはInAlAsがもっとも一般的に用いられ、その他の材料としてはInP、InAlP、AlGaAsなどが用いられている。
T. Suemitsu, et al., "Bias-stress-induced increase in parasitic resistance of InP-based InAlAs/InGaAs HEMTs," Microelectronics Reliability 42 (2002) 47-52.
従来の一般的な、InP基板上に形成した電界効果トランジスタでは、キャリア供給層にInAlAsを用いている。このとき、InPに格子整合するためには、InAlAsにおけるInとAlの組成比は52:48でほぼ1:1に等しい。しかし、キャリア供給層にInAlAsを用いた場合、n型のドーパント(通常はSi)がフッ素汚染により不活性化され、電界効果トランジスタのしきい値電圧変化、飽和電流、相互コンダクタンスの減少等の劣化現象の原因となる問題がある。この問題は、キャリア供給層がInAlAsであり、かつ、InとAlの組成比が1:1に近いほど顕著に現れることが報告されている。
このフッ素関連劣化を抑制する目的で、幾つかの材料が、InAlAsの代わりとして、キャリア供給層4に用いられている。このうち、InPでは、伝導帯エネルギー値がInAlAsより小さく、InP層中にキャリアが蓄積して、ゲート漏れ電流の増加等、デバイス特性悪化の要因となりうる。一方、InAlPやAlGaAsでは、格子定数がInPからずれるため、格子歪みが生じ、デバイスの長期信頼性への影響が懸念される。
本発明は上記の問題に鑑みてなされたものであり、本発明が解決しようとする課題は、高速、高周波動作に優れ、長期信頼性にも優れたInP基板上電界効果トランジスタを提供することにある。
上記課題を解決するために、本発明においては、請求項1に記載のように、
InP基板上に、InAlAsバッファ層、InGaAsチャネル層、少なくとも一部にn型ドーピングを施されたキャリア供給層、InAlAsバリア層、n型ドーピングを施されたInGaAsキャップ層を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタにおいて、前記キャリア供給層が、0.6≦x<1、0<y<1としたときにIn1−xAlAs1−ySbで表される組成を持ち、InPの格子定数に等しい格子定数を持つ化合物半導体からなることを特徴とする電界効果トランジスタを構成する。
本発明の実施によって、n型のドーパントがフッ素汚染により不活性化されて引き起こされる、しきい値電圧変化、飽和電流および相互コンダクタンスの減少等を抑制し、高速、高周波動作に優れ、長期信頼性にも優れたInP基板上電界効果トランジスタを提供することが可能となる。
本発明においては、InP基板上に、InAlAsバッファ層、InGaAsチャネル層、少なくとも一部にn型ドーピングを施されたキャリア供給層、InAlAsバリア層、n型ドーピングを施されたInGaAsキャップ層を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタにおいて、キャリア供給層にIn、Al、As、Sbの4元化合物半導体In1−xAlAs1−ySbを用いる。
In、Al、Asの3元だけを用いた場合には、y=0であり、InPに格子整合させようとすると、InとAlの組成比はx=0.48の1点に限定されるが、図2に示すように、InPより格子定数の大きいInSb、AlSbを加えることにより自由度が増す。
例えば、x=0.6、y=0.1という組成のInAlAsSbはInPに格子整合し、かつ図3に示すように、InAlAsよりも高い伝導帯エネルギー値をもつため、格子歪みの問題も、キャリアが供給層に蓄積する問題もない。その上、InとAlの組成比が2:3となって、1:1から遠ざかることが出来るので、フッ素関連劣化も抑制されることが期待できる。
0.6≦x<1、0<y<1としたときにIn1−xAlAs1−ySbで表される組成を持ち、InPの格子定数に等しい格子定数を持つ化合物半導体は、上記のIn0.4Al0.6As0.9Sb0.1に限られるものではない。化合物半導体の各成分元素の格子定数への寄与が線形(1次関数的)であるとすれば、そのような化合物半導体の組成を表す、x-y座標系での点(x,y)は、図4において、点(0.48,0)と点(0.6,0.1)とを結ぶ線分の延長線(図中、右上がりの実線で示される)の上にあることになる。その理由は、上記の線分が、InPの格子定数に等しい格子定数を持つ化合物半導体の組成を表す2点間を結んでいるからである。この場合に、0.6<xであるから、InとAlの組成比が1:1からさらに遠ざかるので、フッ素関連劣化もさらに抑制されることが期待できる。格子定数の厳密な一致が必要な場合には、この延長線上の点を出発点として、試行錯誤法によって、最適組成を求めればよい。
(実施の形態例)
本発明に係る電界効果トランジスタであるInP基板上HEMTの半導体ヘテロ構造を図1に示す。図において、半絶縁性InPの基板1上に、i−InAlAsのバッファ層2、i−InGaAsのチャネル層3、i−InAlAsSbのキャリア供給層7、i−InAlAsのバリア層5、n−InGaAsのキャップ層6が順次エピタキシャル成長されている。InAlAsにおけるInとAlの組成比は52:48、InGaAsにおけるInとGaの組成比は53:47、InAlAsSbにおけるInとAlの組成比は2:3、AsとSbの組成比は9:1とすることで全ての層がInPに格子整合している。
この場合にも、キャリア供給層7へのn型のドーピングは、選択ドーピング、例えば、Siの平面(planar)ドーピングの形で施される。その結果、キャリア供給層4には、図中の点線で示されたように、極めて薄いドープ層が形成されている。
本発明に係るInP基板上HEMTの半導体ヘテロ構造を示す図である。 InP、AlAs、InAs、AlSb、InSb各材料の格予定数とバンドギャップエネルギーの関係を示す図である。 InAlAs、InP、InAlAsSbの各材料をキャリア供給層に用いた場合のHEMTの伝導帯エネルギー(実線)とキャリア分布(破線)とを示す図である。 化合物半導体の各成分元素の格子定数への寄与が線形(1次関数的)であるとし、0.6≦x<1、0<y<1としたときに、In1−xAlAs1−ySbで表される組成を持ち、InPの格子定数に等しい格子定数を持つ化合物半導体の組成を表す点(x,y)の位置(図中、右上がりの実線で示される)を示す図である。 従来のInP基板上HEMTの半導体ヘテロ構造を示す図である。
符号の説明
1:基板、2:バッファ層、3:チャネル層、4:キャリア供給層、5:InAlAsバリア層、6:キャップ層、7:キャリア供給層。

Claims (1)

  1. InP基板上に、InAlAsバッファ層、InGaAsチャネル層、少なくとも一部にn型ドーピングを施されたキャリア供給層、InAlAsバリア層、n型ドーピングを施されたInGaAsキャップ層を、この順序で順次エピタキシャル成長してなる半導体ヘテロ構造を有する電界効果トランジスタにおいて、前記キャリア供給層が、0.6≦x<1、0<y<1としたときにIn1−xAlAs1−ySbで表される組成を持ち、InPの格子定数に等しい格子定数を持つ化合物半導体からなることを特徴とする電界効果トランジスタ。
JP2005257508A 2005-09-06 2005-09-06 電界効果トランジスタ Active JP4799966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005257508A JP4799966B2 (ja) 2005-09-06 2005-09-06 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005257508A JP4799966B2 (ja) 2005-09-06 2005-09-06 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2007073659A true JP2007073659A (ja) 2007-03-22
JP4799966B2 JP4799966B2 (ja) 2011-10-26

Family

ID=37934867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005257508A Active JP4799966B2 (ja) 2005-09-06 2005-09-06 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP4799966B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3038143A4 (en) * 2013-08-19 2016-10-26 Fujitsu Ltd FIELD EFFECT LINK SEMICONDUCTOR COMPONENT
JPWO2014147706A1 (ja) * 2013-03-18 2017-02-16 富士通株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168960A (ja) * 1992-11-30 1994-06-14 Fujitsu Ltd Iii−v族化合物半導体装置
JPH09237889A (ja) * 1996-02-29 1997-09-09 Hitachi Ltd 半導体結晶積層体及びそれを用いた半導体装置
JPH1050982A (ja) * 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2004342743A (ja) * 2003-05-14 2004-12-02 Matsushita Electric Ind Co Ltd 通信機器用半導体装置
JP2005005646A (ja) * 2003-06-16 2005-01-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168960A (ja) * 1992-11-30 1994-06-14 Fujitsu Ltd Iii−v族化合物半導体装置
JPH09237889A (ja) * 1996-02-29 1997-09-09 Hitachi Ltd 半導体結晶積層体及びそれを用いた半導体装置
JPH1050982A (ja) * 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2004342743A (ja) * 2003-05-14 2004-12-02 Matsushita Electric Ind Co Ltd 通信機器用半導体装置
JP2005005646A (ja) * 2003-06-16 2005-01-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014147706A1 (ja) * 2013-03-18 2017-02-16 富士通株式会社 半導体装置
US9786743B2 (en) 2013-03-18 2017-10-10 Fujitsu Limited Semiconductor device with electron supply layer
EP3038143A4 (en) * 2013-08-19 2016-10-26 Fujitsu Ltd FIELD EFFECT LINK SEMICONDUCTOR COMPONENT

Also Published As

Publication number Publication date
JP4799966B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
TWI404209B (zh) 高電子遷移率電晶體及其製作方法
US8669591B2 (en) E-mode HFET device
US9401403B2 (en) Nitride semiconductor structure
US20120292665A1 (en) High performance multigate transistor
US20130032860A1 (en) HFET with low access resistance
US20130221371A1 (en) Semiconductor device
JP2001230407A (ja) 半導体装置
KR101946454B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조 방법
JP6933466B2 (ja) ヘテロ接合電界効果トランジスタ
US11316039B2 (en) Method for manufacturing semiconductor device
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US20220367176A1 (en) Epitaxies of a Chemical Compound Semiconductor
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US9130027B2 (en) High electron mobility bipolar transistor
JP4799966B2 (ja) 電界効果トランジスタ
TW201824459A (zh) 整合場效電晶體與異質接面雙極電晶體的結構
US20230207679A1 (en) Complementary high electron mobility transistor
JP3853341B2 (ja) バイポーラトランジスタ
JP2004221363A (ja) 高速電子移動度トランジスタ用エピタキシャルウェハ
JP2005251820A (ja) ヘテロ接合型電界効果トランジスタ
JP2013187345A (ja) 化合物半導体エピタキシャルウェハ及び化合物半導体装置
JP2004273891A (ja) ヘテロ接合バイポーラトランジスタ
US20070138507A1 (en) Method of fabricating reduced subthreshold leakage current submicron NFET&#39;s with high III/V ratio material
Tsai et al. Comparative investigation of InGaP/GaAs pseudomorphic field-effect transistors with triple doped-channel profiles
JP2006114659A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4799966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350