JP2004342743A - 通信機器用半導体装置 - Google Patents

Abstract

【課題】耐圧性、特性安定化に優れ、ゲートリーク電流が低減されたＨＦＥＴを提供すること。
【解決手段】本発明に係る通信機器用半導体装置は
第１の半導体層１０２と、
第１の半導体層１０２よりもバンドギャップが小さい第２の半導体層１０３と、
第２の半導体層１０３との間でヘテロ障壁を生ぜしめる材料からなる第３の半導体層１０４・１０６とを備え、
第２の半導体層１０３は窒素を含み、
第２の半導体層１０３と第３の半導体層１０４・１０６との界面において、第３の半導体層１０４・１０６は第２の半導体層１０３よりも電子親和力が小さく、
第３の半導体層１０４・１０６と第２の半導体層１０３との界面において、第３の半導体層１０４・１０６の価電子帯端のポテンシャルと第２の半導体層１０３の価電子帯端のポテンシャルとの差が−０．４ｅＶ以上０．１８ｅＶ以下である。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、通信機器用半導体装置に関し、特にヘテロ接合電界効果型トランジスタに関するものである。
【０００２】
【従来の技術】
近年、高周波特性，発光特性，耐圧特性など特定の特性が優れた特殊な機能を有する半導体デバイスを実現するために、新しい半導体材料や半絶縁材料の開発が活発に行われている。半導体材料の中でもインジウム燐（ＩｎＰ）系半導体は、代表的な半導体材料である珪素（Ｓｉ）に比べて電子移動度や飽和電子速度が大きい半導体であることから、次世代の高周波デバイス、高温デバイスなどへの応用が期待される材料である。そして、携帯電話や携帯情報端末（ＰＤＡ）の他、家庭やオフィスの機器などをネットワーク化する、高周波を用いた通信用システムへの応用は、ＩｎＰ材料の用途として非常に有望である。
【０００３】
ＩｎＰを用いたデバイスの１つとして、ＩｎＰ基板に格子整合するＩｎＡｌＡｓ／ＩｎＧａＡｓへテロ接合を用いたヘテロ接合電界効果型トランジスタ（以下、ＨＦＥＴと称す）がある。このＨＦＥＴの高性能化は従来より進められており、集積回路に応用するための研究も盛んに行われている。
【０００４】
図１０は、従来の代表的なＨＦＥＴ（以下、「従来のＨＦＥＴ」と称す）の構造を示す断面図である。同図に示すように、従来のＨＦＥＴは、半絶縁性のＩｎＰ基板１００１と、ＩｎＰ基板１００１上に設けられたアンドープのＩｎＡｌＡｓからなる厚さ２００ｎｍのバッファ層１００２と、バッファ層００２上に設けられたアンドープのＩｎＧａＡｓからなる厚さ１５ｎｍのチャネル層１００３と、チャネル層１００３の上に設けられたアンドープのＩｎＡｌＡｓからなる厚さ２ｎｍのスペーサ層１００４と、スペーサ層１００４の上に例えば共蒸着により設けられた面密度５×１０^１２ｃｍ^−２のＳｉを含む原子層ドーピング面からなる不純物添加層１００５と、不純物添加層１００５の上に設けられたアンドープのＩｎＡｌＡｓからなる厚さ１５ｎｍのバリア層１００６と、バリア層１００６の上に設けられたゲート電極１０１１と、バリア層１００６の上のゲート電極１０１１の両側方に設けられた１×１０^１９ｃｍ^−３のＳｉを含むｎ型ＩｎＧａＡｓからなるキャップ層１００７と、チャネル層１００３，スペーサ層１００４，不純物添加層１００５，バリア層１００６及びキャップ層１００７の一部にＳｉをイオン注入することにより設けられたソース領域１０１２及びドレイン領域１０１３と、ソース領域１０１２上に設けられたソース電極１０１０と、ドレイン領域１０１３の上に設けられたドレイン電極１００９を備えている。
【０００５】
また、バッファ層１００２，チャネル層１００３，スペーサ層１００４，バリア層１００６及びキャップ層１００７はそれぞれ分子線エピタキシー（ＭＢＥ）法や化学気相成長（ＣＶＤ）法などにより堆積された層であり、ＩｎＰ基板１００１に格子整合している。なお、ドレイン電極１００９及びソース電極１０１０は共にＡｕＧｅ／Ｎｉ等からなっており、ドレイン領域１０１３とース領域１０１２とそれぞれオーミック接触している。
【０００６】
次に、図１１は、図１０に示すＶＩＩ−ＶＩＩ線における従来のＨＦＥＴのエネルギーバンド図である。同図は、ＨＦＥＴの駆動時におけるエネルギーバンド図であり、ゲート電極１０１１に電圧が印加された状態を示している。
【０００７】
図１０及び図１１から分かるように、従来のＨＦＥＴは、共にバンドギャップの大きいＩｎＡｌＡｓからなるバッファ層１００２とスペーサ層１００４との間にバンドギャップの小さいＩｎＧａＡｓからなるチャネル層１００３が挟まれた、いわゆるダブルヘテロ構造をとっている。このため、伝導帯側においては、スペーサ層１００４とチャネル層１００３との間、及びバッファ層１００２とチャネル層１００３との間には、それぞれ０．５５ｅＶのエネルギー障壁（バンド不連続量α）が形成され、キャリアとなる電子を２次元電子ガス１１０８としてチャネル領域中の狭い領域に閉じこめることができる。その結果、キャリアがチャネル層１００３とスペーサ層１００４との界面に蓄積し、散乱が抑制された状態でチャネル層１００３中を図１１の紙面に対して垂直方向に移動する。こうして、バルク中を走行する電子よりも移動度の大きい二次元電子ガス１００８が生じるため、従来のＨＦＥＴは、高速動作が可能になっている。
【０００８】
なお、従来のＨＦＥＴにおいては、ゲート電極１０１１に印加する電圧を調節することで二次元電子ガス１００８の濃度を変化させ、ソース電極−ドレイン電極間を流れる電流を制御することを可能にしている。
【０００９】
このように、従来のＨＦＥＴは、キャリア電子の移動度が大きく、高周波を利用した通信機器に要求される優れた高周波特性を有している。
【００１０】
【特許文献１】
特開平１１−１７２８４号公報
【特許文献２】
特開平０８−１９１１４４号公報
【００１１】
【発明が解決しようとする課題】
上記構造のＨＦＥＴではキャリアが走行するチャネル層１００３にＩｎＰに格子整合したＩｎＧａＡｓを使用している。また、ＩｎＧａＡｓチャネル層１００３に隣接するようにＩｎＡｌＡｓスペーサ層１００４が用いられているが、この層はＩｎＧａＡｓとの間に０．５ｅＶの伝導帯バンド不連続量を持ち、これによって二次元電子ガス１１０８の強い閉じこめを実現している。また、ＩｎＧａＡｓチャネル層１００３は電子の有効質量が小さく、高い移動度を実現することができるので、トランジスタの高周波特性にとっては有利である。しかしながらその反面、ＩｎＰ基板１００１に格子整合したＩｎＧａＡｓはバンドギャップが０．７７ｅＶと小さく、衝突イオン化が起こりやすいとともに走行中のキャリアが大きな運動エネルギーを持ったときにより上の準位へ遷移しやすい。
【００１２】
衝突イオン化が起こると電子・ホール対が生成される。チャネル内に蓄積したホールはトランジスタ内のポテンシャル分布を変化させ、ソース抵抗やしきい値電圧を変化させ、その結果として、トランジスタの出力特性が不安定となる。さらにそれらの特性の変化がドレイン電流の増加を誘起し、電流の増加が衝突イオン化をさらに増加させることによってトランジスタの破壊に至ることもある。すなわちホールの蓄積によってトランジスタの耐圧は著しく低下する。
【００１３】
一方、衝突イオン化が起こるまでのエネルギーを持っていないとしても走行中のキャリアが大きな運動エネルギーを持ったときにより上の準位へ遷移してしまうとキャリアの閉じこめが弱くなり、移動度が下がるという問題がある。
【００１４】
ＩｎＰ基板１００１に格子整合したＩｎＧａＡｓチャネル層１００３は、バンドギャップが０．７７ｅＶと小さいため衝突イオン化が起こりやすく、走行中のキャリアが大きな運動エネルギーを持ったときに、より上の準位へ遷移しやすい。また、衝突イオン化が起こると電子・ホール対が生成され、このうち電子は他のキャリア電子と同様にドレイン電極へと流れる。これに対し、生成したホールは、電子に比べて非常に速度が遅く、電子の動作には追随できない。このため、ＨＦＥＴの動作中にホールが滞留しやすく、雑音の発生要因となり易い。
【００１５】
本発明が解決しようとする課題は、上記の問題を解決し、耐圧性、特性安定化に優れ、ゲートリーク電流が低減されたＨＦＥＴを提供することである。
【００１６】
【課題を解決するための手段】
上記の問題は高速化を実現するために低いバンドギャップエネルギーを持つ材料でチャネルが動作していることに起因する。バンドギャップエネルギーが低いことは電子の有効質量が軽いことと等価であり、高速動作には欠かせない特性である。従って、電子が流れるチャネル部分には極力エネルギーギャップの低い材料を使用したうえで二次元電子ガスの閉じこめを強力にし、衝突イオン化を抑制してホールが生成されないようにしておく必要がある。また、高濃度で高移動度の二次元電子ガスを発生させるためには閉じこめが十分になされている必要があるので、チャネル層とスペーサ層との界面に存在する伝導帯側バンド不連続量は極力大きくあるべきである。これらの目的を達成するために、本発明においてはスペーサ層にＳｂ（アンチモン）系材料を導入してチャネル層へＰ（燐）やＮ（窒素）などのＶ族元素を積極的に使用した材料を導入することでエネルギーバンドギャップを大きく変えることなく二次元電子ガスの閉じこめを維持し、なおかつチャネル層とバッファ層の間にあるエネルギー障壁を低くする。
【００１７】
本発明の通信機器用半導体装置は、第１の半導体層と、上記第１の半導体層の上に設けられ、上記第１の半導体層よりもバンドギャップが小さい第２の半導体層と、上記第２の半導体層の上に設けられ、上記第２の半導体層との間でヘテロ障壁を生ぜしめる材料からなる第３の半導体層とを備え、上記第２の半導体層と上記第３の半導体層との界面において、上記第２の半導体層の伝導帯端のポテンシャルが上記第３の半導体層の伝導帯端のポテンシャルよりも低く、上記第１の半導体層と上記第２の半導体層との界面において、上記第２の半導体層の価電子帯端のポテンシャルが上記第１の価電子帯端のポテンシャルよりも高いときのポテンシャル差を正の値とすると、上記第１の半導体層の価電子帯端のポテンシャルと上記第２の半導体層の価電子帯端のポテンシャルとの差が−０．４ｅＶ以上０．１８ｅＶ以下である。
【００１８】
これにより、第２の半導体層の伝導帯端のポテンシャルが第３の半導体層の伝導帯端のポテンシャルよりも低いので、本発明の通信機器用半導体装置がＨＦＥＴである場合に、第２の半導体層をトランジスタのチャネルとして機能させることができる。
【００１９】
なお、本発明の通信機器用半導体装置は、上記第１の半導体層の下にＩｎＰ基板を備えていてもよい。
【００２０】
上記第２の半導体層のバンドギャップエネルギーが０．７７ｅＶ以上であることにより、駆動時にチャネル内で衝突イオン化が起こる頻度を従来のＨＦＥＴと同等以下に抑えることができるので、ホールの発生が抑えられる。その結果、第２の半導体層内でのホールの蓄積が抑えられるので、本発明の通信機器用半導体装置は、高耐圧で信頼性の高いＨＦＥＴとして機能させることができる。
【００２１】
また、上記第２の半導体層は、少なくともＩｎを含むＩＩＩ−Ｖ族半導体であることにより、優れた高周波特性を有し、Ｓｉからなるトランジスタに比べて移動度の大きいＨＦＥＴを実現することができる。
【００２２】
特に、上記第２の半導体層は、Ｉｎ_ｓＧａ_１−ｓＰ_ｔＡｓ_１−ｔからなることにより、Ｐの濃度を変化させることでバンド構造を変えることが可能になるので、バンドギャップの大きさ，ヘテロ障壁の大きさ，第２の半導体層−第３の半導体層間の伝導帯のポテンシャル差などを最適に調節することができる。
【００２３】
上記第２の半導体層は、Ｉｎ_ｘＧａ_１−ｘ（Ｐ_ｙＡｓ_１−ｙ）_１−ｚＮ_ｚからなることにより、Ｐ及びＮの濃度を変化させてバンド構造を変えることが可能になるので、第２の半導体層がＩｎ_ｓＧａ_１−ｓＰ_ｔＡｓ_１−ｔからなる場合と比べてバンド構造を調節するための自由度がさらに増す。例えば、第１及び第３の半導体層が共にＩｎＡｌＡｓからなるときには、第２の半導体層のバンドギャップを従来のＨＦＥＴと同じ大きさにしたまま第２の半導体層と第３の半導体層の界面における伝導帯端のポテンシャル差を大きくすることができる。この結果、ホールの発生が起こりにくく、高速動作が可能なＨＦＥＴを実現することができる。
【００２４】
上記第１〜第３の半導体層は、上記ＩｎＰ基板とほぼ格子整合していることが好ましい。
【００２５】
上記第３の半導体層がＡｌＧａＡｓＳｂまたはＡｌＧａＰＳｂからなっていることにより、例えば第２の半導体層がＩｎＧａＡｓＰからなっているときには、バンドギャップが従来用いてこられたＩｎＡｌＡｓよりも大きくなるので、第２の半導体層内に効果的にキャリア電子を閉じこめることが可能になる。したがって、本発明の通信機器用半導体装置の動作を高速化することができる。
【００２６】
【発明の実施の形態】
−改良点についての検討−
ＨＦＥＴにおいて、ホールのチャネル層内への蓄積を防ぐためには、衝突イオン化の発生を抑えることが重要である。
【００２７】
衝突イオン化を防ぐためにはチャネル層のバンドギャップを大きくする必要があるが、バンドギャップを大きくすると、電子の有効質量は重くなり、ＨＦＥＴの最大の長所である高速動作性が失われる。また、バンドギャップを大きくすることで伝導帯側のエネルギー障壁が小さくなる場合には、電子の閉じこめが不十分になり、高移動度の二次元電子ガスを発生させることが困難になる。
【００２８】
以上のことから、本願発明者らは衝突イオン化の抑制について、該バンドギャップを大きく変えないか、バンドギャップを広くするとしてもキャリアの移動度に影響しない程度にするように留意した。加えて、チャネル層内への電子の閉じこめを維持することにも留意した。
【００２９】
（第１の実施形態）
本発明の第１の実施形態に係る通信機器用のＨＦＥＴについて、以下説明する。
【００３０】
図１は、本実施形態に係るＨＦＥＴの構造を示す断面図である。同図に示すように、本実施形態のＨＦＥＴは、半絶縁性のＩｎＰ基板１０１と、ＩｎＰ基板１０１上に設けられたＩｎ_０．５２Ａｌ_０．４８Ａｓからなる厚さ２００ｎｍのバッファ層１０２と、バッファ層１０２上に設けられたアンドープのＩｎ_ｓＧａ_１−ｓＰ_ｔＡｓ_１−ｔであって、ｓとｔがそれぞれ以下の範囲
０．５３≦ｓ≦１ かつ ０＜ｔ≦１
を満たしていて、厚さが１５ｎｍのチャネル層１０３と、チャネル層１０３の上に設けられた、
Ｇａ_ａＡｌ_１−ａＡｓ_ｂＳｂ_１−ｂであって、ａとｂがそれぞれ以下の範囲
０≦ａ≦０．３ かつ ０．４５≦ｂ≦０．６５
を満たしているかまたは
Ｇａ_ｃＡｌ_１−ｃＰ_ｄＳｂ_１−ｄであって、ｃとｄがそれぞれ以下の範囲
０≦ｃ≦０．６５ かつ ０．３≦ｄ≦０．５
を満たしている厚さ２ｎｍのスペーサ層１０４と、
スペーサ層１０４の上に共蒸着等により設けられた面密度５×１０^１２ｃｍ^−２のＳｉを含む原子層ドーピング面からなる不純物添加層１０５と、
不純物添加層１０５の上に設けられ、スペーサ層と同じ材料で構成される厚さ１５ｎｍのバリア層１０６と、
バリア層１０６の上に設けられたゲート電極１１１と、バリア層１０６の上のゲート電極１１１の両側方に設けられた１×１０^１９ｃｍ^−３のＳｉを含むｎ型ＩｎＧａＡｓからなるキャップ層１０７と、
チャネル層１０３，スペーサ層１０４，不純物添加層１０５，バリア層１０６及びキャップ層１０７の一部にＳｉをイオン注入する等して設けられたソース領域１１２及びドレイン領域１１３と、
ソース領域１１２上に設けられたソース電極１１０と、ドレイン領域１１３の上に設けられたドレイン電極１０９を備えている。
【００３１】
また、バッファ層１０２，チャネル層１０３，スペーサ層１０４，バリア層１０６及びキャップ層１０７はそれぞれＭＢＥ法やＣＶＤ法などによりエピタキシャル成長された層であり、各層はＩｎＰ基板１０１に格子整合されている。なお、ドレイン電極１０９及びソース電極１１０は共にＡｕＧｅ／Ｎｉ等からなっており、ドレイン領域１１３とソース領域１１２とそれぞれオーミック接触している。
【００３２】
本実施形態のＨＦＥＴにおいては、駆動時にチャネル層１０３のうちスペーサ層１０４との界面付近にキャリアが蓄積し、二次元電子ガス２０８を生じる。このとき、電流はドレイン電極１０９から順にドレイン領域１１３、二次元電子ガス２０８，ソース領域１１２，ソース電極１１０の経路を流れる。
【００３３】
本実施形態のＨＦＥＴが従来のＨＦＥＴと異なっている点は、チャネル層１０３の組成にＰが加わり、ＩｎＧａＡｓＰとなっている点である。以下に、チャネル層１０３の組成にＰを加えたことの効果について説明する。
【００３４】
図２は、図１に示す本実施形態に係るＨＦＥＴのＩＩ−ＩＩ’線におけるエネルギーバンド図である。同図は、ＨＦＥＴの駆動時におけるエネルギーバンド図であり、ゲート電極１１１に電圧が印加された状態を示している。なお、比較しやすいように、従来のＨＦＥＴのエネルギーバンドを点線で示している。なお、図１と図２との間の相関性は、図２の上部に図１において示されている各要素を示している通りである。このことは、図７と図８との間、および図１０と図１１との間でも同様である。
【００３５】
図２に示すように、本実施形態のＨＦＥＴは、バンドギャップの大きいＩｎＡｌＡｓからなるバッファ層１０２とＡｌＧａＡｓＳｂまたはＡｌＧａＰＳｂからなるスペーサ層１０４との間にバンドギャップの小さいＩｎＧａＡｓＰからなるチャネル層１０３が挟まれた構造をとっている。
【００３６】
また、本実施形態のＨＦＥＴにおいては、例えば組成をＩｎ_０．８Ｇａ_０．２Ａｓ_０．６Ｐ_０．４とするとチャネル層１０３にＰを導入することによって従来のＨＦＥＴと比べてバンドギャップが約１．０ｅＶに広がっており、特にチャネル層１０３とバッファ層１０２との界面における両層の価電子帯端のバンド不連続量βをほぼ０ｅＶとすることができる。
【００３７】
すなわち、本実施形態のＨＦＥＴにおいては、チャネル層１０３のバンドギャップエネルギーが従来の０．７７ｅＶに比べ大きくなっている。このため、本実施形態のＨＦＥＴにおいては、従来のＨＦＥＴに比べてチャネル層１０３内での電離衝突によるイオン化が起こりにくくなっている。つまり、本実施形態のＨＦＥＴにおいては、チャネル層１０３内でのホール生成が抑制されている。
【００３８】
また、チャネル層１０３とスペーサ層１０４との界面における両層の伝導帯端間のバンド不連続量αは０．６ｅＶ以上となっており、従来のＨＦＥＴにおけるバンド不連続量０．５５ｅＶより大きい。このため、バイアス印加時にはチャネル層１０３のうちスペーサ層１０４との界面付近に電子が閉じこめられ、従来のＨＦＥＴと同様、移動度の大きい二次元電子ガス２０８が生じ、ＨＦＥＴの高速動作が可能になる。
【００３９】
このようにＰを加えることによって伝導帯不連続量をほとんど小さくすることなくエネルギーギャップを大きくすることができる。更にバリア層１０６としてＡｌＧａＡｓＳｂやＡｌＧａＰＳｂを選ぶことによって伝導帯不連続量αを大きく取ることができる。
【００４０】
ここまでに示したようにＩｎＧａＡｓＰチャネル層１０３に対してはＩｎＡｓとＡｌＡｓとの混晶であるＩｎＡｌＡｓよりもＡｌＳｂとＡｌＡｓとの混晶であるＡｌＡｓＳｂの方が伝導帯側のバンド不連続量を大きくとることができ、ＨＦＥＴ素子のバリア層及び／又はスペーサ層としては適していることがわかる。また、ＡｌＳｂとＡｌＰとの混晶であるＡｌＰＳｂについても同様なことが言え、さらにはＧａを含めたＡｌＧａＡｓＳｂやＡｌＧａＰＳｂといった４元混晶についても同様で、図２にも示したようにＩｎＡｌＡｓを用いた場合の伝導帯の位置２０４よりも高い位置に伝導帯の底を持っていくことができて、０．５ｅＶ以上のバンド不連続量２０８をＩｎＰに格子整合させた状態で実現することができる。
【００４１】
それらを図示するため、Ｇａ_ａＡｌ_１−ａＡｓ_ｂＳｂ_１−ｂ（０≦ａ≦０．３，０．４５≦ｂ≦０．６５）とＩｎ_ｓＧａ_１−ｓＰ_ｔＡｓ_１−ｔ（０．５３≦ｓ≦１，０＜ｔ≦１≦ｓ≦１）のバンド接合の状態を図３に、Ｇａ_ｃＡｌ_１−ｃＰ_ｄＳｂ_１−ｄ（０≦ｃ≦０．６５，０．３≦ｄ≦０．５）とＩｎ_ｓＧａ_１−ｓＰ_ｔＡｓ_１−ｔ（０．５３≦ｓ≦１，０＜ｔ≦１）のバンド接合の状態を図４に示した。
【００４２】
図４に示したように、チャネル層１０３の材料をＩｎＧａＡｓからＩｎＧａＡｓＰへと変化させていくことにより、伝導帯バンド不連続量を大きく減少させることなくバンドギャップエネルギーを０．７７ｅＶよりも大きくとることができるようになる。これにより、二次元電子ガスの閉じこめは変わらず、高い濃度とともに高い移動度を維持し、電離衝突によるイオン化が生じにくい構造にすることができ、素子の高性能化が実現できる。
【００４３】
さらに、Ｇａ_ａＡｌ_１−ａＡｓ_ｂＳｂ_１−ｂ（０≦ａ≦０．３，０．４５≦ｂ≦０．６５）の取りうる範囲を図５に、Ｇａ_ｃＡｌ_１−ｃＰ_ｄＳｂ_１−ｄ（０≦ｃ≦０．６５，０．３≦ｄ≦０．５）の取りうる範囲を図６に図示した。
【００４４】
このように、本実施形態のＨＦＥＴでは、ヘテロ接合における伝導帯端のバンド不連続量は大きく変化せず、価電子帯端のバンド不連続量が小さくなっているので、キャリアの大きい移動度を維持したままチャネル層１０３内へのホールの蓄積が抑制される。これにより、ゲートリーク電流などの不具合の発生が抑えられ、安定した高速動作が実現できる。さらに、バンドギャップエネルギーの大きな材料をスペーサ層１０４やバリア層１０２に用いることはゲート直下のショットキーバリアを薄くすることを可能とするので、しきい値電圧の揺らぎを抑制することが可能となり、素子の安定性を向上させることができる。加えて、本実施形態のＨＦＥＴは化合物本来の優れた高周波特性を有しているので、高周波を利用した通信機器に好ましく用いられる。
【００４５】
また、本実施形態のＨＦＥＴにおいて、ＩｎＰ基板１０１上の各層はＣＶＤ法やＭＢＥ法により形成されるなど、従来のＨＦＥＴとほぼ同様の公知技術により容易に製造できることも利点の１つである。具体的には、ＩｎＰ基板１００の表面に、所定組成のＩＩＩ族−Ｖ族化合物半導体をチャンバの内部で結晶成長させることにより本実施の形態のＨＦＥＴを得ることができる。ＩＩＩ族の原料（Ｇａ、Ａｌ、Ｉｎなど）は一般的に固体であり、結晶成長時にはこれらの各固体は加熱されてＧａＳｂ基板１００の表面に供給される。Ｖ族の原料のうち、ＡｓおよびＰは、それぞれＡｓＨ_３ガスおよびＰＨ_３ガスを熱分解しながらＧａＳｂ基板１００の表面に供給される。Ｓｂは固体であるので、結晶成長時にはこれらの各固体は加熱されてＧａＳｂ基板１００の表面に供給される。Ｎは以下のようにして得られる。まずＮ_２ガスを高周波のＲＦプラズマに曝し、Ｎ_２からＮラジカルを発生させ、このＮラジカルをチャンバに供給する。
【００４６】
なお、チャンバの温度は約４００℃〜約５００℃である。このことは、後述する実施形態でも同様である。
【００４７】
なお、本実施形態のＨＦＥＴのチャネル層１０３の組成は一定であったが、例えばＰの濃度を段階的に変えてもよい。この際には、スペーサ層１０４とチャネル層１０３との界面において、チャネル層１０３内にキャリア電子を閉じこめるためのバンド不連続量αが確保され、且つチャネル層１０３とバッファ層１０２及びスペーサ層１０４との界面における両層の価電子帯端のポテンシャル差が０．１ｅＶ以内であればよい。
【００４８】
なお、本実施形態のＨＦＥＴにおいては、バッファ層１０２とチャネル層１０３との界面において、バッファ層１０２の伝導帯端のポテンシャルがチャネル層１０３のポテンシャルより高くなっていたが、逆に、チャネル層１０３の伝導帯端のポテンシャルの方を高くしてもよい。駆動時にはゲート電極に電圧を印加するため、この場合でもキャリア電子をチャネル層１０３内に閉じこめることは可能である。
【００４９】
なお、本実施形態のＨＦＥＴにおいて、バッファ層１０２を設けず、ＩｎＰ基板１０１上に直接チャネル層１０３が設けられた構造をとることもできる。この場合にはバンド不連続量βの値は０にはならないが、チャネル層１０３のＰ濃度を調節してバンド不連続量βの値を０．１８ｅＶ以下にすることは可能である。
【００５０】
（第２の実施形態）
本発明の第２の実施形態として、チャネル層の材料にＮ（窒素）を加えてヘテロ接合におけるバンド不連続量やチャネル層のバンドギャップを調節する通信機器用のＨＦＥＴを説明する。
【００５１】
図７は、本発明の第２の実施形態に係るＨＦＥＴを示す断面図である。同図に示すように、本実施形態のＨＦＥＴは、半絶縁性のＩｎＰ基板７０１と、ＩｎＰ基板７０１上に設けられたアンドープのＩｎ_０．５２Ａｌ_０．４８Ａｓからなる厚さ２００ｎｍのバッファ層７０２と、バッファ層７０２上に設けられたアンドープのＩｎ_ｘＧａ_１−ｘ（Ｐ_ｙＡｓ_１−ｙ）_１−ｚＮ_ｚであって、ｘとｙとｚがそれぞれ以下の範囲
０．７≦ｘ≦１ かつ ０．２≦ｙ≦１ かつ０＜ｚ≦０．０７
を満たしている厚さ１５ｎｍのチャネル層７０３と、チャネル層７０３の上に設けられたアンドープのＩｎ_０．５２Ａｌ_０．４８Ａｓからなる厚さ２ｎｍのスペーサ層７０４と、
スペーサ層７０４の上に設けられた面密度５×１０１２ｃｍ−２のＳｉを含む原子層ドーピング面からなる不純物添加層７０５と、
不純物添加層７０５の上に設けられたアンドープのＩｎＡｌＡｓからなる厚さ１５ｎｍのバリア層７０６と、
バリア層７０６の上に設けられたゲート電極７１１と、バリア層７０６の上のゲート電極７１１の両側方に設けられた１×１０^１９ｃｍ^−３のＳｉを含むｎ型ＩｎＧａＡｓからなるキャップ層７０７と、チャネル層７０３，スペーサ層７０４，不純物添加層７０５、バリア層７０６及びキャップ層７０７の一部にＳｉをイオン注入することにより設けられたソース領域７１２及びドレイン領域７１３と、ソース領域７１２上に設けられたソース電極７１０と、ドレイン領域７１３の上に設けられたドレイン電極７０９を備えている。
【００５２】
また、バッファ層７０２，チャネル層７０３，スペーサ層７０４，バリア層７０６及びキャップ層７０７はそれぞれＭＢＥ法やＣＶＤ法などによりエピタキシャル成長された層であり、各層はＩｎＰ基板７０１に格子整合されている。なお、ドレイン電極７０９及びソース電極７１０は共にＡｕＧｅ／Ｎｉ等からなっており、ドレイン領域７１３とソース領域７１２とそれぞれオーミック接触している。ＨＦＥＴの駆動時には、キャリアがチャネル層７０３のうちスペーサ層７０４との界面付近に蓄積し、二次元電子ガス７０８を生じる。このとき、電流はドレイン電極７０９から順にドレイン領域７１３，二次元電子ガス７０８，ソース領域７１２，ソース電極７１０の経路を流れる。
【００５３】
本実施形態のＨＦＥＴが第１の実施形態のＨＦＥＴと異なっている点は、チャネル層７０３の組成にさらにＮが加わり、ＩｎＧａＡｓＰＮとなっている点である。以下に、チャネル層７０３の組成にＮを加えたことの効果について説明する。
【００５４】
図８は、図７に示す本実施形態に係るＨＦＥＴのＶ−Ｖ線におけるエネルギーバンド図である。同図は、ゲート電極７１１に電圧が印加された状態を示している。なお、比較のため従来のＨＦＥＴのエネルギーバンドを点線で示している。
【００５５】
まず、本実施形態のＨＦＥＴが従来のＨＦＥＴと異なっているのは、ＰとＮとを導入することで、チャネル層８０３とバッファ層８０２との界面における両層の価電子帯端のバンド不連続量βがほぼ０ｅＶになっていることである。
【００５６】
実施例１で説明したように、バンド不連続量は相手の材料が何であるかによって値が異なる。本実施例では価電子帯側の不連続量にも着目し、Ｐを導入することによって伝導帯側のバンド不連続量を大きく減らすことなく、価電子帯のバンド不連続量を減らしていき、さらにはチャネル層側の価電子帯頂上がスペーサ層側の価電子帯頂上よりも下へ来る状態を作り上げることを目的とする。
【００５７】
第１の実施形態においては、Ｐの濃度を上げる程チャネル層１０３とスペーサ層１０４との界面における両層の伝導帯端間のバンド不連続量αの値が小さくなっていたが、本実施形態のＨＦＥＴにおいては、チャネル層８０３にさらにＮが導入されているため、バンド不連続量αの値を例えば従来と同じ０．５５ｅＶとしたまま、あるいはそれ以上とした上でバンド不連続量βの値を約０ｅＶとすることができる。このため、本実施形態のＨＦＥＴにおいては、電子のチャネル層８０３への閉じこめがさらに良好となり、二次元電子ガス８０８の移動度をさらに向上させることが可能となる。また、チャネル層８０３のバンドギャップエネルギーは、導入するＰとＮの濃度を調節することにより、従来の例よりも大きなバンドギャップエネルギーである０．７７ｅＶ以上とすることができる。これにより、高い移動度を保ちながら、衝突イオン化によるホールの発生を抑えたＨＦＥＴが実現できる。
【００５８】
このように、本発明第一の実施例で示したチャネル層１０３のＩｎＧａＡｓＰにＮを加えることにより、伝導帯端のポテンシャルと価電子帯端のポテンシャル位置は共に従来のＩｎＧａＡｓを使用した場合に比べて低くなる。このため、ＰとＮの濃度を調節することにより、バンドギャップの大きさを従来のＩｎＧａＡｓを使用した場合より大きくし、バンド不連続量αの値を大きくするとともにバンド不連続量βの値を小さくするなど、バンド構造が最適になるように調節することが可能となる。ここで、バンドギャップエネルギーは、衝突イオン化を防ぐために０．７７ｅＶ以上が好ましく、バンド不連続量αの値はキャリアを閉じこめるために０．５５ｅＶ以上が好ましい。
【００５９】
Ｉｎ_ｘＧａ_１−ｘ（Ｐ_ｙＡｓ_１−ｙ）_１−ｚＮ_ｚ（０．７≦ｘ≦１，０．２≦ｙ≦１，０＜ｚ≦０．０７）の取りうる範囲は図９に示した。
【００６０】
以上に説明したように、本実施形態のＨＦＥＴにおいては、ＩｎＧａＡｓＰＮをチャネル層７０３とすることによって第１の実施形態に比べチャネル層の性質を最適化するための自由度がさらに増す。すなわち、チャネル層にＰとＮとを導入することで、二次元電子ガスのキャリア濃度が増加するとともに移動度が向上し、電離衝突によるイオン化が生じにくくすることができる。
【００６１】
また、第一の実施形態のようにバンドギャップエネルギーの大きな材料をスペーサ層やバリア層に用いることでゲート直下のショットキーバリアを薄くすることを可能とするのではなく、単にチャネル層のバリア層やスペーサ層に対する接合の位置を変化させることによって大きな伝導帯側のバンド不連続を実現することによって、ゲート直下のショットキーバリアを薄くすることを可能とする。これによってしきい値電圧の揺らぎを抑制することが可能となり、素子の安定性を向上させることができる。
【００６２】
その結果、高い移動度と耐圧性を有し、動作の安定性に優れたＨＦＥＴが実現される。
【００６３】
なお、ここまではバッファ層７０２及びスペーサ層７０４をＩｎＡｌＡｓとする一例の場合について述べてきたが、これはあくまでも価電子帯のバンド不連続量をＴｙｐｅ−Ｉの状態（バンドギャップ図において禁制帯が下に向けて突出し、価電子帯が上に向けて突出する状態）からＴｙｐｅ−ＩＩの状態（バンドギャップ図において禁制帯も価電子体も下に向けて突出する状態）とするための材料の一例であり、実施形態１においては従来のＩｎＡｌＡｓよりもバンドギャップが大きく、伝導帯のバンド不連続量をはるかに大きくとれる材料をバッファ層、スペーサ層、キャリア供給層、バリア層の内少なくとも一つの層に導入することを前提にしているので、価電子帯のバンド不連続量をＴｙｐｅ−Ｉの状態からＴｙｐｅ−ＩＩの状態とすることができる材料であれば基本的にはどの材料でも良く、バッファ層７０２及びスペーサ層７０４の材料は、チャネル層７０３の材料よりもバンドギャップが大きいものであれば同じ効果が得られる。すなわち、本発明第一の実施例で示したようなＡｌＧａＡｓＳｂやＡｌＧａＰＳｂをバッファ層７０２及びスペーサ層７０４に用いることによってより大きな効果が得られる。このとき、バッファ層７０２及びスペーサ層７０４の材料は互いに異なる材料であってもよい。
【００６４】
また、スペーサ層７０４，不純物添加層７０５及びバリア層７０６の代わりにチャネル層７０３の上にδドープの積層構造を設けてもよい。
【００６５】
【発明の効果】
本発明の通信機器用半導体装置によれば、ＨＦＥＴの構造を有し、チャネル層に使用する材料にＩｎやＡｓを含むＩＩＩ族−Ｖ族化合物半導体の他、ＰあるいはＰ及びＮなどのＶ族元素を導入してバンドギャップの大きさやヘテロ接合界面における伝導帯端のポテンシャルの差を最適化しているので、駆動時に高い移動度と高いキャリア濃度の二次元電子ガスを生じ、且つ電離衝突によるイオン化が抑制抑制されたＨＦＥＴ素子を実現することができる。また、ＨＦＥＴにおけるバッファ層、スペーサ層、キャリア供給層、バリア層の内少なくとも一つの層に従来のＩｎＡｌＡｓよりもバンドギャップが大きく、伝導帯のバンド不連続量をはるかに大きくとれる材料を導入することで伝導帯バンド不連続量を従来よりも大きくとり、チャネル層に使用する材料のバンドギャップとバンドラインナップとを最適化していくことにより、さらに大きな伝導帯バンド不連続を実現して従来よりも高い移動度と高いキャリア濃度の二次元電子ガスをもつＨＦＥＴ素子を実現し、性能の安定した半導体装置が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＨＦＥＴを示す断面図
【図２】第１の実施形態に係るＨＦＥＴの図１に示すＩＩ−ＩＩ線におけるエネルギーバンド図
【図３】本発明の第１の実施例にかかるＡｌＧａＡｓＳｂとＩｎＧａＡｓＰのバンドラインナップを示す図
【図４】本発明の第１の実施例にかかるＡｌＧａＰＳｂとＩｎＧａＡｓＰのバンドラインナップを示す図
【図５】第１の実施形態に係るＡｌＧａＡｓＳｂの取りうる範囲を示す図
【図６】第１の実施形態に係るＡｌＧａＰＳｂの取りうる範囲を示す図
【図７】本発明の第２の実施形態に係るＨＦＥＴを示す断面図
【図８】第２の実施形態に係るＨＦＥＴのＶ−Ｖ線におけるエネルギーバンド図
【図９】第２の実施形態に係るＩｎＧａＡｓＰＮの取りうる範囲を示す図
【図１０】従来のＨＦＥＴを示す断面図
【図１１】従来のＨＦＥＴの図１０に示すＶＩＩ−ＶＩＩ線におけるエネルギーバンド図
【符号の説明】
１０１，７０１ ＩｎＰ基板
１０２，７０２ バッファ層
１０３，７０３ チャネル層
１０４，７０４ スペーサ層
１０５，７０５ 不純物添加層
１０６，７０６ バリア層
１０７，７０７ キャップ層
１０８，７０８ 二次元電子ガス
１０９，７０９ ドレイン電極
１１０，７１０ ソース電極
１１１，７１１ ゲート電極
２０１ ｉ−ＡｌＧａＡｓＳｂまたはＡｌＧａＰＳｂショットキーバリア層
２０２ ｎ＋−ＧａＡｌＡｓＳｂまたはＡｌＧａＰＳｂキャリア供給層
２０３ ｉ−ＡｌＧａＡｓＳｂまたはＡｌＧａＰＳｂスペーサ層
２０４ ＩＩｎＧａＡｓＰチャネル層
２０５ ＩＩｎＡｌＡｓバッファ層
２０６ 二次元電子ガス
２０７ チャネル層を従来構造におけるＩｎＧａＡｓで構成した場合のバンドギャップ
２０８ キャップ層、キャリア供給層、スペーサ層を従来構造におけるＩｎＡｌＡｓで構成した場合の伝導帯底
２０８ 二次元電子ガス
８０１ ＩＩｎＡｌＡｓショットキーバリア層
８０２ ｎ＋−ＩｎＡｌＡｓキャリア供給層
８０３ ＩＩｎＡｌＡｓスペーサ層
８０４ ＩＩｎＧａＡｓＰＮチャネル層
８０５ ＩＩｎＡｌＡｓバッファ層
８０６ チャネル層をＩｎＧａＡｓで構成した場合のバンドギャップ
８０７ 二次元電子ガス
１００１ ｉ−ＩｎＰ基板
１００２ ｉ−ＩｎＡｌＡｓバッファ層
１００３ ｉ−ＩｎＧａＡｓチャネル層
１００４ ｉ−ＩｎＡｌＡｓスペーサ層
１００５ ｎ＋ −ＩｎＡｌＡｓキャリア供給層
１００６ ｉ−ＩｎＡｌＡｓショットキーバリア層
１００７ ｎ＋ −ＩｎＧａＡｓキャップ層
１００８ 二次元電子ガス
１００９ ドレイン電極
１０１０ ソース電極
１０１１ ゲート電極
１１０１ ｉ−ＩｎＡｌＡｓショットキーバリア層
１１０２ ｎ＋ −ＩｎＡｌＡｓキャリア供給層
１１０３ ｉ−ＩｎＡｌＡｓスペーサ層
１１０４ ｉ−ＩｎＧａＡチャネル層
１１０５ ｉ−ＩｎＡｌＡｓバッファ層
１１０６ ＩｎＡｌＡｓスペーサ層とＩｎＧａＡｓチャネル層との伝導帯側バンド不連続量
１１０７ ＩｎＧａＡｓチャネル層とＩｎＡｌＡｓバッファ層との価電子帯側バンド不連続量
１１０８ 二次元電子ガス

Claims (12)

1. 第１の半導体層と、
   上記第１の半導体層の上に設けられ、上記第１の半導体層よりもバンドギャップが小さい第２の半導体層と、
   上記第２の半導体層の上に設けられ、上記第２の半導体層との間でヘテロ障壁を生ぜしめる材料からなる第３の半導体層とを備え、
   上記第２の半導体層と上記第３の半導体層との界面において、上記第３の半導体層は上記第２の半導体層よりも電子親和力が小さく、
   上記第３の半導体層と上記第２の半導体層との界面において、上記第２の半導体層の価電子帯端のポテンシャルが上記第１の価電子帯端のポテンシャルよりも高いときのポテンシャル差を正の値とすると、上記第３の半導体層の価電子帯端のポテンシャルと上記第２の半導体層の価電子帯端のポテンシャルとの差が−０．４ｅＶ以上０．１８ｅＶ以下である通信機器用半導体装置。
2. 請求項１に記載の通信機器用半導体装置において、
   上記第１の半導体層の下にＩｎＰ基板をさらに備えていることを特徴とする通信機器用半導体装置。
3. 基板のＩｎＰに格子整合していてなおかつバンドギャップエネルギーが１．４５ｅＶ以上となるような材料を、バッファ層、キャップ層、キャリア供給層、スペーサ層のうち少なくとも一つの層に使用していることを特徴とする通信機器用半導体装置。
4. バンドギャップエネルギーが１．４５ｅＶ以上となるような材料が安定性とバンドギャップの大きさとを考慮に入れた上で構成され、ＩＩＩ族原料をＩｎ、Ａｌ、Ｇａのうち少なくとも一つを使用し、Ｖ族原料をＮ、Ａｓ、Ｐ、Ｓｂのうち少なくとも一つを使用するように構成されるＩＩＩ−Ｖ族化合物半導体であることを特徴とする請求項１又は２に記載の通信機器用半導体装置。
5. バンドギャップエネルギーが１．４５ｅＶ以上となるような材料がＧａ_ａＡｌ_１−ａＡｓ_ｂＳｂ_１−ｂであって、ａとｂがそれぞれ以下の範囲
   ０≦ａ≦０．３ かつ ０．４５≦ｂ≦０．６５
   であることを特徴とする請求項１から４の何れかに記載の通信機器用半導体装置。
6. バンドギャップエネルギーが１．４５ｅＶ以上となるような材料がＧａ_ｃＡｌ_１−ｃＰ_ｄＳｂ_１−ｄであって、ａとｂがそれぞれ以下の範囲
   ０≦ｃ≦０．６５ かつ ０．３≦ｄ≦０．５
   であることを特徴とする請求項１から４の何れかに記載の通信機器用半導体装置。
7. 請求項１〜５のうちいずれか１つに記載の通信機器用半導体装置において、
   上記第１の半導体層及び上記第３の半導体層のいずれかがＩｎ_０．５２Ａｌ_０．４８Ａｓからなっていることを特徴とする通信機器用半導体装置。
8. 請求項１〜６のうちいずれか１つに記載の通信機器用半導体装置において、
   上記第２の半導体層のバンドギャップエネルギーが０．５ｅＶ以上であることを特徴とする通信機器用半導体装置。
9. 請求項１〜７のうちいずれか１つに記載の通信機器用半導体装置において、
   上記第２の半導体層は、少なくともＩｎを含むＩＩＩ−Ｖ族半導体であることを特徴とする通信機器用半導体装置。
10. 請求項８に記載の通信機器用半導体装置において、
    上記第２の半導体層は、Ｉｎ_ｓＧａ_１−ｓＰ_ｔＡｓ_１−ｔであって、ｓとｔがそれぞれ以下の範囲
    ０．５３≦ｓ≦１ かつ ０＜ｔ≦１
    であることを特徴とする通信機器用半導体装置。
11. 請求項８に記載の通信機器用半導体装置において、
    上記第２の半導体層は、Ｉｎ_ｘＧａ_１−ｘ（Ｐ_ｙＡｓ_１−ｙ）_１−ｚＮ_ｚであって、ｘとｙとｚがそれぞれ以下の範囲
    ０．７≦ｘ≦１ かつ ０．２≦ｙ≦１ かつ ０＜ｚ≦０．０７
    であることを特徴とする通信機器用半導体装置。
12. 請求項２〜１０のうちいずれか１つに記載の通信機器用半導体装置において、
    上記第１〜第３の半導体層は、上記ＩｎＰ基板とほぼ格子整合していることを特徴とする通信機器用半導体装置。

Images