JP2003197644A

JP2003197644A - 通信機器用半導体装置

Info

Publication number: JP2003197644A
Application number: JP2001394312A
Authority: JP
Inventors: Chiyoujitsuriyo Suzuki; 朝実良鈴木; Toshiya Yokogawa; 俊哉横川; Masahiro Deguchi; 正洋出口; Shigeo Yoshii; 重雄吉井; Hiroyuki Furuya; 博之古屋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】ＨＦＥＴのチャネル層内でのホールの蓄積を
抑制することで、特性が安定な、高耐圧で高速動作が可
能な通信機器用半導体装置を提供する。【解決手段】通信機器用半導体装置は，ＨＦＥＴの構
造を有し、ＩｎＰ基板と、ＩｎＡｌＡｓからなるバッフ
ァ層及びスペーサ層と、バッファ層とスペーサ層に挟ま
れたＩｎＧａＡｓＰＮからなるチャネル層とを備えてい
る。チャネル層に導入するＰとＮの濃度を調節してバン
ド構造を最適化することにより、駆動時には従来よりも
高い移動度が高く、キャリア濃度が高い二次元電子ガス
を生じるとともに、電離衝突によるイオン化が抑制され
る。また、ヘテロ接合界面において価電子帯端のバンド
不連続量βが小さくなっているので、発生したホールが
チャネル層から速やかに除去でき、耐圧の向上と、高速
動作化とを図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信機器用半導体
装置に関し、特にヘテロ接合電界効果型トランジスタに
関するものである。

【０００２】

【従来の技術】近年、高周波特性，発光特性，耐圧特性
など特定の特性が優れた特殊な機能を有する半導体デバ
イスを実現するために、新しい半導体材料や半絶縁材料
の開発が活発に行われている。半導体材料の中でもイン
ジウム燐（ＩｎＰ）系半導体は、代表的な半導体材料で
ある珪素（Ｓｉ）に比べて電子移動度や飽和電子速度が
大きい半導体であることから、次世代の高周波デバイ
ス、高温デバイスなどへの応用が期待される材料であ
る。そして、携帯電話や携帯情報端末（ＰＤＡ）の他、
家庭やオフィスの機器などをネットワーク化する、高周
波を用いた通信用システムへの応用は、ＩｎＰ材料の用
途として非常に有望である。

【０００３】ＩｎＰを用いたデバイスの１つとして、Ｉ
ｎＰ基板に格子整合するＩｎＡｌＡｓ／ＩｎＧａＡｓへ
テロ接合を用いたヘテロ接合電界効果型トランジスタ
（以下、ＨＦＥＴと称す）がある。このＨＦＥＴの高性
能化は従来より進められており、集積回路に応用するた
めの研究も盛んに行われている。

【０００４】図６は、従来の代表的なＨＦＥＴ（以下、
「従来のＨＦＥＴ」と称す）の構造を示す断面図であ
る。同図に示すように、従来のＨＦＥＴは、半絶縁性の
ＩｎＰ基板６０１と、ＩｎＰ基板６０１上に設けられた
アンドープのＩｎＡｌＡｓからなる厚さ２００ｎｍのバ
ッファ層６０２と、バッファ層６０２上に設けられたア
ンドープのＩｎＧａＡｓからなる厚さ１５ｎｍのチャネ
ル層６０３と、チャネル層６０３の上に設けられたアン
ドープのＩｎＡｌＡｓからなる厚さ２ｎｍのスペーサ層
６０４と、スペーサ層６０４の上に例えば共蒸着により
設けられた面密度５×１０¹²ｃｍ^-2のＳｉを含む原子層
ドーピング面からなる不純物添加層６０５と、不純物添
加層６０５の上に設けられたアンドープのＩｎＡｌＡｓ
からなる厚さ１５ｎｍのバリア層６０６と、バリア層６
０６の上に設けられたゲート電極６１１と、バリア層６
０６の上のゲート電極６１１の両側方に設けられた１×
１０ ¹⁹ｃｍ^-3のＳｉを含むｎ型ＩｎＧａＡｓからなるキ
ャップ層６０７と、チャネル層６０３，スペーサ層６０
４，不純物添加層６０５，バリア層６０６及びキャップ
層６０７の一部にＳｉをイオン注入することにより設け
られたソース領域６１２及びドレイン領域６１３と、ソ
ース領域６１２上に設けられたソース電極６１０と、ド
レイン領域６１３の上に設けられたドレイン電極６０９
を備えている。また、バッファ層６０２，チャネル層６
０３，スペーサ層６０４，バリア層６０６及びキャップ
層６０７はそれぞれ分子線エピタキシー（ＭＢＥ）法や
化学気相成長（ＣＶＤ）法などにより堆積された層であ
り、ＩｎＰ基板６０１に格子整合している。なお、ドレ
イン電極６０９及びソース電極６１０は共にＡｕＧｅ／
Ｎｉ等からなっており、ドレイン領域６１３とソース領
域６１２とそれぞれオーミック接触している。

【０００５】次に、図７は、図６に示すVII−VII線にお
ける従来のＨＦＥＴのエネルギーバンド図である。同図
は、ＨＦＥＴの駆動時におけるエネルギーバンド図であ
り、ゲート電極６１１に電圧が印加された状態を示して
いる。

【０００６】図６及び図７から分かるように、従来のＨ
ＦＥＴは、共にバンドギャップの大きいＩｎＡｌＡｓか
らなるバッファ層６０２とスペーサ層６０４との間にバ
ンドギャップの小さいＩｎＧａＡｓからなるチャネル層
６０３が挟まれた、いわゆるダブルヘテロ構造をとって
いる。このため、伝導帯側においては、スペーサ層６０
４とチャネル層６０３との間、及びバッファ層６０２と
チャネル層６０３との間には、それぞれ０．５５ｅＶの
エネルギー障壁（バンド不連続量α）が形成され、キャ
リアとなる電子をチャネル領域中の狭い領域に閉じこめ
ることができる。その結果、キャリアがチャネル層６０
３とスペーサ層６０４との界面に蓄積し、散乱が抑制さ
れた状態でチャネル層６０３中を図７の紙面に対して垂
直方向に移動する。こうして、バルク中を走行する電子
よりも移動度の大きい二次元電子ガス６０８が生じるた
め、従来のＨＦＥＴは、高速動作が可能になっている。

【０００７】なお、従来のＨＦＥＴにおいては、ゲート
電極６１１に印加する電圧を調節することで二次元電子
ガス６０８の濃度を変化させ、ソース電極−ドレイン電
極間を流れる電流を制御することを可能にしている。

【０００８】このように、従来のＨＦＥＴは、キャリア
電子の移動度が大きく、高周波を利用した通信機器に要
求される優れた高周波特性を有している。

【０００９】

【発明が解決しようとする課題】しかしながら、図７に
示すように、従来のＨＦＥＴのスペーサ層６０４とチャ
ネル層６０３との間、及びバッファ層６０２とチャネル
層６０３との間には伝導帯側だけでなく価電子帯側にも
約０．２ｅＶのエネルギー障壁（バンド不連続量β）が
生じるため、動作中に発生したホール（正孔）がチャネ
ル層６０３内のスペーサ層６０４との界面付近に閉じこ
められて蓄積するという不具合があった。ホールがチャ
ネル層６０３内に蓄積することの影響を以下に説明す
る。

【００１０】ＩｎＰ基板に格子整合したＩｎＧａＡｓ
は、バンドギャップが０．７７ｅＶと小さいため衝突イ
オン化が起こりやすく、走行中のキャリアが大きな運動
エネルギーを持ったときに、より上の準位へ遷移しやす
い。衝突イオン化が起こると電子・ホール対が生成さ
れ、このうち電子は他のキャリア電子と同様にドレイン
電極へと流れる。これに対し、生成したホールは、電子
に比べて非常に速度が遅く、電子の動作には追随できな
い。このため、ＨＦＥＴの動作中にホールが滞留しやす
く、雑音の発生要因となり易い。また、チャネル層６０
３とバッファ層６０２との間にはエネルギー障壁が存在
するためにバッファ層６０２の方向に流れることができ
ないので、衝突イオン化によって生成されたホールは、
チャネル層６０３内に蓄積したままとなる。

【００１１】衝突イオン化の頻度がさらに高くなるとチ
ャネル層６０３内のホール濃度が増大し、一部のホール
がゲート電極に流れ込んでゲートリーク電流を生じさせ
る。また、チャネル層６０３内に蓄積したホールはトラ
ンジスタ内のポテンシャル分布を変化させ、トランジス
タのソース抵抗やしきい値電圧を変化させる。その結
果、トランジスタの出力特性が不安定となる。さらに、
このようなトランジスタ特性の変化がドレイン電流の増
加を誘起し、電流の増加が衝突イオン化をさらに増加さ
せることによってトランジスタの破壊に至ることもあ
る。すなわち、ホールの蓄積によってトランジスタの耐
圧は著しく低下する。

【００１２】蓄積したホールを除去する方法として、例
えばＩｎＰ基板６０１の裏面上に基板電極を設け、そこ
に正電圧を印加してエネルギー障壁を越えやすくするこ
とが考えられるが、動作電圧以上となる５Ｖを越える電
圧を印加する必要があるので、通信機器への利用を考え
た場合、現実的ではない。参考までに、主要な通信機器
の１つである携帯電話では、機器内の回路で用いられる
電圧は最大でも５Ｖ程度で、多くの回路は１〜３Ｖの電
圧で駆動されている。

【００１３】本発明の目的は、化合物半導体からなるチ
ャネル層でのホールの蓄積を抑制することで、ゲートリ
ーク電流が低減され、且つ特性の安定した高耐圧で高速
動作が可能な通信機器用半導体装置を提供することにあ
る。

【００１４】

【課題を解決するための手段】本発明の通信機器用半導
体装置は、第１の半導体層と、上記第１の半導体層の上
に設けられ、上記第１の半導体層よりもバンドギャップ
が小さい第２の半導体層と、上記第２の半導体層の上に
設けられ、上記第２の半導体層との間でヘテロ障壁を生
ぜしめる材料からなる第３の半導体層とを備え、上記第
２の半導体層と上記第３の半導体層との界面において、
上記第２の半導体層の伝導帯端のポテンシャルが上記第
３の半導体層の伝導帯端のポテンシャルよりも低く、上
記第１の半導体層と上記第２の半導体層との界面におい
て、上記第２の半導体層の価電子帯端のポテンシャルが
上記第１の価電子帯端のポテンシャルよりも高いときの
ポテンシャル差を正の値とすると、上記第１の半導体層
の価電子帯端のポテンシャルと上記第２の半導体層の価
電子帯端のポテンシャルとの差が−０．４ｅＶ以上０．
１８ｅＶ以下である。

【００１５】これにより、第２の半導体層の伝導帯端の
ポテンシャルが第３の半導体層の伝導帯端のポテンシャ
ルよりも低いので、本発明の通信機器用半導体装置がＨ
ＦＥＴである場合に、第２の半導体層をトランジスタの
チャネルとして機能させることができる。また、第１の
半導体層と第２の半導体層との界面において、第１の半
導体層の価電子帯端のポテンシャルと第２の半導体層の
価電子帯端のポテンシャルとの差が−０．４ｅＶ以上
０．１８ｅＶ以下であるので、駆動時に第２の半導体層
内にホールが蓄積しにくくなっている。また、ホールが
蓄積した場合でも、第１の半導体側から５Ｖ以下の電圧
を印加することで容易にホールを除去することが可能と
なり、高耐圧で特性が安定したトランジスタを実現する
ことができる。携帯電話などの通信機器の駆動電圧は通
常５Ｖ以下であるので、本発明の通信機器用半導体装置
はこれらの機器に好ましく用いられる。

【００１６】なお、本発明の通信機器用半導体装置は、
上記第１の半導体層の下にＩｎＰ基板を備えていてもよ
い。

【００１７】上記第１の半導体層と上記第２の半導体層
との界面において、上記第１の半導体層の価電子帯端の
ポテンシャルと上記第２の半導体層の価電子帯端のポテ
ンシャルとの差が０．１ｅＶ以下であることにより、チ
ャネル層内で生じたホールを除去するために印加する電
圧を３Ｖ以下に抑えられるので、通信機器に用いる際に
昇圧回路等が不要になり、回路のサイズを小さくするこ
とができる。

【００１８】上記第２の半導体層のバンドギャップエネ
ルギーが０．７７ｅＶ以上であることにより、駆動時に
チャネル内で衝突イオン化が起こる頻度を従来のＨＦＥ
Ｔと同等以下に抑えることができるので、ホールの発生
が抑えられる。その結果、第２の半導体層内でのホール
の蓄積が抑えられるので、本発明の通信機器用半導体装
置は、高耐圧で信頼性の高いＨＦＥＴとして機能させる
ことができる。

【００１９】また、上記第２の半導体層は、少なくとも
Ｉｎを含むIII−V族半導体であることにより、優れた高
周波特性を有し、Ｓｉからなるトランジスタに比べて移
動度の大きいＨＦＥＴを実現することができる。

【００２０】特に、上記第２の半導体層は、（Ｉｎ_XＧ
ａ_1-X）Ａｓ_YＰ_1-Yからなることにより、Ｐの濃度を変
化させることでバンド構造を変えることが可能になるの
で、バンドギャップの大きさ，ヘテロ障壁の大きさ，第
１の半導体層−第２の半導体層間の価電子帯のポテンシ
ャル差などを最適に調節することができる。

【００２１】上記第２の半導体層は、（Ｉｎ_XＧａ_1-X）
Ａｓ_Y（Ｐ_ZＮ_1-Z）_1-Yからなることにより、Ｐ及びＮの
濃度を変化させてバンド構造を変えることが可能になる
ので、第２の半導体層が（Ｉｎ_XＧａ_1-X）Ａｓ_YＰ_1-Yか
らなる場合と比べてバンド構造を調節するための自由度
がさらに増す。例えば、第１及び第３の半導体層が共に
ＩｎＡｌＡｓからなるときには、第２の半導体層のバン
ドギャップを従来のＨＦＥＴと同じ大きさにしたまま第
２の半導体層と第３の半導体層の界面における伝導帯端
のポテンシャル差を大きくし、且つ第１の半導体層−第
２の半導体層間の価電子帯のポテンシャル差を小さくす
ることができる。この結果、ホールの蓄積が起こりにく
く、高速動作が可能なＨＦＥＴを実現することができ
る。

【００２２】上記第１〜第３の半導体層は、上記ＩｎＰ
基板とほぼ格子整合していることが好ましい。

【００２３】上記第１の半導体層及び上記第３の半導体
層がＩｎＡｌＡｓからなっていることにより、例えば第
２の半導体層がＩｎＧａＡｓＰまたはＩｎＧａＡｓＮか
らなっているときには、バンドギャップがＩｎＡｌＡｓ
よりも小さくなるので、第２の半導体層内に効果的にキ
ャリア電子を閉じこめることが可能になる。したがっ
て、本発明の通信機器用半導体装置の動作を高速化する
ことができる。

【００２４】

【発明の実施の形態】−改良点についての検討− ＨＦＥＴにおいて、ホールのチャネル層内への蓄積を防
ぐためには、衝突イオン化の発生を抑えることと、生成
したホールをすみやかにチャネル層から掃き出せるよう
にすることの２つの解決方法が考えられる。

【００２５】衝突イオン化を防ぐためにはチャネル層の
バンドギャップを大きくする必要があるが、バンドギャ
ップを大きくすると、電子の有効質量は重くなり、ＨＦ
ＥＴの最大の長所である高速動作性が失われる。また、
バンドギャップを大きくすることで伝導帯側のエネルギ
ー障壁が小さくなる場合には、電子の閉じこめが不十分
になり、高移動度の二次元電子ガスを発生させることが
困難になる。

【００２６】以上のことから、本願発明者らは生成した
ホールをすみやかにチャネル層から掃き出す方法を検討
した。さらに、上述したように、チャネル層のバンドギ
ャップは大きすぎても小さすぎても不具合があるため、
該バンドギャップを大きく変えないか、バンドギャップ
を広くするとしてもキャリアの移動度に影響しない程度
にするように留意した。加えて、チャネル層内への電子
の閉じこめを維持することにも留意した。

【００２７】（第１の実施形態）本発明の第１の実施形
態に係る通信機器用のＨＦＥＴについて、以下説明す
る。

【００２８】図１は、本実施形態に係るＨＦＥＴの構造
を示す断面図である。同図に示すように、本実施形態の
ＨＦＥＴは、半絶縁性のＩｎＰ基板１０１と、ＩｎＰ基
板１０１上に設けられたアンドープのＩｎＡｌＡｓから
なる厚さ２００ｎｍのバッファ層１０２と、バッファ層
１０２上に設けられたアンドープのＩｎＧａＡｓからな
る厚さ１５ｎｍのチャネル層１０３と、チャネル層１０
３の上に設けられたアンドープのＩｎＡｌＡｓＰからな
る厚さ２ｎｍのスペーサ層１０４と、スペーサ層１０４
の上に共蒸着等により設けられた面密度５×１０¹²ｃｍ
^-2のＳｉを含む原子層ドーピング面からなる不純物添加
層１０５と、不純物添加層１０５の上に設けられたアン
ドープのＩｎＡｌＡｓからなる厚さ１５ｎｍのバリア層
１０６と、バリア層１０６の上に設けられたゲート電極
１１１と、バリア層１０６の上のゲート電極１１１の両
側方に設けられた１×１０¹⁹ｃｍ^-3のＳｉを含むｎ型Ｉ
ｎＧａＡｓからなるキャップ層１０７と、チャネル層１
０３，スペーサ層１０４，不純物添加層１０５，バリア
層１０６及びキャップ層１０７の一部にＳｉをイオン注
入することにより設けられたソース領域１１２及びドレ
イン領域１１３と、ソース領域１１２上に設けられたソ
ース電極１１０と、ドレイン領域１１３の上に設けられ
たドレイン電極１０９を備えている。また、バッファ層
１０２，チャネル層１０３，スペーサ層１０４，バリア
層１０６及びキャップ層１０７はそれぞれＭＢＥ法やＣ
ＶＤ法などによりエピタキシャル成長された層であり、
各層はＩｎＰ基板１０１に格子整合されている。なお、
ドレイン電極１０９及びソース電極１１０は共にＡｕＧ
ｅ／Ｎｉ等からなっており、ドレイン領域１１３とソー
ス領域１１２とそれぞれオーミック接触している。

【００２９】また、本実施形態のＨＦＥＴにおいては、
駆動時にチャネル層１０３のうちスペーサ層１０４との
界面付近にキャリアが蓄積し、二次元電子ガス１０８を
生じる。このとき、電流はドレイン電極１０９から順に
ドレイン領域１１３，二次元電子ガス１０８，ソース領
域１１２，ソース電極１１０の経路を流れる。

【００３０】本実施形態のＨＦＥＴが従来のＨＦＥＴと
異なっている点は、チャネル層１０３の組成にＰが加わ
り、ＩｎＧａＡｓＰとなっている点である。以下に、チ
ャネル層１０３の組成にＰを加えたことの効果について
説明する。

【００３１】図２は、図１に示す本実施形態に係るＨＦ
ＥＴのII−II線におけるエネルギーバンド図である。同
図は、ＨＦＥＴの駆動時におけるエネルギーバンド図で
あり、ゲート電極１１１に電圧が印加された状態を示し
ている。なお、比較しやすいように、従来のＨＦＥＴの
エネルギーバンドを点線で示している。

【００３２】図２に示すように、本実施形態のＨＦＥＴ
は、共にバンドギャップの大きいＩｎＡｌＡｓからなる
バッファ層１０２とスペーサ層１０４との間にバンドギ
ャップの小さいＩｎＧａＡｓＰからなるチャネル層１０
３が挟まれた構造をとっている。

【００３３】また、本実施形態のＨＦＥＴにおいては、
チャネル層１０３にＰを導入することで従来のＨＦＥＴ
と比べてバンドギャップが約１．０ｅＶに広がってお
り、特にチャネル層１０３とバッファ層１０２との界面
における両層の価電子帯端のバンド不連続量βがほぼ０
ｅＶになっている。このため、チャネル層１０３内で衝
突イオン化によって生じるホールを、速やかにバッファ
層１０２方向へと掃き出させることができ、ホールの蓄
積によるＨＦＥＴの動作への影響を排除することができ
る。

【００３４】また、チャネル層１０３とスペーサ層１０
４との界面における両層の伝導帯端間のバンド不連続量
αは０．４５ｅＶを維持しており、従来のＨＦＥＴにお
けるバンド不連続量０．５５ｅＶとあまり変わらない。
このため、バイアス印加時にはチャネル層１０３のうち
スペーサ層１０４との界面付近に電子が閉じこめられ、
従来のＨＦＥＴと同様、移動度の大きい二次元電子ガス
１０８が生じ、ＨＦＥＴの高速動作が可能になる。

【００３５】さらに、本実施形態のＨＦＥＴにおいて
は、チャネル層１０３のバンドギャップエネルギーが従
来の０．７７ｅＶに比べ大きくなっている。このため、
本実施形態のＨＦＥＴにおいては、従来のＨＦＥＴに比
べてチャネル層１０３内での電離衝突によるイオン化が
起こりにくくなっている。つまり、本実施形態のＨＦＥ
Ｔにおいては、チャネル層１０３内でのホール生成が抑
制されている。

【００３６】このように、本実施形態のＨＦＥＴでは、
チャネル層１０３のバンドギャップが従来より大きいこ
とによりホールの生成が抑えられている。さらに、ヘテ
ロ接合における伝導帯端のバンド不連続量は大きく変化
せず、価電子帯端のバンド不連続量が小さくなっている
ので、キャリアの大きい移動度を維持したままチャネル
層１０３内へのホールの蓄積が抑制される。これによ
り、ゲートリーク電流などの不具合の発生が抑えられ、
安定した高速動作が実現できる。加えて、本実施形態の
ＨＦＥＴは、化合物本来の優れた高周波特性を有してい
るので、高周波を利用した通信機器に好ましく用いられ
る。

【００３７】次に、チャネル層１０３に導入されるＰの
効果についてもう少し説明する。

【００３８】図７に示すように、従来のＨＦＥＴのチャ
ネル層はＩｎＧａＡｓからなるので、ＩｎＰに格子整合
をとる条件下ではＩｎＡｌＡｓからなるバッファ層１０
２及びスペーサ層１０４との界面で伝導帯側のみならず
価電子帯側にもバンド不連続が生じる。一方、図７の点
線に示すように、ＩｎＰの伝導帯端及び価電子帯端のポ
テンシャルは共にＩｎＡｌＡｓのポテンシャルよりも低
いので、ＩｎＰとＩｎＡｌＡｓとのヘテロ界面はＩｎＧ
ａＡｓの時とは逆の方向にバンド不連続が生じることが
知られている。このヘテロ接合は一般にＴｙｐｅ−IIと
呼ばれる。

【００３９】このため、ＩｎＧａＡｓからなるチャネル
層へＰを導入することで、ＩｎＡｌＡｓとの界面で価電
子帯側に生じるバンド不連続をうち消すことができる。
なお、伝導帯側のバンド不連続は価電子帯側ほど大きく
は変動しない。

【００４０】チャネル層の組成の一例として、原子数の
比でＩｎ：Ｇａ＝４：１、Ａｓ：Ｐ＝３：２であれば、
ＩｎＰ基板と格子整合させた条件においてＩｎＡｌＡｓ
との界面で価電子帯側に生じるバンド不連続量、つまり
バッファ層１０２とチャネル層１０３の価電子帯端のポ
テンシャル差は０ｅＶとなる。このとき、伝導帯側のバ
ンド不連続量は０．４５ｅＶを維持しており、チャネル
層がＩｎＧａＡｓである場合の０．５５ｅＶとあまり変
わらないので、二次元電子ガスの量と移動度に与える影
響は少なくなっている。加えて、バンドギャップはＩｎ
ＧａＡｓを用いる場合よりも大きくなっているので、電
離衝突によるイオン化は発生しにくくなっている。ま
た、発生したとしてもホールはチャネル層−バッファ層
間のエネルギー障壁を越える必要がなくなり、速やかに
チャネル層１０３内から掃き出される。

【００４１】次に、チャネル層１０３内からホールを掃
き出す方法について簡単に説明する。先に示したよう
に、バッファ層１０２とチャネル層１０３の価電子帯端
のポテンシャル差が０ｅＶのときには動作中にホールが
蓄積することはないが、チャネル層１０３の価電子帯端
のポテンシャルがバッファ層１０２のそれよりも高い場
合には、ホールの除去が必要になることがある。その際
には、例えばＩｎＰ基板１０１の裏面上に基板電極を設
け、動作を止めた後にゲート電圧を印加した状態で該基
板電極に負電圧を印加すれば、印加した電圧に伴った電
界に引っ張られ、容易にホールを除去することができ
る。

【００４２】なお、チャネル層１０３の価電子帯端のポ
テンシャルがバッファ層１０２のそれよりも低い場合に
は、特に基板電極に電圧を印加しなくてもスペーサ層１
０４内のチャネル層１０３との界面付近にホールが蓄積
しにくくなっている。これは、ゲート電極１１１に電圧
が印加されているため、価電子帯のバンドが図２に示す
バンドと同様に右上がりとなり、ホールがＩｎＰ基板方
向に抜けやすくなっているからである。

【００４３】なお、携帯電話を例にとると、駆動電圧は
最大で５Ｖ程度であるので、本実施形態のＨＦＥＴをこ
れらの通信機器に利用するためには、ホール除去のため
に印加する電圧も５Ｖ以下であることが要求される。そ
のため、バッファ層１０２とチャネル層１０３の価電子
帯端のポテンシャルの差は少なくとも０．１８ｅＶ以下
になるように設計されている。また、携帯電話の駆動電
圧を５Ｖにすると昇圧回路等が必要になるため、駆動電
圧は３Ｖ以下であることがより好ましい。このため、本
実施形態のＨＦＥＴにおいて、チャネル層１０３の価電
子帯端のポテンシャルがバッファ層１０２のポテンシャ
ルよりも高いときのポテンシャル差を正の値とすると、
バッファ層１０２とチャネル層１０３の価電子帯端のポ
テンシャルの差は０．１ｅＶ以下であることが好まし
い。ここで、ポテンシャルの差が負の値であってもよ
い。

【００４４】また、本実施形態のＨＦＥＴにおいて、チ
ャネル層１０３の組成は上述したものに限らず、Ｐ濃度
を調節することでヘテロ接合におけるバンド不連続量及
びチャネル層のバンドギャップを変えることができる。
すなわち、チャネル層１０３の材料を（Ｉｎ_XＧａ_1-X）
Ａｓ_YＰ_1-Yとすると、Ｙの値を調節することで、チャネ
ル層１０３とバッファ層１０２の価電子帯端のポテンシ
ャル差を−０．４ｅＶ以上０．１８ｅＶ以下の範囲内に
するとともに、バンドギャップの大きさを調節すること
ができる。また、同時にＸの値を調節することでＩｎＰ
基板１０１に対する格子整合をとることができる。ただ
し、エネルギーギャップを大きくしすぎると移動度が下
がってしまううえに伝導帯側のバンド不連続量も小さく
なってしまい、二次元電子ガスの閉じこめにも影響を与
え素子特性の劣化を招くので、必要以上にＰを入れるこ
とは逆効果となる。

【００４５】このように、チャネル層内のＰ濃度を調節
することで、衝突イオン化の頻度を下げてホールの生成
を抑えることができ、仮にホールが生成したときにもホ
ールがチャネル層から容易に除去することが可能にな
る。つまり、本実施形態のＨＦＥＴは高周波特性に優
れ、移動度が大きく、且つ性能が安定しているＨＦＥＴ
を実現できるので、特に通信機器に好ましく用いられ
る。もちろん、従来のＨＦＥＴよりも耐圧が大きく、且
つ特性が安定しているので、本実施形態のＨＦＥＴは、
通信機器以外の半導体装置としても用いることができ
る。

【００４６】また、本実施形態のＨＦＥＴにおいて、Ｉ
ｎＰ基板１０１上の各層はＣＶＤ法やＭＢＥ法により形
成されるなど、従来のＨＦＥＴとほぼ同様の公知技術に
より容易に製造できることも利点の１つである。

【００４７】なお、本実施形態のＨＦＥＴにおいては、
バッファ層１０２及びスペーサ層１０４の材料が共にア
ンドープのＩｎＡｌＡｓで、チャネル層１０３の材料は
ＩｎＧａＡｓＰであったが、これに限らず、バッファ層
１０２及びスペーサ層１０４の材料はチャネル層１０３
の材料よりもバンドギャップが大きいものであればよ
い。特に、チャネル層１０３の材料としては、ＩｎＰ基
板と格子間隔が大きく異ならないＩｎを含むIII−V族半
導体であってもよい。これらの素材の組成比を最適化す
ることで、キャリア電子の閉じこめが可能で衝突イオン
化が起こりにくく、且つホールがチャネル層に蓄積しに
くくすることができる。

【００４８】なお、本実施形態のＨＦＥＴのチャネル層
１０３の組成は一定であったが、例えばＰの濃度を段階
的に変えてもよい。この際には、スペーサ層１０４とチ
ャネル層１０３との界面において、チャネル層１０３内
にキャリア電子を閉じこめるためのバンド不連続量αが
確保され、且つチャネル層１０３とバッファ層１０２及
びスペーサ層１０４との界面における両層の価電子帯端
のポテンシャル差が０．１ｅＶ以内であればよい。

【００４９】なお、本実施形態のＨＦＥＴにおいては、
バッファ層１０２とチャネル層１０３との界面におい
て、バッファ層１０２の伝導帯端のポテンシャルがチャ
ネル層１０３のポテンシャルより高くなっていたが、逆
に、チャネル層１０３の伝導帯端のポテンシャルの方を
高くしてもよい。駆動時にはゲート電極に電圧を印加す
るため、この場合でもキャリア電子をチャネル層１０３
内に閉じこめることは可能である。

【００５０】なお、本実施形態のＨＦＥＴにおいて、バ
ッファ層１０２を設けず、ＩｎＰ基板１０１上に直接チ
ャネル層１０３が設けられた構造をとることもできる。
この場合にはバンド不連続量βの値は０にはならない
が、チャネル層１０３のＰ濃度を調節してバンド不連続
量βの値を０．１８ｅＶ以下にすることは可能である。

【００５１】−第１の実施形態の変形例− 図３は、第１の実施形態に係るＨＦＥＴの変形例を示す
断面図である。本実施形態の変形例では、不純物添加層
１０５の代わりに、厚さ２ｎｍ程度のアンドープＩｎＡ
ｌＡｓ層３１４と高濃度でＳｉなどのｎ型不純物を含む
厚さ２ｎｍ程度のｎ型ＩｎＡｌＡｓ層３１５とを交互に
繰り返し積層することにより形成されたＩｎＡｌＡｓ積
層部３１７が設けられている。これは一般に多重δドー
プ構造と呼ばれる構造である。ＨＦＥＴの駆動時には、
上述したように、キャリア電子がチャネル層１０３内に
蓄積して二次元電子ガスを生じる。

【００５２】このように、キャリアの供給層がδドープ
の積層構造をとっていても、チャネル層１０３にＰを導
入することで、第１の実施形態と同様にバンドギャップ
を大きくして衝突イオン化によるホール生成を抑制し、
バッファ層１０２とチャネル層１０３の価電子帯端のポ
テンシャルの差を−０．４ｅＶ以上０．１８ｅＶ以下に
してホールの蓄積を抑えることができる。

【００５３】なお、ＩｎＡｌＡｓ積層部３１７に含まれ
るＳｉはｉｎ−ｓｉｔｕドーピングによって導入しても
よいし、Ｓｉイオンの多段階注入により導入してもよ
い。

【００５４】（第２の実施形態）本発明の第２の実施形
態として、チャネル層の材料にＮ（窒素）を加えてヘテ
ロ接合におけるバンド不連続量やチャネル層のバンドギ
ャップを調節する通信機器用のＨＦＥＴを説明する。

【００５５】図４は、本発明の第２の実施形態に係るＨ
ＦＥＴを示す断面図である。同図に示すように、本実施
形態のＨＦＥＴは、半絶縁性のＩｎＰ基板４０１と、Ｉ
ｎＰ基板４０１上に設けられたアンドープのＩｎＡｌＡ
ｓからなる厚さ２００ｎｍのバッファ層４０２と、バッ
ファ層４０２上に設けられたアンドープのＩｎＧａＡｓ
ＰＮからなる厚さ１５ｎｍのチャネル層４０３と、チャ
ネル層４０３の上に設けられたアンドープのＩｎＡｌＡ
ｓからなる厚さ２ｎｍのスペーサ層４０４と、スペーサ
層４０４の上に設けられた面密度５×１０¹²ｃｍ^-2のＳ
ｉを含む原子層ドーピング面からなる不純物添加層４０
５と、不純物添加層４０５の上に設けられたアンドープ
のＩｎＡｌＡｓからなる厚さ１５ｎｍのバリア層４０６
と、バリア層４０６の上に設けられたゲート電極４１１
と、バリア層４０６の上のゲート電極４１１の両側方に
設けられた１×１０¹⁹ｃｍ^-3のＳｉを含むｎ型ＩｎＧａ
Ａｓからなるキャップ層４０７と、チャネル層４０３，
スペーサ層４０４，不純物添加層４０５，バリア層４０
６及びキャップ層４０７の一部にＳｉをイオン注入する
ことにより設けられたソース領域４１２及びドレイン領
域４１３と、ソース領域４１２上に設けられたソース電
極４１０と、ドレイン領域４１３の上に設けられたドレ
イン電極４０９を備えている。また、バッファ層４０
２，チャネル層４０３，スペーサ層４０４，バリア層４
０６及びキャップ層４０７はそれぞれＭＢＥ法やＣＶＤ
法などによりエピタキシャル成長された層であり、各層
はＩｎＰ基板４０１に格子整合されている。なお、ドレ
イン電極４０９及びソース電極４１０は共にＡｕＧｅ／
Ｎｉ等からなっており、ドレイン領域４１３とソース領
域４１２とそれぞれオーミック接触している。ＨＦＥＴ
の駆動時には、キャリアがチャネル層４０３のうちスペ
ーサ層４０４との界面付近に蓄積し、二次元電子ガス４
０８を生じる。このとき、電流はドレイン電極４０９か
ら順にドレイン領域４１３，二次元電子ガス４０８，ソ
ース領域４１２，ソース電極４１０の経路を流れる。

【００５６】本実施形態のＨＦＥＴが第１の実施形態の
ＨＦＥＴと異なっている点は、チャネル層４０３の組成
にさらにＮが加わり、ＩｎＧａＡｓＰＮとなっている点
である。以下に、チャネル層４０３の組成にＮを加えた
ことの効果について説明する。

【００５７】図５は、図４に示す本実施形態に係るＨＦ
ＥＴのV−V線におけるエネルギーバンド図である。同図
は、ゲート電極４１１に電圧が印加された状態を示して
いる。なお、比較のため従来のＨＦＥＴのエネルギーバ
ンドを点線で示している。

【００５８】まず、本実施形態のＨＦＥＴが従来のＨＦ
ＥＴと異なっているのは、ＰとＮとを導入することで、
チャネル層４０３とバッファ層４０２との界面における
両層の価電子帯端のバンド不連続量βがほぼ０ｅＶにな
っていることである。このため、チャネル層４０３内で
衝突イオン化によって生じるホールは、速やかにバッフ
ァ層４０２方向へと掃き出され、第１の実施形態と同様
に、安定したＨＦＥＴの動作が得られる。

【００５９】また、第１の実施形態においては、Ｐの濃
度を上げる程チャネル層１０３とスペーサ層１０４との
界面における両層の伝導帯端間のバンド不連続量αの値
が小さくなっていたが、本実施形態のＨＦＥＴにおいて
は、チャネル層４０３にさらにＮが導入されているた
め、バンド不連続量αの値を例えば従来と同じ０．５５
ｅＶとしたまま、あるいはそれ以上とした上でバンド不
連続量βの値を約０ｅＶとすることができる。このた
め、本実施形態のＨＦＥＴにおいては、電子のチャネル
層４０３への閉じこめがさらに良好となり、二次元電子
ガス４０８の移動度をさらに向上させることが可能とな
る。また、チャネル層４０３のバンドギャップエネルギ
ーは、導入するＰとＮの濃度を調節することにより、従
来と同じ０．７７ｅＶ以上とすることができる。これに
より、高い移動度を保ちながら、衝突イオン化によるホ
ールの発生を抑えたＨＦＥＴが実現できる。さらに、本
実施形態のＨＦＥＴは、ホールが発生した場合にも、チ
ャネル層４０３内に蓄積しにくくなっているので、耐圧
が高く、且つ性能が安定している。

【００６０】このように、チャネル層４０３のＩｎＧａ
ＡｓＰにＮを加えることにより、第１の実施形態のＨＦ
ＥＴに比べバンドギャップが小さくなり、伝導帯端のポ
テンシャルと価電子帯端のポテンシャル位置は共に従来
のＩｎＧａＡｓを使用した場合に比べて低くなる。この
ため、ＰとＮの濃度を調節することにより、バンドギャ
ップの大きさを従来のＩｎＧａＡｓを使用した場合より
大きくし、バンド不連続量αの値を大きくするとともに
バンド不連続量βの値を小さくするなど、バンド構造が
最適になるように調節することが可能となる。ここで、
バンドギャップエネルギーは、衝突イオン化を防ぐため
に０．７７ｅＶ以上が好ましく、バンド不連続量αの値
はキャリアを閉じこめるために０．５５ｅＶ以上が好ま
しく、バンド不連続量βの値はホールを容易に除去でき
るように０．１８ｅＶ以下であることが好ましい。

【００６１】なお、チャネル層４０３の価電子帯端のポ
テンシャルの位置がバッファ層４０２のそれよりも上へ
来る場合、つまりＴｙｐｅIのヘテロ接合の場合には、
第１の実施形態と同様にホールの除去が必要になること
がある。その際には、例えばＩｎＰ基板４０１の裏面上
に基板電極を設け、動作を止めた後にゲート電圧を印加
した状態で該基板電極に正電圧を印加すれば、印加した
電圧に伴う電界に引っ張られ、チャネル層４０３とバッ
ファ層４０２との間にあるエネルギー障壁（バンド不連
続量）βを乗り越えて容易にホールを除去することがで
きる。また、ヘテロ接合がＴｙｐｅIIの場合には、ゲー
ト電極４１１に電圧を印加するためホールの蓄積は起こ
りにくくなっている。

【００６２】また、本実施形態のＨＦＥＴは、化合物半
導体本来の優れた高周波特性を有しているので、高周波
を利用した通信機器に好ましく用いられる。特に、チャ
ネル層４０３とバッファ層４０２との界面における価電
子帯端のポテンシャル差を０．１８ｅＶ以下になるよう
にＰとＮの濃度を調節することにより、ホールを除去す
るための電圧を５Ｖ以下にすることができるので、携帯
電話をはじめとする携帯機器に用いることができる。さ
らに、上記のポテンシャル差が０．１ｅＶ以下であれば
携帯電話用の半導体装置としてさらに好ましく用いられ
る。なお、このポテンシャル差は負の値であってもよい
が、本実施形態のＨＦＥＴではチャネル層４０３中のＰ
とＮの濃度を調節して形成できるポテンシャル差は−
０．４ｅＶ以上である。

【００６３】以上に説明したように、本実施形態のＨＦ
ＥＴにおいては、ＩｎＧａＡｓＰＮをチャネル層とする
ことによって第１の実施形態に比べチャネル層の性質を
最適化するための自由度がさらに増す。すなわち、チャ
ネル層にＰとＮとを導入することで、二次元電子ガスの
キャリア濃度が増加するとともに移動度が向上し、電離
衝突によるイオン化が生じにくく、且つチャネル層内で
生じたホールを逃がしやすい構造にすることができる。
その結果、高い移動度と耐圧性を有し、動作の安定性に
優れたＨＦＥＴが実現される。

【００６４】なお、本実施形態においては、チャネル層
４０３の組成をＩｎＧａＡｓＰＮの五元結晶としたが、
チャネル層４０３の材料はＩｎを含むIII−V族化合物で
あればよく、例えばＧａを使用せずにＩｎＡｓＰＮとし
たり、Ｓｂを加えてＩｎＰＳｂＮとしてもよい。あるい
はＰに代えてＳｂを用いてＩｎＧａＡｓＳｂＮとした
り、Ａｌを用いてＩｎＡｌＡｓＮとしても以上の本実施
形態と同様の効果が得られる。また、第１の実施形態と
同様に、バッファ層４０２及びスペーサ層４０４の材料
は、チャネル層４０３の材料よりもバンドギャップが大
きいものであれば同じ効果が得られる。このとき、バッ
ファ層４０２及びスペーサ層４０４の材料は互いに異な
る材料であってもよい。

【００６５】また、スペーサ層４０４，不純物添加層４
０５及びバリア層４０６の代わりにチャネル層４０３の
上にδドープの積層構造を設けてもよい。

【００６６】

【発明の効果】本発明の通信機器用半導体装置によれ
ば、ＨＦＥＴの構造を有し、チャネル層に使用する材料
にＩｎやＡｓを含むIII族−V族化合物半導体の他、Ｐあ
るいはＰ及びＮなどのV族元素を導入してバンドギャッ
プの大きさやヘテロ接合界面における伝導帯端のポテン
シャルの差を最適化しているので、駆動時に高い移動度
と高いキャリア濃度の二次元電子ガスを生じ、且つ電離
衝突によるイオン化が抑制抑制されたＨＦＥＴ素子を実
現することができる。また、チャネル層とこれを挟む層
との界面における価電子帯端のポテンシャルの差を例え
ば−０．４ｅＶ以上０．１８ｅＶ以下にすることができ
るので、電離衝突によるイオン化が起こったとしても発
生したホールを速やかチャネル層から掃き出すことがで
き、性能の安定した半導体装置が実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るＨＦＥＴを示す
断面図である。

【図２】第１の実施形態に係るＨＦＥＴの図１に示すII
−II線におけるエネルギーバンド図である。

【図３】第１の実施形態に係るＨＦＥＴの変形例を示す
断面図である。

【図４】本発明の第２の実施形態に係るＨＦＥＴを示す
断面図である。

【図５】第２の実施形態に係るＨＦＥＴのV−V線におけ
るエネルギーバンド図である。

【図６】従来のＨＦＥＴを示す断面図である。

【図７】従来のＨＦＥＴの図６に示すVII−VII線におけ
るエネルギーバンド図である。

【符号の説明】

１０１，４０１ＩｎＰ基板１０２，４０２バッファ層１０３，４０３チャネル層１０４，４０４スペーサ層１０５，４０５不純物添加層１０６，４０６バリア層１０７，４０７キャップ層１０８，４０８二次元電子ガス１０９，４０９ドレイン電極１１０，４１０ソース電極１１１，４１１ゲート電極３１４アンドープＩｎＡｌＡｓ
層３１５ｎ型ＩｎＡｌＡｓ層３１７ＩｎＡｌＡｓ積層部

───────────────────────────────────────────────────── フロントページの続き (72)発明者出口正洋大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者吉井重雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者古屋博之大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5F102 FA00 GB01 GC01 GJ04 GK04 GL04 GM04 GM08 GN04 GQ01 GQ03 HC01

Claims

【特許請求の範囲】

【請求項１】第１の半導体層と、上記第１の半導体層の上に設けられ、上記第１の半導体
層よりもバンドギャップが小さい第２の半導体層と、上記第２の半導体層の上に設けられ、上記第２の半導体
層との間でヘテロ障壁を生ぜしめる材料からなる第３の
半導体層とを備え、上記第２の半導体層と上記第３の半導体層との界面にお
いて、上記第２の半導体層の伝導帯端のポテンシャルが
上記第３の半導体層の伝導帯端のポテンシャルよりも低
く、上記第１の半導体層と上記第２の半導体層との界面にお
いて、上記第２の半導体層の価電子帯端のポテンシャル
が上記第１の価電子帯端のポテンシャルよりも高いとき
のポテンシャル差を正の値とすると、上記第１の半導体
層の価電子帯端のポテンシャルと上記第２の半導体層の
価電子帯端のポテンシャルとの差が−０．４ｅＶ以上
０．１８ｅＶ以下である通信機器用半導体装置。
【請求項２】請求項１に記載の通信機器用半導体装置
において、上記第１の半導体層の下にＩｎＰ基板をさらに備えてい
ることを特徴とする通信機器用半導体装置。
【請求項３】請求項１または２に記載の通信機器用半
導体装置において、上記第１の半導体層と上記第２の半導体層との界面にお
いて、上記第１の半導体層の価電子帯端のポテンシャル
と上記第２の半導体層の価電子帯端のポテンシャルとの
差が０．１ｅＶ以下であることを特徴とする通信機器用
半導体装置。
【請求項４】請求項１〜３のうちいずれか１つに記載
の通信機器用半導体装置において、上記第２の半導体層のバンドギャップエネルギーが０．
７７ｅＶ以上であることを特徴とする通信機器用半導体
装置。
【請求項５】請求項１〜４のうちいずれか１つに記載
の通信機器用半導体装置において、上記第２の半導体層は、少なくともＩｎを含むIII−V族
半導体であることを特徴とする通信機器用半導体装置。
【請求項６】請求項５に記載の通信機器用半導体装置
において、上記第２の半導体層は、（Ｉｎ_XＧａ_1-X）Ａｓ_YＰ_1-Yか
らなることを特徴とする通信機器用半導体装置。
【請求項７】請求項５または６に記載の通信機器用半
導体装置において、上記第２の半導体層は、（Ｉｎ_XＧ
ａ_1-X）Ａｓ_Y（Ｐ_ZＮ_1-Z）_1-Yからなることを特徴とす
る通信機器用半導体装置。
【請求項８】請求項２〜７のうちいずれか１つに記載
の通信機器用半導体装置において、上記第１〜第３の半導体層は、上記ＩｎＰ基板とほぼ格
子整合していることを特徴とする通信機器用半導体装
置。
【請求項９】請求項２〜８のうちいずれか１つに記載
の通信機器用半導体装置において、上記第１の半導体層及び上記第３の半導体層がＩｎＡｌ
Ａｓからなっていることを特徴とする通信機器用半導体
装置。