JP2761211B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2761211B2 JP2761211B2 JP63062308A JP6230888A JP2761211B2 JP 2761211 B2 JP2761211 B2 JP 2761211B2 JP 63062308 A JP63062308 A JP 63062308A JP 6230888 A JP6230888 A JP 6230888A JP 2761211 B2 JP2761211 B2 JP 2761211B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inalas
- semiconductor device
- ingaas
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 ヘテロ接合を有する半導体装置に関し、 制御性の向上を目的とし、 InAlAsからなる第１の層とInGaAsからなる第２の層と
のヘテロ接合を有し、前記第１の層にフェルミ準位
（EF）より高いエネルギー位置に深い不純物準位が位置
し、前記第１の層または第２の層の少なくともいずれか
一方に、価電子帯の頂上エネルギー（Ev）に対して浅い
アクセプタ準位を形成し、熱平衡状態でフェルミ準位が
禁制帯中に位置するよう構成する。
のヘテロ接合を有し、前記第１の層にフェルミ準位
（EF）より高いエネルギー位置に深い不純物準位が位置
し、前記第１の層または第２の層の少なくともいずれか
一方に、価電子帯の頂上エネルギー（Ev）に対して浅い
アクセプタ準位を形成し、熱平衡状態でフェルミ準位が
禁制帯中に位置するよう構成する。
本発明は半導体装置に係り、特にヘテロ接合を有する
半導体装置に関する。
半導体装置に関する。
近年の分子線エピタキシャル成長法（MBE:Molecular
Beam Epitaxy）などの化合物半導体結晶成長技術の高度
化により、InGaAsと他の化合物半導体とのヘテロ接合を
用いた超高速半導体装置が製造できるようになってき
た。特に、InP基板上のIII−Ｖ族化合物半導体ヘテロ接
合界面に形成される２次元電子ガス（2DEG）層をチャネ
ル層に使用する電界効果トランジスタは電子移動度が大
きく注目されている。
Beam Epitaxy）などの化合物半導体結晶成長技術の高度
化により、InGaAsと他の化合物半導体とのヘテロ接合を
用いた超高速半導体装置が製造できるようになってき
た。特に、InP基板上のIII−Ｖ族化合物半導体ヘテロ接
合界面に形成される２次元電子ガス（2DEG）層をチャネ
ル層に使用する電界効果トランジスタは電子移動度が大
きく注目されている。
このような半導体装置ではInP基板とデバイスの一部
を構成するInGaAs層との間に、両者の電気伝導度を抑
え、また結晶成長の際に悪影響が生じないように、バッ
ファ層が形成される。従って、このバッファ層は高抵抗
であることが必要とされる。
を構成するInGaAs層との間に、両者の電気伝導度を抑
え、また結晶成長の際に悪影響が生じないように、バッ
ファ層が形成される。従って、このバッファ層は高抵抗
であることが必要とされる。
第５図（Ａ）は従来の半導体装置の一例の構造断面
図、第５図（Ｂ）は第５図（Ａ）に示す半導体装置のエ
ネルギーバンド図を示す。同図（Ａ）中、１は半絶縁性
InP基板（S.I.InP基板）で、その上に超格子バッファ層
２が形成されている。超格子バッファ層２はアンドープ
InGaAs層31〜3nとアンドープInAlAs層41〜4nとが交互に
積層された構造である。なお、アンドープInGaAs層31〜
3nとアンドープInAlAs層41〜4nの順序はどちらが先でも
よい。
図、第５図（Ｂ）は第５図（Ａ）に示す半導体装置のエ
ネルギーバンド図を示す。同図（Ａ）中、１は半絶縁性
InP基板（S.I.InP基板）で、その上に超格子バッファ層
２が形成されている。超格子バッファ層２はアンドープ
InGaAs層31〜3nとアンドープInAlAs層41〜4nとが交互に
積層された構造である。なお、アンドープInGaAs層31〜
3nとアンドープInAlAs層41〜4nの順序はどちらが先でも
よい。
また、５はアンドープInGaAs層、６はＮ−InAlAs層、
７はゲート電極、８はソース電極、９はドレイン電極
で、これらは高電子移動度トランジスタ（HEMT:High El
ectron Mobility Transistor）を構成している。これら
は、MEB法により製造することができる。
７はゲート電極、８はソース電極、９はドレイン電極
で、これらは高電子移動度トランジスタ（HEMT:High El
ectron Mobility Transistor）を構成している。これら
は、MEB法により製造することができる。
第６図（Ａ）は従来の半導体装置の他の例の構造断面
図、第６図（Ｂ）は第６図（Ａ）に示す半導体装置のエ
ネルギーバンド図を示す。同図（Ａ）中、第５図（Ａ）
と同一構成部分には同一符号を付し、その説明を省略す
る。
図、第６図（Ｂ）は第６図（Ａ）に示す半導体装置のエ
ネルギーバンド図を示す。同図（Ａ）中、第５図（Ａ）
と同一構成部分には同一符号を付し、その説明を省略す
る。
この従来例は、バッファ層13を超格子層ではなくアン
ドープのInAlAs層のみで形成したものである。
ドープのInAlAs層のみで形成したものである。
しかし、第５図（Ａ）に示した従来の半導体装置は、
そのエネルギーバンド図が第５図（Ｂ）に示す如くにな
る。MBEで製造したｉ−InGaAs層５はｎ型（ｎ〜１×10
15cm-3）で、またアンドープのInAlAs層41〜4nは高抵抗
になる。しかもアンドープのInAlAs層41〜4nは第５図
（Ｂ）に破線で示す如く電子トラップ（深い不純物準
位）が存在することによって高抵抗になっている。
そのエネルギーバンド図が第５図（Ｂ）に示す如くにな
る。MBEで製造したｉ−InGaAs層５はｎ型（ｎ〜１×10
15cm-3）で、またアンドープのInAlAs層41〜4nは高抵抗
になる。しかもアンドープのInAlAs層41〜4nは第５図
（Ｂ）に破線で示す如く電子トラップ（深い不純物準
位）が存在することによって高抵抗になっている。
このため、両者のヘテロ接合を構成すると、フェルミ
準位EFより高い位置に深い不純物準位がくるため、これ
から電子が供給され、伝導帯の底のエネルギーECにおい
てInGaSAs層５側に第５図（Ｂ）に11で示す如く電子蓄
積層が発生する。なお、第５図（Ｂ）中、Evは価電子帯
の頂上を示す。
準位EFより高い位置に深い不純物準位がくるため、これ
から電子が供給され、伝導帯の底のエネルギーECにおい
てInGaSAs層５側に第５図（Ｂ）に11で示す如く電子蓄
積層が発生する。なお、第５図（Ｂ）中、Evは価電子帯
の頂上を示す。
同様に、第６図（Ａ）に示した従来の半導体装置もそ
のエネルギーバンド図（第６図（Ｂ））からわかるよう
に、ｉ−InAlAs層13とｉ−InGaAs層５とのヘテロ接合界
面に不要な電子蓄積層14が生じてしまう。
のエネルギーバンド図（第６図（Ｂ））からわかるよう
に、ｉ−InAlAs層13とｉ−InGaAs層５とのヘテロ接合界
面に不要な電子蓄積層14が生じてしまう。
この電子蓄積層11及び14は、不要な電子を蓄積してお
り、ｉ−InGaAs層５上に形成されたHEMT10などのデバイ
スのリーク電流やゲート電圧の制御性を劣化させてい
た。
り、ｉ−InGaAs層５上に形成されたHEMT10などのデバイ
スのリーク電流やゲート電圧の制御性を劣化させてい
た。
本発明は上記の点に鑑みてなされたもので、デバイス
制御性を向上できる半導体装置を提供することを目的と
する。
制御性を向上できる半導体装置を提供することを目的と
する。
第１図（Ａ）は本発明の原理構成図、第１図（Ｂ）は
本発明のエネルギーバンド図を示す。第１図（Ａ）にお
いて、30はInAlAsからなる第１の層、31はInGaAsからな
る第２の層である。第１の層30と第２の層31とは互いに
伝導帯のエネルギーが異なり、へテロ接合されており、
第１図（Ｂ）に示す如くフェルミ準位EFより高い位置に
深い不純物準位32が位置する。
本発明のエネルギーバンド図を示す。第１図（Ａ）にお
いて、30はInAlAsからなる第１の層、31はInGaAsからな
る第２の層である。第１の層30と第２の層31とは互いに
伝導帯のエネルギーが異なり、へテロ接合されており、
第１図（Ｂ）に示す如くフェルミ準位EFより高い位置に
深い不純物準位32が位置する。
このような半導体装置において、本発明は上記の層30
及び31の少なくともいずれか一方に、価電子帯の頂上の
エネルギー（第１図（Ｂ）にEVで示す）に対して浅いア
クセプタ準位を形成したものである。
及び31の少なくともいずれか一方に、価電子帯の頂上の
エネルギー（第１図（Ｂ）にEVで示す）に対して浅いア
クセプタ準位を形成したものである。
なお、第１図（Ｂ）では図示の便宜上、第１の物質の
層30に浅いアクセプタ準位33が形成されている。
層30に浅いアクセプタ準位33が形成されている。
第１の層30の伝導帯の底のエネルギーは第１図（Ａ）
にEcaで示され、第２の層31のそれは同図（Ａ）にEcbで
示す如くなり、両者のヘテロ接合界面ではΔECなる伝導
帯端不連続値が生じ、深い不純物準位32がΔEC中に位置
する。
にEcaで示され、第２の層31のそれは同図（Ａ）にEcbで
示す如くなり、両者のヘテロ接合界面ではΔECなる伝導
帯端不連続値が生じ、深い不純物準位32がΔEC中に位置
する。
このような半導体装置において、浅いアクセプタ準位
を第１図（Ｂ）に33で示す如く形成すると、上記の伝導
帯の底のエネルギーEca及びEcbはフェルミ準位EFより常
に高いエネルギー位置にくることになるので、電子蓄積
層は層30と31とのヘテロ接合界面で生じない。
を第１図（Ｂ）に33で示す如く形成すると、上記の伝導
帯の底のエネルギーEca及びEcbはフェルミ準位EFより常
に高いエネルギー位置にくることになるので、電子蓄積
層は層30と31とのヘテロ接合界面で生じない。
第２図（Ａ）は本発明の第１実施例の構造断面図、同
図（Ｂ）はそのエネルギーバンド図を示す。同図中、16
は半絶縁性InP基板、17は超格子バッファ層、20はｉ−I
nGaAs層で、例えばMBEにより製造されている。超格子バ
ッファ層17の各層はド・ブロイ波長以下の層厚にされて
いる。またｉ−InGaAs層181〜18nとp-−InAlAs層191〜1
9nとが交互に、かつ、互いに等しい膜厚で積層された構
成とされている。
図（Ｂ）はそのエネルギーバンド図を示す。同図中、16
は半絶縁性InP基板、17は超格子バッファ層、20はｉ−I
nGaAs層で、例えばMBEにより製造されている。超格子バ
ッファ層17の各層はド・ブロイ波長以下の層厚にされて
いる。またｉ−InGaAs層181〜18nとp-−InAlAs層191〜1
9nとが交互に、かつ、互いに等しい膜厚で積層された構
成とされている。
ｉ−InGaAs層181〜18nは前記第２の物質の層31に相当
し、p-−InAlAs層191〜19nは前記第１の物質の層30に相
当する。
し、p-−InAlAs層191〜19nは前記第１の物質の層30に相
当する。
InAlAs層191〜19nはそこから供給される電子がInGaAs
層181〜18nから供給される電子の総電荷量と等しく、又
はやや多くなるように、ベリリウム（Be）等のｐ形ドー
パントをInAlAs層191〜19nの各々に、低濃度（例えば３
×1015cm-3以下）にドープされる。これにより、超格子
バッファ層17全体がノンドープ層又は低濃度のｐ層とな
る。
層181〜18nから供給される電子の総電荷量と等しく、又
はやや多くなるように、ベリリウム（Be）等のｐ形ドー
パントをInAlAs層191〜19nの各々に、低濃度（例えば３
×1015cm-3以下）にドープされる。これにより、超格子
バッファ層17全体がノンドープ層又は低濃度のｐ層とな
る。
なお、ｉ−InGaAs層20上にｉ−InGaAs層20を含めてHE
MT等が形成される。
MT等が形成される。
この第１実施例のエネルギーバンド図は第２図（Ｂ）
に示す如くになり、超格子バッファ層17におけるECは、
常にフェルミ準位EFより高いエネルギー位置になるか
ら、ｉ−InGaAs層20と超格子バッファ層17とのヘテロ接
合界面には電子蓄積層は生じない。
に示す如くになり、超格子バッファ層17におけるECは、
常にフェルミ準位EFより高いエネルギー位置になるか
ら、ｉ−InGaAs層20と超格子バッファ層17とのヘテロ接
合界面には電子蓄積層は生じない。
本実施例によれば、ｉ−InGaAs層181〜18nの各々の膜
厚をt1,そのフリーキャリア濃度をｎ、p-−InAlAs層191
〜19nの各々の膜厚をt2とし、アクセプタ濃度をNA、ト
ラップ濃度をNTとすると、nt1≒（NA−NT）t2なる式が
成立する。なお、第２図（Ｂ）中、破線21はEVに対して
浅いアクセプタ準位を示す。
厚をt1,そのフリーキャリア濃度をｎ、p-−InAlAs層191
〜19nの各々の膜厚をt2とし、アクセプタ濃度をNA、ト
ラップ濃度をNTとすると、nt1≒（NA−NT）t2なる式が
成立する。なお、第２図（Ｂ）中、破線21はEVに対して
浅いアクセプタ準位を示す。
次に本発明の第２実施例について第３図と共に説明す
る。第３図（Ａ）は本発明の第２実施例の構造断面図
で、第２図（Ａ）と同一構成部分には同一符号を付し、
その説明を省略する。本実施例は超格子バッファ層を構
成するInGaAs層（前記第１の物質の層30に相当）とInAl
As層（前記第２の物質の層31に相当）のうち、第１実施
例とは反対に、InGaAs層231〜23n形成時にＰ形ドーパン
トを低濃度でドープし、かつ、InAlAs層241〜24nをアン
ドープとすることにより、第３図（Ｂ）に破線25で示す
如く、InGaAs層231〜23nに浅いアクセプタ準位を形成し
超格子バッファ層22全体をｉ層又はp-層としたものであ
る。
る。第３図（Ａ）は本発明の第２実施例の構造断面図
で、第２図（Ａ）と同一構成部分には同一符号を付し、
その説明を省略する。本実施例は超格子バッファ層を構
成するInGaAs層（前記第１の物質の層30に相当）とInAl
As層（前記第２の物質の層31に相当）のうち、第１実施
例とは反対に、InGaAs層231〜23n形成時にＰ形ドーパン
トを低濃度でドープし、かつ、InAlAs層241〜24nをアン
ドープとすることにより、第３図（Ｂ）に破線25で示す
如く、InGaAs層231〜23nに浅いアクセプタ準位を形成し
超格子バッファ層22全体をｉ層又はp-層としたものであ
る。
本実施例のエネルギーバンド図は第３図（Ｂ）に示す
如くになり、第１実施例と同様の効果を奏する。なお、
第３図（Ｂ）中、InAlAs層241〜24nの禁制帯中の破線は
深い不純物準位を示す。
如くになり、第１実施例と同様の効果を奏する。なお、
第３図（Ｂ）中、InAlAs層241〜24nの禁制帯中の破線は
深い不純物準位を示す。
次に本発明の第３実施例について第４図と共に説明す
る。第４図（Ａ）は本発明の第３実施例の半導体装置の
構造断面図で、第２図（Ａ）と同一構成部分には同一符
号を付し、その説明を省略する。
る。第４図（Ａ）は本発明の第３実施例の半導体装置の
構造断面図で、第２図（Ａ）と同一構成部分には同一符
号を付し、その説明を省略する。
本実施例は第４図（Ａ）に示す如くバッファ層として
のInAlAs中の深い不純物準位（電子トラップ）濃度NTと
同程度、又はややそれよりもアクセプタ濃度NAが多くな
るように、ｐ形ドーパントをバッファ層形成時にInAlAs
にドープしたものである。第４図（Ａ）中、27が上記の
ようにして得られたp-−InAlAs層（バッファ層）で、前
記第１の物質の層30に相当する。
のInAlAs中の深い不純物準位（電子トラップ）濃度NTと
同程度、又はややそれよりもアクセプタ濃度NAが多くな
るように、ｐ形ドーパントをバッファ層形成時にInAlAs
にドープしたものである。第４図（Ａ）中、27が上記の
ようにして得られたp-−InAlAs層（バッファ層）で、前
記第１の物質の層30に相当する。
この半導体装置のエネルギーバンド図は第４図（Ｂ）
に示す如くになり、バッファ層であるInAlAs層27とInGa
As層20との界面には電子蓄積層は発生せず、またBe等の
ｐ形ドーパントのドープ量も少ない（例えば３×1015cm
-3以下）ので、正孔の蓄積の影響は無視できる。
に示す如くになり、バッファ層であるInAlAs層27とInGa
As層20との界面には電子蓄積層は発生せず、またBe等の
ｐ形ドーパントのドープ量も少ない（例えば３×1015cm
-3以下）ので、正孔の蓄積の影響は無視できる。
なお、本発明は以上の実施例に限定されるものではな
く、超格子バッファ層を構成するInAlAs層とInGaAs層の
両方にｐ形ドーパントをドープするようにしてもよい。
またバッファ層はInPで構成することも可能である。
く、超格子バッファ層を構成するInAlAs層とInGaAs層の
両方にｐ形ドーパントをドープするようにしてもよい。
またバッファ層はInPで構成することも可能である。
更に、本発明は通常のヘテロ接合やスタガード型ヘテ
ロ接合にも適用することができる。
ロ接合にも適用することができる。
上述の如く、本発明によれば、ヘテロ接合界面におけ
る電子蓄積層の発生を未然に防止することができ、よっ
てヘテロ接合を構成する層の上に形成されるHEMT等のデ
バイスのリーク電流やゲート電圧の制御性を格段に向上
することができる等の特長を有するものである。
る電子蓄積層の発生を未然に防止することができ、よっ
てヘテロ接合を構成する層の上に形成されるHEMT等のデ
バイスのリーク電流やゲート電圧の制御性を格段に向上
することができる等の特長を有するものである。
第１図は本発明の原理構成図とエネルギーバンド図、 第２図乃至第４図は夫々本発明の第１乃至第３実施例の
構造断面とエネルギーバンドを示す図、 第５図及び第６図は夫々従来の各例の構造断面とエネル
ギーバンドを示す図である。 図において、 16は半絶縁性InP基板、 17,22は超格子バッファ層、 181〜18n,20はｉ−InGaAs層、 191〜19nはp-−InAlAs層、 21,25,33はアクセプタ準位、 231〜23nはｐ−InGaAs層、 241〜24nはｉ−InAlAs層、 27はバッファ層（p-−InAlAs層）、 30は第１の物質の層、 31は第２の物質の層、 32は深い不純物準位、 EFはフェルミ準位、 Eca,Ecdは伝導帯の底のエネルギー、 EVは価電子帯の頂上のエネルギー を示す。
構造断面とエネルギーバンドを示す図、 第５図及び第６図は夫々従来の各例の構造断面とエネル
ギーバンドを示す図である。 図において、 16は半絶縁性InP基板、 17,22は超格子バッファ層、 181〜18n,20はｉ−InGaAs層、 191〜19nはp-−InAlAs層、 21,25,33はアクセプタ準位、 231〜23nはｐ−InGaAs層、 241〜24nはｉ−InAlAs層、 27はバッファ層（p-−InAlAs層）、 30は第１の物質の層、 31は第２の物質の層、 32は深い不純物準位、 EFはフェルミ準位、 Eca,Ecdは伝導帯の底のエネルギー、 EVは価電子帯の頂上のエネルギー を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/203 H01L 21/205 H01L 29/80 - 29/812 H01L 21/337 - 21/338 H01L 29/775 - 29/778 H01L 21/33 - 21/331 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】InAlAsからなる第１の層とInGaAsからなる
第２の層とのヘテロ接合を有し、前記第１の層にフェル
ミ準位（EF）より高いエネルギー位置に深い不純物準位
が位置し、前記第１の層または第２の層の少なくともい
ずれか一方に、価電子帯の頂上エネルギー（Ev）に対し
て浅いアクセプタ準位を形成し、熱平衡状態でフェルミ
準位が禁制帯中に位置することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062308A JP2761211B2 (ja) | 1988-03-16 | 1988-03-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062308A JP2761211B2 (ja) | 1988-03-16 | 1988-03-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01235325A JPH01235325A (ja) | 1989-09-20 |
| JP2761211B2 true JP2761211B2 (ja) | 1998-06-04 |
Family
ID=13196376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062308A Expired - Fee Related JP2761211B2 (ja) | 1988-03-16 | 1988-03-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2761211B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530171B2 (ja) * | 2003-08-08 | 2010-08-25 | サンケン電気株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263473A (ja) * | 1984-06-11 | 1985-12-26 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS61239674A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | 半導体導電層の形成方法 |
-
1988
- 1988-03-16 JP JP63062308A patent/JP2761211B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01235325A (ja) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822547B2 (ja) | 高電子移動度トランジスタ | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| EP0199435B1 (en) | Field effect semiconductor device | |
| EP0051271B1 (en) | Heterojunction semiconductor device | |
| JPH0783107B2 (ja) | 電界効果トランジスタ | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| EP0228624B1 (en) | field effect transistor | |
| JPH088353B2 (ja) | 二次元ヘテロ接合素子 | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP2761211B2 (ja) | 半導体装置 | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP3161516B2 (ja) | 半導体装置の製造方法 | |
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JP2796113B2 (ja) | 半導体装置 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2701632B2 (ja) | エンハンスメント型電界効果トランジスタ | |
| JP3431362B2 (ja) | ヘテロ接合半導体デバイス | |
| JPH0261149B2 (ja) | ||
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |