JP2822547B2 - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタInfo
- Publication number
- JP2822547B2 JP2822547B2 JP2053924A JP5392490A JP2822547B2 JP 2822547 B2 JP2822547 B2 JP 2822547B2 JP 2053924 A JP2053924 A JP 2053924A JP 5392490 A JP5392490 A JP 5392490A JP 2822547 B2 JP2822547 B2 JP 2822547B2
- Authority
- JP
- Japan
- Prior art keywords
- inas
- electron supply
- supply layer
- mobility transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 29
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 23
- 239000000203 mixture Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 description 19
- 229910005542 GaSb Inorganic materials 0.000 description 9
- 229910017115 AlSb Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 2
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 高電子移動度トランジスタに係り，特にInAsxSb
l-x（０＜ｘ＜１）系のチャネルを有する高電子移動度
トランジスタに関し， 電子供給層の材料の選択により高速の高電子移動度ト
ランジスタの実現を目的とし， InAsxSb1-x（０＜ｘ＜１）系のチャネルと,n−AlyGa
1-ySb（０＜ｙ＜１）系の電子供給層を有し，該電子供
給層は少なくとも０＜ｙ≦0.3の組成範囲では,n≧３×l
0l7cm-3のドーピング濃度を有する高電子移動度トラン
ジスタ， また,n−AlyInl-yAs（0.06≦ｙ≦0.6）系の電子供給
層を有する高電子移動度トランジスタ， また,n−AlAsySb1-y（０＜ｙ＜0.6）系の電子供給層
を有する高電子移動度トランジスタ， また,n−ZnSeyTe1-y（０＜ｘ≦0.6）系の電子供給層
を有する高電子移動度トランジスタにより構成する。
l-x（０＜ｘ＜１）系のチャネルを有する高電子移動度
トランジスタに関し， 電子供給層の材料の選択により高速の高電子移動度ト
ランジスタの実現を目的とし， InAsxSb1-x（０＜ｘ＜１）系のチャネルと,n−AlyGa
1-ySb（０＜ｙ＜１）系の電子供給層を有し，該電子供
給層は少なくとも０＜ｙ≦0.3の組成範囲では,n≧３×l
0l7cm-3のドーピング濃度を有する高電子移動度トラン
ジスタ， また,n−AlyInl-yAs（0.06≦ｙ≦0.6）系の電子供給
層を有する高電子移動度トランジスタ， また,n−AlAsySb1-y（０＜ｙ＜0.6）系の電子供給層
を有する高電子移動度トランジスタ， また,n−ZnSeyTe1-y（０＜ｘ≦0.6）系の電子供給層
を有する高電子移動度トランジスタにより構成する。
本発明は高電子移動度トランジスタに係り，特にInAs
xSbl-x（０＜ｘ＜ｌ）系のチャネルを有する高電子移動
度トランジスタに関する。
xSbl-x（０＜ｘ＜ｌ）系のチャネルを有する高電子移動
度トランジスタに関する。
近年の高速半導体素子への要請を満足できると期待さ
れているものに高電子移動度トランジスタ（HEMT）があ
る。その中でも，特にInAs系材料をチャネルとするHEMT
は，電子の有効質量が小さく，またエネルギーバンド上
谷への遷移エネルギーも大きいため，高速素子への期待
が大きい。しかし,InAs系HEMTを実現する上では，電子
供給層が如何なる材料であるかが重量な問題である。
れているものに高電子移動度トランジスタ（HEMT）があ
る。その中でも，特にInAs系材料をチャネルとするHEMT
は，電子の有効質量が小さく，またエネルギーバンド上
谷への遷移エネルギーも大きいため，高速素子への期待
が大きい。しかし,InAs系HEMTを実現する上では，電子
供給層が如何なる材料であるかが重量な問題である。
すなわち，電子供給層として，その伝導帯とチャネル
の伝導帯との不連続の値が適切で，電子濃度の値も適切
で，かつチャネルのInAsと結晶的にうまく整合がとれる
材料である必要がある。
の伝導帯との不連続の値が適切で，電子濃度の値も適切
で，かつチャネルのInAsと結晶的にうまく整合がとれる
材料である必要がある。
従来,InAsを用いたHEMTの提案や試作はほとんど報告
されていない。唯一InAs系HEMTとして報告のあるもの
に,SISFET型ｎ−InAs/AlSb/i−InAsを試作した例がある
（45th Device Research Conf.2A−7,1987）。
されていない。唯一InAs系HEMTとして報告のあるもの
に,SISFET型ｎ−InAs/AlSb/i−InAsを試作した例がある
（45th Device Research Conf.2A−7,1987）。
現在InAsチャネルに対して考えられる電子供給層とし
ては,InAsの格子定数に近い材料として２元の化合物で
あるGaSb,AlSbがある。
ては,InAsの格子定数に近い材料として２元の化合物で
あるGaSb,AlSbがある。
ところが,GaSbとInAsを単純に組み合わせると，第２
種のヘテロ接合＊が形成され，半金属的振舞となり,HEM
Tに適した構造とはならない。（注＊２つのヘテロ接合
を組み合わせた場合,2DEGと2DHGが同時に形成され，こ
れにより半金属的な特徴をもつヘテロ接合系） 一方,AlSbはInAsにしに適切な伝導帯の不連続をもつ
が，酸化等の問題が懸念され，この材料がHEMT型の電子
供給層として適切な否かは不明である。したがって，後
者の材料に関しては，酸化がより少なくなる工夫が必要
であり，さらに伝導帯の不連続に対しても,AlSb単一の
固定でなく，可変できる自由度の大きい材料であること
がデバイス作製上有利である。
種のヘテロ接合＊が形成され，半金属的振舞となり,HEM
Tに適した構造とはならない。（注＊２つのヘテロ接合
を組み合わせた場合,2DEGと2DHGが同時に形成され，こ
れにより半金属的な特徴をもつヘテロ接合系） 一方,AlSbはInAsにしに適切な伝導帯の不連続をもつ
が，酸化等の問題が懸念され，この材料がHEMT型の電子
供給層として適切な否かは不明である。したがって，後
者の材料に関しては，酸化がより少なくなる工夫が必要
であり，さらに伝導帯の不連続に対しても,AlSb単一の
固定でなく，可変できる自由度の大きい材料であること
がデバイス作製上有利である。
本発明は,InAsSb系チャネルのHEMTを実現する上で重
要な電子供給層に適する２元以上のヘテロ接合結晶材料
を提供することにより，高速のHEMTの実現することを目
的とする。
要な電子供給層に適する２元以上のヘテロ接合結晶材料
を提供することにより，高速のHEMTの実現することを目
的とする。
上記課題は，InAsxSb1-x（０＜ｘ＜１）系のチャネ
ル3aと,n−AlyGa1-ySb（０＜ｙ＜１）系の電子供給層ａ
を有し，該電子供給層４は少なくとも０＜ｙ≦0.3の組
成範囲では， ｎ≧３×1017cm-3のドーピング濃度を有する高電子移動
度トランジスタによって解決される。
ル3aと,n−AlyGa1-ySb（０＜ｙ＜１）系の電子供給層ａ
を有し，該電子供給層４は少なくとも０＜ｙ≦0.3の組
成範囲では， ｎ≧３×1017cm-3のドーピング濃度を有する高電子移動
度トランジスタによって解決される。
また，InAsxSb1-x（０＜ｘ＜１）系のチャネル3b
と,n−AlyIn1-yAs（0.06≦ｙ≦0.6）系の電子供給層4b
を有する高電子移動度トランジスタによって解決され
る。
と,n−AlyIn1-yAs（0.06≦ｙ≦0.6）系の電子供給層4b
を有する高電子移動度トランジスタによって解決され
る。
また，InAsxSb1-x（０＜ｘ＜１）系のチャネル3a
と,n−AlAsySb1-y（０＜ｙ＜0.6）系の電子供給層4dを
有する高電子移動度トランジスタによって解決される。
と,n−AlAsySb1-y（０＜ｙ＜0.6）系の電子供給層4dを
有する高電子移動度トランジスタによって解決される。
また，InAsxSb1-x（０＜ｘ＜１）系のチャネル3d
と,n−ZnSeyTe1-y（０＜ｙ≦0.6）系の電子供給層4fを
有する高電子移動度トランジスタによって解決される。
と,n−ZnSeyTe1-y（０＜ｙ≦0.6）系の電子供給層4fを
有する高電子移動度トランジスタによって解決される。
本発明の高電子移動度トランジスタではチャネルとし
てInAsxSb1-x（０＜ｘ＜１）系の材料を使用する。そし
てこのチャネルの伝導帯と不連続な伝導帯を持ち，この
チャネルに適切な濃度の電子供給を行い，かつこのチャ
ネルと格子整合のとれる材料を選択して電子供給層とし
ている。
てInAsxSb1-x（０＜ｘ＜１）系の材料を使用する。そし
てこのチャネルの伝導帯と不連続な伝導帯を持ち，この
チャネルに適切な濃度の電子供給を行い，かつこのチャ
ネルと格子整合のとれる材料を選択して電子供給層とし
ている。
以下，上記の乃至に対応して，さらに詳しく説明
する。
する。
まず,AlyGa1-ySb（０＜ｙ＜１）系を電子供給層と
する時は，格子定数はチャネルとほぼ等しいため,y値の
全域にわたって格子整合に関してはほとんど問題がな
い。つぎにｙ値が０の時はGaSbであり，この場合InAsと
の接合は２次元電子と２次元ホールが同時に形成される
第２種のヘテロ接合系が形成され，半金属的な振舞をす
る。
する時は，格子定数はチャネルとほぼ等しいため,y値の
全域にわたって格子整合に関してはほとんど問題がな
い。つぎにｙ値が０の時はGaSbであり，この場合InAsと
の接合は２次元電子と２次元ホールが同時に形成される
第２種のヘテロ接合系が形成され，半金属的な振舞をす
る。
本発明は,GaSbのｎ型のドーピング濃度を規定すれば,
2次元電子のみを発生させることができるという新しい
知見に基づいている。
2次元電子のみを発生させることができるという新しい
知見に基づいている。
第５図はエネルギーバンド図の比較を示し， （ａ）は通常のヘテロ接合系のエネルギーバンド図， （ｂ）は本発明のヘテロ接合系のエネルギーバンド図
で,C.B,V.B,EFは，それぞれ，伝導帯下端，価電子帯上
端，フェルミレベルを表し,2DEG,2DHGは，それぞれ,2次
元電子,2次元ホールを表す。
で,C.B,V.B,EFは，それぞれ，伝導帯下端，価電子帯上
端，フェルミレベルを表し,2DEG,2DHGは，それぞれ,2次
元電子,2次元ホールを表す。
従来のヘテロ接合系では２次元電子と２次元ホールが
同時に存在するが,GaSbのドナー濃度がある値以上にな
るとGaSb中のフェルミレベルが上昇してGaSb中の価電子
帯は電子により満たされ，結果として２次元ホールが消
滅する。
同時に存在するが,GaSbのドナー濃度がある値以上にな
るとGaSb中のフェルミレベルが上昇してGaSb中の価電子
帯は電子により満たされ，結果として２次元ホールが消
滅する。
２次元ホールが消滅する限界濃度は，フェルミレベル
がGaSb中の価電子レベルEVを横切る濃度であり，計算に
よるとこの濃度は３×1017〜１×1018cm-3であることを
判明した。従って，この濃度以上のドーピングを行えば
GaSb材料は，電子供給層としての役割を果たすことがで
きる。さらにAlを添加したAlGaSb系に対しては,AlSbの
組成の増加とともに価電子帯上端のエネルギーが下がっ
てくるため，次第にInASの伝導帯下端に近づき，交差す
るようになる。その時の組成はAlが0.3程度（Al0.3Ga
0.7Sb）であることより，少なくともAlが0.3以下の組成
の場合はｎ型のドーピングを行う必要がある。その濃度
は少なくとも３×1017cm-3以上が必要である。
がGaSb中の価電子レベルEVを横切る濃度であり，計算に
よるとこの濃度は３×1017〜１×1018cm-3であることを
判明した。従って，この濃度以上のドーピングを行えば
GaSb材料は，電子供給層としての役割を果たすことがで
きる。さらにAlを添加したAlGaSb系に対しては,AlSbの
組成の増加とともに価電子帯上端のエネルギーが下がっ
てくるため，次第にInASの伝導帯下端に近づき，交差す
るようになる。その時の組成はAlが0.3程度（Al0.3Ga
0.7Sb）であることより，少なくともAlが0.3以下の組成
の場合はｎ型のドーピングを行う必要がある。その濃度
は少なくとも３×1017cm-3以上が必要である。
AlInAs系を電子供給層をしてとして利用する場合
は，結晶の整合性を検討する必要がある。InAsとAlInAs
系材料の格子定数のずれに関しては，チャネル層の膜厚
が数十Å以上あれば良いとして，現在妥当と考えられて
いるMatteu等の理論を適用してすると，格子定数のずれ
として約４％が歪み成長の限界と考えられる。従って,4
％のずれとなるAlInAsの組成は,Al0.6In0.4Asが上限で
ある。一方，組成の下限としては，伝導帯の不連続エネ
ルギー差が目安となる。ヘテロ界面で２次元電子が形成
されるためのエネルギー差として，室温動作を考慮して
3kT（0.078 eV）以上をとり，また伝導帯の不連続差と
してエネルギーギャップの60％ルールを適用すると，電
子供給層のエネルギーギャップの下限として約0.5 eVが
得られる。それに対応する組成として,y＝0.06が求ま
る。ｎ濃度は任意でよい。
は，結晶の整合性を検討する必要がある。InAsとAlInAs
系材料の格子定数のずれに関しては，チャネル層の膜厚
が数十Å以上あれば良いとして，現在妥当と考えられて
いるMatteu等の理論を適用してすると，格子定数のずれ
として約４％が歪み成長の限界と考えられる。従って,4
％のずれとなるAlInAsの組成は,Al0.6In0.4Asが上限で
ある。一方，組成の下限としては，伝導帯の不連続エネ
ルギー差が目安となる。ヘテロ界面で２次元電子が形成
されるためのエネルギー差として，室温動作を考慮して
3kT（0.078 eV）以上をとり，また伝導帯の不連続差と
してエネルギーギャップの60％ルールを適用すると，電
子供給層のエネルギーギャップの下限として約0.5 eVが
得られる。それに対応する組成として,y＝0.06が求ま
る。ｎ濃度は任意でよい。
AlAsy Sb1-y系を電子供給層として利用する場合
は，結晶格子の整合性に注目すればよい。上述の４％の
ずれの考え方を適用すると，適切なｙの範囲は,0＜ｙ≦
0.6となる。
は，結晶格子の整合性に注目すればよい。上述の４％の
ずれの考え方を適用すると，適切なｙの範囲は,0＜ｙ≦
0.6となる。
ｎ濃度は任意でよい。
ZnSey Te1-y系を電子供給層として利用する場合
は，バンドギャップは十分大きいため，結晶格子と整合
性を検討すればよい。従って,4％のずれを適用すると,0
＜ｙ≦0.6を満足すればよい。ｎ濃度は任意でよい。
は，バンドギャップは十分大きいため，結晶格子と整合
性を検討すればよい。従って,4％のずれを適用すると,0
＜ｙ≦0.6を満足すればよい。ｎ濃度は任意でよい。
以下，本発明の実施例について説明する。
実施例Ｉ 第１図は実施例Ｉを説明するための図でｎ型のディプ
レッションHEMTの断面図であり，半導体基板1aの上にバ
ッファ層2a,チャネル3a,電子供給層4a,コンタクト層5a,
ゲート電極6,ソース電極7,ドレイン電極８が形成されて
いる。
レッションHEMTの断面図であり，半導体基板1aの上にバ
ッファ層2a,チャネル3a,電子供給層4a,コンタクト層5a,
ゲート電極6,ソース電極7,ドレイン電極８が形成されて
いる。
各層の材料，厚さ等は次の如くである。
半導体基板1aは半絶縁性のGaAsである。バッファ層2a
はｉ型で組成は電子供給層4aと同じくしている。また表
面を酸化から保護し，かつオーミックコンタクトを容易
にするために，コンタクト層5aとして薄いｎ−GaAsを形
成している。
はｉ型で組成は電子供給層4aと同じくしている。また表
面を酸化から保護し，かつオーミックコンタクトを容易
にするために，コンタクト層5aとして薄いｎ−GaAsを形
成している。
実施例II 第２図は実施例IIを説明するための図でｎ型のサプレ
ッションHEMTの断面図であり，構造は実施例Ｉと同様で
ある。
ッションHEMTの断面図であり，構造は実施例Ｉと同様で
ある。
各層の材料，厚さ等は次の如くである。
実施例III 第３図は実施例IVを説明するための図でｎ型のサプレ
ッションHEMTの断面図であり，構造は実施例Ｉと同様で
ある。
ッションHEMTの断面図であり，構造は実施例Ｉと同様で
ある。
各層の材料，厚さ等は次の如くである。
第６図は実施例IVのエネルギーバンド図を示す。ヘテ
ロ接合付近では２次元電子が存在し,2次元ホールは存在
しない。さらに，チャネル（ｉ−InAs）と電子供給層
（ｎ−AlAs0.2Sb0.8）はその伝導帯が適切な不連続値を
もっている。
ロ接合付近では２次元電子が存在し,2次元ホールは存在
しない。さらに，チャネル（ｉ−InAs）と電子供給層
（ｎ−AlAs0.2Sb0.8）はその伝導帯が適切な不連続値を
もっている。
実施例IV 第４図は実施例VIを説明するための図で，第１の電子
供給層4fと第２の電子供給層4gを設け，表面側にSISFET
型のエピタキシャル構造を設け第２の電子供給層4gにn+
のドーピングを行って，エンハンスメント型のSISFETを
形成している。
供給層4fと第２の電子供給層4gを設け，表面側にSISFET
型のエピタキシャル構造を設け第２の電子供給層4gにn+
のドーピングを行って，エンハンスメント型のSISFETを
形成している。
各層の材料，厚さ等は次の如くである。
第１の電子供給層4fは,Teの一部をSeで置換してもよ
い。
い。
実施例Ｉ乃至IVでは電子供給層の材料として４種の組
成を示したが，本発明はこれらの組成に限るものでな
く,InAsSb系チャネルと幅広い組合せの組成範囲を持つ
ものである。
成を示したが，本発明はこれらの組成に限るものでな
く,InAsSb系チャネルと幅広い組合せの組成範囲を持つ
ものである。
以上説明したように，本発明によれば,InAsSb系をチ
ャネルとするHEMTに対して，幅広い組合せを持ち，かつ
適切な電子濃度を供給できるヘテロ接合材料を供給する
ことができる。そのことにより，高速の高電子移動度ト
ランジスタの実現に大きく寄与する。
ャネルとするHEMTに対して，幅広い組合せを持ち，かつ
適切な電子濃度を供給できるヘテロ接合材料を供給する
ことができる。そのことにより，高速の高電子移動度ト
ランジスタの実現に大きく寄与する。
第１図乃至第４図は実施例Ｉ乃至IV,第５図（ａ），
（ｂ）はエネルギーバンド図の比較，第６図は実施例II
Iのエネルギーバンド図 である。 図において， 1aは半導体基板であってGaAs, 1bは半導体基板であってInP, 2aはバッファ層であってｉ−Al0.2Ga0.8Sb, 2bはバッファ層であってｉ−Al0.4In0.6As, 2dはバッファ層であってｉ−AlAs0.2Sb0.8， 2fはバッファ層であってｉ−AlSb, 3aはチャネルであってｉ−InAs, 3bはチャネルであってｉ−InAs0.2Sb0.8， 3dはチャネルであってｉ−InAs0.9Sb0.1， 4aは電子供給層であってｎ−Al0.2Ga0.8Sb, 4bは電子供給層であってｎ−Al0.4In0.6As, 4dは電子供給層であってｎ−AlAs0.2Sb0.8， 4fは第１の電子供給層であってｉ−ZnTe, 4gは第２の電子供給層であって n+−InAs0.9Sb0.1 5aはコンタクト層であってｎ−GaAs, 5bはコンタクト層であってｉ−GaAs0.2Sb0.8， ６はゲート電極であってAl, ７はソース電極であってAuSn, ８はドレイン電極であってAuSn, ９はスペーサ層であってｉ−AlSb, を表す。
（ｂ）はエネルギーバンド図の比較，第６図は実施例II
Iのエネルギーバンド図 である。 図において， 1aは半導体基板であってGaAs, 1bは半導体基板であってInP, 2aはバッファ層であってｉ−Al0.2Ga0.8Sb, 2bはバッファ層であってｉ−Al0.4In0.6As, 2dはバッファ層であってｉ−AlAs0.2Sb0.8， 2fはバッファ層であってｉ−AlSb, 3aはチャネルであってｉ−InAs, 3bはチャネルであってｉ−InAs0.2Sb0.8， 3dはチャネルであってｉ−InAs0.9Sb0.1， 4aは電子供給層であってｎ−Al0.2Ga0.8Sb, 4bは電子供給層であってｎ−Al0.4In0.6As, 4dは電子供給層であってｎ−AlAs0.2Sb0.8， 4fは第１の電子供給層であってｉ−ZnTe, 4gは第２の電子供給層であって n+−InAs0.9Sb0.1 5aはコンタクト層であってｎ−GaAs, 5bはコンタクト層であってｉ−GaAs0.2Sb0.8， ６はゲート電極であってAl, ７はソース電極であってAuSn, ８はドレイン電極であってAuSn, ９はスペーサ層であってｉ−AlSb, を表す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (4)
- 【請求項１】InAsxSb1-x（０＜ｘ＜１）の３元化合物半
導体のチャネル層と,n−AlyGa1-ySb（０＜ｙ＜１）の電
子供給層を有する高電子移動度トランジスタにおいて， 該電子供給層は少なくとも０＜ｙ≦0.3の組成範囲では,
n≧３×1017cm-3のドーピング濃度を有することを特徴
とする高電子移動度トランジスタ。 - 【請求項２】InAsxSb1-x（０＜ｘ＜１）のチャネル層
と,n−A1yIn1-yAs（0.06≦ｙ≦0.6）の電子供給層を有
することを特徴とする高電子移動度トランジスタ。 - 【請求項３】InAsxSb1-x（０＜ｘ＜１）のチャネル層
と,n−AlAsySb1-x（０＜ｙ≦0.6）の電子供給層を有す
ることを特徴とする高電子移動度トランジスタ。 - 【請求項４】InAsxSb1-x（０＜ｘ＜１）のチャネル層
と,n−ZnSeyTe1-y（０＜ｙ≦0.6）の電子供給層を有す
ることを特徴とする高電子移動度トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2053924A JP2822547B2 (ja) | 1990-03-06 | 1990-03-06 | 高電子移動度トランジスタ |
| EP19910103106 EP0448981A3 (en) | 1990-03-06 | 1991-03-01 | High electron mobility transistor |
| KR1019910003594A KR940004417B1 (ko) | 1990-03-06 | 1991-03-06 | 고 전자 이동도 트랜지스터 |
| US07/774,137 US5144378A (en) | 1990-03-06 | 1991-10-15 | High electron mobility transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2053924A JP2822547B2 (ja) | 1990-03-06 | 1990-03-06 | 高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256336A JPH03256336A (ja) | 1991-11-15 |
| JP2822547B2 true JP2822547B2 (ja) | 1998-11-11 |
Family
ID=12956272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2053924A Expired - Fee Related JP2822547B2 (ja) | 1990-03-06 | 1990-03-06 | 高電子移動度トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5144378A (ja) |
| EP (1) | EP0448981A3 (ja) |
| JP (1) | JP2822547B2 (ja) |
| KR (1) | KR940004417B1 (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0565054A3 (en) * | 1992-04-09 | 1994-07-27 | Hughes Aircraft Co | N-type antimony-based strained layer superlattice and fabrication method |
| JPH0815214B2 (ja) * | 1993-03-12 | 1996-02-14 | 日本電気株式会社 | 量子細線構造 |
| US5654558A (en) * | 1994-11-14 | 1997-08-05 | The United States Of America As Represented By The Secretary Of The Navy | Interband lateral resonant tunneling transistor |
| DE10032062C2 (de) * | 2000-07-01 | 2002-06-27 | Eads Deutschland Gmbh | Gassensor und Verwendung eines Feldeffekttransistors als Gassensor |
| JP3661061B2 (ja) * | 2002-10-09 | 2005-06-15 | 松下電器産業株式会社 | プラズマ振動スイッチング素子 |
| US6825506B2 (en) * | 2002-11-27 | 2004-11-30 | Intel Corporation | Field effect transistor and method of fabrication |
| US8183556B2 (en) | 2005-12-15 | 2012-05-22 | Intel Corporation | Extreme high mobility CMOS logic |
| US8143646B2 (en) * | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US7851780B2 (en) * | 2006-08-02 | 2010-12-14 | Intel Corporation | Semiconductor buffer architecture for III-V devices on silicon substrates |
| US7429747B2 (en) * | 2006-11-16 | 2008-09-30 | Intel Corporation | Sb-based CMOS devices |
| JP2008218598A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 化合物半導体装置 |
| US8421121B2 (en) * | 2007-04-18 | 2013-04-16 | Northrop Grumman Systems Corporation | Antimonide-based compound semiconductor with titanium tungsten stack |
| US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
| US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
| US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
| US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
| US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
| JP5580138B2 (ja) * | 2010-08-18 | 2014-08-27 | 日本電信電話株式会社 | 電界効果トランジスタ |
| US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
| US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
| US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
| US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
| US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
| US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
| US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
| US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
| US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
| US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
| US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
| US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
| US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
| US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
| KR101891373B1 (ko) | 2011-08-05 | 2018-08-24 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법 |
| US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
| US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
| US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
| US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
| US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
| US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
| US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
| US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
| US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
| US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
| US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
| US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
| US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
| US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
| US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
| JP2014053418A (ja) * | 2012-09-06 | 2014-03-20 | Fujitsu Ltd | 半導体装置 |
| US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
| US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
| CN104854698A (zh) | 2012-10-31 | 2015-08-19 | 三重富士通半导体有限责任公司 | 具有低变化晶体管外围电路的dram型器件以及相关方法 |
| US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
| US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
| US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
| US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
| WO2014134310A1 (en) * | 2013-02-27 | 2014-09-04 | The University Of North Carolina At Charlotte | Incoherent type-iii materials for charge carriers control devices |
| US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
| US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
| US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
| US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
| US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
| US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
| US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
| US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
| JP6233090B2 (ja) * | 2014-02-21 | 2017-11-22 | 富士通株式会社 | 半導体装置 |
| US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
| US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
| US10203526B2 (en) | 2015-07-06 | 2019-02-12 | The University Of North Carolina At Charlotte | Type III hetrojunction—broken gap HJ |
| CN113436963B (zh) * | 2021-06-28 | 2022-05-20 | 吉林大学 | 一种二维半导体调制掺杂的覆盖层筛选方法及所得异质结 |
| CN115000212B (zh) * | 2022-06-13 | 2023-05-23 | 河南大学 | 一种二维直接带隙半导体探测器及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776879A (en) * | 1980-10-31 | 1982-05-14 | Hitachi Ltd | Semiconductor device |
| JPS60144979A (ja) * | 1984-01-07 | 1985-07-31 | Agency Of Ind Science & Technol | 半導体デバイス |
| JPS61283176A (ja) * | 1985-06-07 | 1986-12-13 | Nec Corp | 半導体ヘテロ接合構造体 |
| JPH0795598B2 (ja) * | 1986-06-18 | 1995-10-11 | 株式会社日立製作所 | 半導体装置 |
| JP2541228B2 (ja) * | 1987-07-31 | 1996-10-09 | ソニー株式会社 | 高電子移動度トランジスタ |
| JPH01256175A (ja) * | 1988-04-06 | 1989-10-12 | Nec Corp | 相補型２次元電子ガス電界効果トランジスタ |
| JPH025438A (ja) * | 1988-06-22 | 1990-01-10 | Fujitsu Ltd | 絶縁ゲート型電界効果トランジスタ |
| JP2679127B2 (ja) * | 1988-06-29 | 1997-11-19 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2630445B2 (ja) * | 1988-10-08 | 1997-07-16 | 富士通株式会社 | 半導体装置 |
| JP2630446B2 (ja) * | 1988-10-12 | 1997-07-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2796113B2 (ja) * | 1989-03-20 | 1998-09-10 | 富士通株式会社 | 半導体装置 |
-
1990
- 1990-03-06 JP JP2053924A patent/JP2822547B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-01 EP EP19910103106 patent/EP0448981A3/en not_active Ceased
- 1991-03-06 KR KR1019910003594A patent/KR940004417B1/ko not_active IP Right Cessation
- 1991-10-15 US US07/774,137 patent/US5144378A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0448981A2 (en) | 1991-10-02 |
| JPH03256336A (ja) | 1991-11-15 |
| EP0448981A3 (en) | 1993-04-07 |
| KR940004417B1 (ko) | 1994-05-25 |
| US5144378A (en) | 1992-09-01 |
| KR910017658A (ko) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822547B2 (ja) | 高電子移動度トランジスタ | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US6436784B1 (en) | Method of forming semiconductor structure | |
| US11081578B2 (en) | III-V depletion mode semiconductor device | |
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US7825434B2 (en) | Nitride semiconductor device | |
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| JP2500063B2 (ja) | 電界効果トランジスタ | |
| EP0477515A1 (en) | Heterojunction field effect transistor with monolayer in channel region | |
| US5811844A (en) | Low noise, high power pseudomorphic HEMT | |
| JPS6342864B2 (ja) | ||
| US5105241A (en) | Field effect transistor | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| US4371884A (en) | InAs-GaSb Tunnel diode | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| JPH088353B2 (ja) | 二次元ヘテロ接合素子 | |
| EP0134069A2 (en) | Bipolar transistor having a heterojunction between base and collector | |
| JP2796113B2 (ja) | 半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH0243341B2 (ja) | ||
| JP3625954B2 (ja) | 高電子移動度トランジスタ | |
| JP2014157908A (ja) | 電界効果トランジスタ | |
| JP2001085672A (ja) | 電界効果型半導体装置 | |
| JPH0260225B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |