JPH025438A - 絶縁ゲート型電界効果トランジスタ - Google Patents
絶縁ゲート型電界効果トランジスタInfo
- Publication number
- JPH025438A JPH025438A JP15532988A JP15532988A JPH025438A JP H025438 A JPH025438 A JP H025438A JP 15532988 A JP15532988 A JP 15532988A JP 15532988 A JP15532988 A JP 15532988A JP H025438 A JPH025438 A JP H025438A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- channel
- electron
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 7
- 229910007709 ZnTe Inorganic materials 0.000 claims description 7
- 241000837181 Andina Species 0.000 claims 1
- 229910017115 AlSb Inorganic materials 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 230000037230 mobility Effects 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 230000005533 two-dimensional electron gas Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910005542 GaSb Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102000040650 (ribonucleotides)n+m Human genes 0.000 description 1
- 108091032973 (ribonucleotides)n+m Proteins 0.000 description 1
- 101100532633 Mus musculus Selenbp1 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 239000003362 semiconductor superlattice Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要）
化合物半導体を用いた絶縁ゲート型電界効果トランジス
タの構造に関し、 より高耐圧のゲート構造を有し、かつ高電子移動度を有
するヘテロ接合の絶縁ゲート型電界効果トランジスタの
提供を目的とし、 ゲート絶縁層の化合物半導体としてＡｌＡｓＳｂ、 Ａ
ｌｐｓｂ又はＡｌＳｂを、またチャネル層の化合物半導
体としてＩｎＧａＡｓ又はＩｎＡｓＳｂを用いることを
特徴とし、を、またチャネル層の化合物半導体としてＩ
ｎＡｓＳｂを用いることを特徴とする。
タの構造に関し、 より高耐圧のゲート構造を有し、かつ高電子移動度を有
するヘテロ接合の絶縁ゲート型電界効果トランジスタの
提供を目的とし、 ゲート絶縁層の化合物半導体としてＡｌＡｓＳｂ、 Ａ
ｌｐｓｂ又はＡｌＳｂを、またチャネル層の化合物半導
体としてＩｎＧａＡｓ又はＩｎＡｓＳｂを用いることを
特徴とし、を、またチャネル層の化合物半導体としてＩ
ｎＡｓＳｂを用いることを特徴とする。
〔産業上の利用分野］
本発明は化合物半導体を用いたヘテロ接合の絶縁ゲート
型電界効果トランジスタの構造に関するものである、 〔従来の技術］ 近年、コンピュータ・システムの高速化の要求が強いが
、これに伴い超高速素子の開発が盛んである。
型電界効果トランジスタの構造に関するものである、 〔従来の技術］ 近年、コンピュータ・システムの高速化の要求が強いが
、これに伴い超高速素子の開発が盛んである。
化合物半導体を用いた絶縁ゲート型電界効果トランジス
タもその１つであり、従来よりＧａＡｓ／Ａ ｌＧａＡ
ｓヘテロ構造のＳ Ｉ Ｓ Ｆ Ｅ Ｔ （Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ−Ｔｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ−Ｐｉｅｌｄ−Ｔｒａｎｓｉｓｔｏｒ）
が提案されている（ＩＥＥＥ、 ＥＤＬ−５，Ｎｏ、９
（１９８４） 、 Ｐ３７９． Ｐ。
タもその１つであり、従来よりＧａＡｓ／Ａ ｌＧａＡ
ｓヘテロ構造のＳ Ｉ Ｓ Ｆ Ｅ Ｔ （Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ−Ｔｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ−Ｐｉｅｌｄ−Ｔｒａｎｓｉｓｔｏｒ）
が提案されている（ＩＥＥＥ、 ＥＤＬ−５，Ｎｏ、９
（１９８４） 、 Ｐ３７９． Ｐ。
Ｍ、Ｓｏｌｏｍｏｎ）。第７図にその構造を示す。図に
おいて、■は半絶縁性ＧａＡｓ基板、２はチャネル層と
してのノンドープＧａＡｓ［、３はゲート絶縁層として
のノンドープ＾ｌＧａＡｓ１ｉ、 ４はゲート電極と
してのｎ”Ｇａ−Ａ“ｓＮである。”また５はソース、
６はドレインである。
おいて、■は半絶縁性ＧａＡｓ基板、２はチャネル層と
してのノンドープＧａＡｓ［、３はゲート絶縁層として
のノンドープ＾ｌＧａＡｓ１ｉ、 ４はゲート電極と
してのｎ”Ｇａ−Ａ“ｓＮである。”また５はソース、
６はドレインである。
第８図はこの５ＩＳＦＥＴ（第７図）にゲート電圧Ｖｇ
を印加したときのゲートから基板に対して垂直な方向か
らみたエネルギーバンド図である。
を印加したときのゲートから基板に対して垂直な方向か
らみたエネルギーバンド図である。
図において、ΔＥｃはＧａＡｓ層の伝導帯の下端とＡ
ＩＧａＡｓＭの伝導帯の下端とのエネルギー差である。
ＩＧａＡｓＭの伝導帯の下端とのエネルギー差である。
ゲートに正の電圧を印加する事によりノンドープ＾ｌＧ
ａＡｓ層（ゲート絶縁層）３とノンドープＧａＡｓ層（
チャネルＮ）２とのへテロ界面には、二次元電子ガスが
誘起され、チャンネルを形成する。この二次元電子ガス
は高純度ＧａＡｓ中に存在するため、ドナーイオン（又
はアクセプタイオン）との衝突がなく、ソース・ドレイ
ン間を高速で移動することができるのは通常のＨＥＭＴ
（高電子移動度トランジスタ）と同様である。そして
、Ｓ ｒｓＦＥＴのコンダクタンスの変調はゲート電圧
Ｖｇによって二次元電子ガス濃度を制御することにより
行われる。この５ＩＳＦＥＴの長所としては、二次元電
子ガス濃度が＾ｌＧａＡｓ層（ゲート絶縁Ｎ）の厚さに
依らずゲート電圧のみで決まるため、闇値電圧の均一性
に優れ、かつ温度変動等も小さい事である。
ａＡｓ層（ゲート絶縁層）３とノンドープＧａＡｓ層（
チャネルＮ）２とのへテロ界面には、二次元電子ガスが
誘起され、チャンネルを形成する。この二次元電子ガス
は高純度ＧａＡｓ中に存在するため、ドナーイオン（又
はアクセプタイオン）との衝突がなく、ソース・ドレイ
ン間を高速で移動することができるのは通常のＨＥＭＴ
（高電子移動度トランジスタ）と同様である。そして
、Ｓ ｒｓＦＥＴのコンダクタンスの変調はゲート電圧
Ｖｇによって二次元電子ガス濃度を制御することにより
行われる。この５ＩＳＦＥＴの長所としては、二次元電
子ガス濃度が＾ｌＧａＡｓ層（ゲート絶縁Ｎ）の厚さに
依らずゲート電圧のみで決まるため、闇値電圧の均一性
に優れ、かつ温度変動等も小さい事である。
また、ＡｌＧａＡｓ層にドナーを含まないため、ＨＥＭ
Ｔで見られる様ないわゆるＤＸセンターに起因する低温
での不安定動作も起こらない。
Ｔで見られる様ないわゆるＤＸセンターに起因する低温
での不安定動作も起こらない。
〔発明が解決しようとする課題］
しかしながら、ＡｌＧａＡｓ層（ゲート絶縁層）とＧａ
Ａ３層（チャネルＮ）との伝導帯不連続値が最大、約０
．５ｅＶと小さいため、ゲート耐圧も同程度に小さ（、
高濃度の二次元電子ガスが得られず、高速回路素子とし
ての特性が十分でないという問題がある。
Ａ３層（チャネルＮ）との伝導帯不連続値が最大、約０
．５ｅＶと小さいため、ゲート耐圧も同程度に小さ（、
高濃度の二次元電子ガスが得られず、高速回路素子とし
ての特性が十分でないという問題がある。
また、チャネル層がＧａＡｓ層であるため、電子移動度
は８０００Ｃ１１”／Ｖ・Ｓ程度に留まり、それ故チャ
ネルでの電子のドリフト速度も余り大きくなりえず、こ
の点からも高速回路素子としての特性が制限されるとい
う問題がある。
は８０００Ｃ１１”／Ｖ・Ｓ程度に留まり、それ故チャ
ネルでの電子のドリフト速度も余り大きくなりえず、こ
の点からも高速回路素子としての特性が制限されるとい
う問題がある。
本発明はかかる従来の問題点に鑑みて創作されたもので
あり、より高速動作が可能な絶縁ゲート型電界効果トラ
ンジスタ提供を目的とする。
あり、より高速動作が可能な絶縁ゲート型電界効果トラ
ンジスタ提供を目的とする。
本発明の第１の絶縁ゲート型電界効果トランジスタは、
ゲート絶縁層に＾ｌＡｓＳｂ、 ＡｌＰＳｂ又は＾ＩＳ
ｂを、チャネル層にＩｎＧａＡｓ又はＩｎＡｓＳｂを用
いたことを特徴とし、上記目的を解決する。
ゲート絶縁層に＾ｌＡｓＳｂ、 ＡｌＰＳｂ又は＾ＩＳ
ｂを、チャネル層にＩｎＧａＡｓ又はＩｎＡｓＳｂを用
いたことを特徴とし、上記目的を解決する。
また本発明の第２の絶縁ゲート型電界効果トランジスタ
はゲート＠縁層にＺｎＴｅを、チャネル層にＩｎＡｓＳ
ｂを用いたことを特徴とし、上記口・的を解決する。
はゲート＠縁層にＺｎＴｅを、チャネル層にＩｎＡｓＳ
ｂを用いたことを特徴とし、上記口・的を解決する。
本発明の第１の絶縁ゲート型電界効果トランジスタによ
れば、チャネル層に１ｎＧａＡｓｌｉＪ又はＩｎＡｓＳ
ｂ層を用いているので、素子チャネル内での電子のドリ
フト速度が大きくなる。すなわち゛、これらの材料では
、電子の有効質量が小さく、移動度が大きい０例えば、
ｒｎＡｓおよびｒｎｓｂの電子移動度は、各々３３００
０ Ｃ１”／Ｖ −ｓ 、 ８００００ ｅｌｌ”／Ｖ
・１とＧａＡｓの８０００ＣＩ”／Ｖ −ｓに比べて
かなり大きイノテ、ＩｎＧａＡｓやＩｎＡｓＳｂもそれ
と同程度に大きいと期待される。また第５図に示すよう
に、「−Ｌ帯間エネルギーもＩｎＳｂで０．８ｅν、Ｌ
ｎＡｓで１ｅＶ程度であり、ＧａＡｓの０．３ｅＶに比
べて大きいので、トランスフアート・エレクトロン効果
（電子が電界によって加速されたとき、低いエネルギー
帯に在る大きい電子移動度の伝導帯電子が電界によって
加速され、より高いエネルギー帯に在る小さい電子移動
度の伝導帯電子に遷移する現象）に基づくドリフト速度
の低下を抑えることが可能となる。従って、高電界中で
の電子のドリフト速度の低下を抑えることができる。
れば、チャネル層に１ｎＧａＡｓｌｉＪ又はＩｎＡｓＳ
ｂ層を用いているので、素子チャネル内での電子のドリ
フト速度が大きくなる。すなわち゛、これらの材料では
、電子の有効質量が小さく、移動度が大きい０例えば、
ｒｎＡｓおよびｒｎｓｂの電子移動度は、各々３３００
０ Ｃ１”／Ｖ −ｓ 、 ８００００ ｅｌｌ”／Ｖ
・１とＧａＡｓの８０００ＣＩ”／Ｖ −ｓに比べて
かなり大きイノテ、ＩｎＧａＡｓやＩｎＡｓＳｂもそれ
と同程度に大きいと期待される。また第５図に示すよう
に、「−Ｌ帯間エネルギーもＩｎＳｂで０．８ｅν、Ｌ
ｎＡｓで１ｅＶ程度であり、ＧａＡｓの０．３ｅＶに比
べて大きいので、トランスフアート・エレクトロン効果
（電子が電界によって加速されたとき、低いエネルギー
帯に在る大きい電子移動度の伝導帯電子が電界によって
加速され、より高いエネルギー帯に在る小さい電子移動
度の伝導帯電子に遷移する現象）に基づくドリフト速度
の低下を抑えることが可能となる。従って、高電界中で
の電子のドリフト速度の低下を抑えることができる。
更に、ゲート！！！縁層を＾ｌＡｓＳｂ、八ＩＰＳｂ、
へＩＳｂによって形成しているので、チャネル層として
のＴｎＧａＡｓやＴｎＡｓＳｂとの間に大きな伝導帯不
連続を有する。
へＩＳｂによって形成しているので、チャネル層として
のＴｎＧａＡｓやＴｎＡｓＳｂとの間に大きな伝導帯不
連続を有する。
例えば、第６図の電子親和力（破線）、バンドギャップ
（実線）と格子定数との関係を示す図（日本物理学会績
、半導体超格子の物理と応用第５章）を参考にすれば、
電子親和力差から見積もった障壁エネルギーはＩｎＰ基
板に格子整合した八１Ａｓｏ、 ａｎｓｂｏ、 ｓｈ／
Ｔｎｏ、 ５ｚＧａｏ、 ４１１Ａ３構造では約１ ｅ
Ｖ。
（実線）と格子定数との関係を示す図（日本物理学会績
、半導体超格子の物理と応用第５章）を参考にすれば、
電子親和力差から見積もった障壁エネルギーはＩｎＰ基
板に格子整合した八１Ａｓｏ、 ａｎｓｂｏ、 ｓｈ／
Ｔｎｏ、 ５ｚＧａｏ、 ４１１Ａ３構造では約１ ｅ
Ｖ。
ＧａＳｂ基板上の＾１Ａｓｏ、 ｏｑｓｂｏ、 ｑ＋／
ＩｎＡｓ６． ｗ＋ ５ｓｂａ、 ｏｓｓ構造では約１
．４ｅＬおよびＡｌＳｂ基板上のＡｌＳｂ／ＩｎＡｓｐ
、 Ｉ１１？ｓｂＯ，＋ｅｆｆ／ＡｌＳｂ基板構造では
約１ 、３ｅＶである。これは従来のＧａＡｓ基板上の
Ａ ｌＧａＡｓ／ＧａＡｓ基板構造の最大０．５ ｅＶ
に比べてかなり大きい。
ＩｎＡｓ６． ｗ＋ ５ｓｂａ、 ｏｓｓ構造では約１
．４ｅＬおよびＡｌＳｂ基板上のＡｌＳｂ／ＩｎＡｓｐ
、 Ｉ１１？ｓｂＯ，＋ｅｆｆ／ＡｌＳｂ基板構造では
約１ 、３ｅＶである。これは従来のＧａＡｓ基板上の
Ａ ｌＧａＡｓ／ＧａＡｓ基板構造の最大０．５ ｅＶ
に比べてかなり大きい。
従って、本発明の５ＩＳＦＥＴの方がゲート耐圧も大き
く（１■以上）、それだけ高濃度の二次元電子ガスを誘
起することができるので、高速動作が可能となる。
く（１■以上）、それだけ高濃度の二次元電子ガスを誘
起することができるので、高速動作が可能となる。
本発明の第２の絶縁ゲート型電界効果トランジスタによ
れば、チャネル層にＩｎＡｓＳｂ用いているので、チャ
ネル中での電子のドリフト速度が大きくなる。また第５
図に示すように、ｒ−Ｌ帯間エネルギーもＩｎＡｓｏ、
ｑ＋５ｓｌ）ｏ、 ｏｓｓでは約０．９ｅＶあるため
、従来のＧａＡｓの０．３ｅνよりも著しく大きく、高
電界中でのドリフト速度の低下を抑えることができる。
れば、チャネル層にＩｎＡｓＳｂ用いているので、チャ
ネル中での電子のドリフト速度が大きくなる。また第５
図に示すように、ｒ−Ｌ帯間エネルギーもＩｎＡｓｏ、
ｑ＋５ｓｌ）ｏ、 ｏｓｓでは約０．９ｅＶあるため
、従来のＧａＡｓの０．３ｅνよりも著しく大きく、高
電界中でのドリフト速度の低下を抑えることができる。
更にゲート絶縁層としてのＺｎＴｅとチャネル層として
のｒｎＡｓｓｂとの間に大きな伝導帯不連続を有する。
のｒｎＡｓｓｂとの間に大きな伝導帯不連続を有する。
例えば、第６図を参考にすれば、電子親和力差から見積
もった障害エネルギーは、ＧａＳｂ基板上のＺｎＴｅ／
ＩｎＡｓｏ、 ｗ＋５ｓｂｏ、 ａｓｓ構造では約１．
５ ｅＶとなり、従来のＡ ｌＧａＡｓ／ＧａＡｓ構造
の０．５ｅＶに比べてかなり大きい。
もった障害エネルギーは、ＧａＳｂ基板上のＺｎＴｅ／
ＩｎＡｓｏ、 ｗ＋５ｓｂｏ、 ａｓｓ構造では約１．
５ ｅＶとなり、従来のＡ ｌＧａＡｓ／ＧａＡｓ構造
の０．５ｅＶに比べてかなり大きい。
従って、本発明の５ＩＳＦＥＴの方がゲート耐圧も太き
く （１，５Ｖ程度）、それだけ高濃度の二次元電子ガ
スを誘起することができるので、高速動作が可能となる
。
く （１，５Ｖ程度）、それだけ高濃度の二次元電子ガ
スを誘起することができるので、高速動作が可能となる
。
次に図を参照しながら本発明の実施例について説明する
。第１図は第１の発明の実施例に係るＡ１八Ｓｏ、 ａ
ｓＳｂｏ、 ｓａ／ｌｎｏ、 ５ｚＧａｏ１ｓＡｓ構造
のＳ［５ＦＥＴの製造工程を示す断面図である。まずＩ
ｎＰ基板９の上にエピタキシャル成長法により厚さ約１
μｍ程度のノンドープＩｎ＋１．５ｚＧａｏ、 ５ｔＡ
ｓ層１０．厚さ数百人のノンドープＡＩＡｓｏ、 ａａ
ｓｂｏ、 、ｂＮ １１ ＋ Ｉ￥さ０．５μｍ程度の
ｎ ” Ｉｎ、）、 ５ｚＧａｏ、 ４ａＡｓｉｉ
１２を順次形成する（同図（ａ））。なお、このような
化学論的組成で成長させることにより、各層のへテロ接
合間を格子整合させることができる。
。第１図は第１の発明の実施例に係るＡ１八Ｓｏ、 ａ
ｓＳｂｏ、 ｓａ／ｌｎｏ、 ５ｚＧａｏ１ｓＡｓ構造
のＳ［５ＦＥＴの製造工程を示す断面図である。まずＩ
ｎＰ基板９の上にエピタキシャル成長法により厚さ約１
μｍ程度のノンドープＩｎ＋１．５ｚＧａｏ、 ５ｔＡ
ｓ層１０．厚さ数百人のノンドープＡＩＡｓｏ、 ａａ
ｓｂｏ、 、ｂＮ １１ ＋ Ｉ￥さ０．５μｍ程度の
ｎ ” Ｉｎ、）、 ５ｚＧａｏ、 ４ａＡｓｉｉ
１２を順次形成する（同図（ａ））。なお、このような
化学論的組成で成長させることにより、各層のへテロ接
合間を格子整合させることができる。
次に不図示のパターニングされたレジストをマスクにし
てｎ” Ｉｎｏ、５ｚＧａｏ、ａｅＡｓ層１１を部分
的に除去して、ゲート電極１３を形成する（同図（ｂ）
）。
てｎ” Ｉｎｏ、５ｚＧａｏ、ａｅＡｓ層１１を部分
的に除去して、ゲート電極１３を形成する（同図（ｂ）
）。
次いでＳｉ冒オンを注入することにより、ソース１４．
ドレイン１５としてのｎ″領域形成する（同図（Ｃ））
。
ドレイン１５としてのｎ″領域形成する（同図（Ｃ））
。
更に、八１Ａｓｏ、 ４４Ｓｂｏ、 ｓｈ層１１を部分
的に除去してソース・ドレインコンタクトホールを形成
し、次いでソースＴ１極１６． ドレイン電極Ｉ７を
形成すると、本発明の実施例に係る八１Ａｓｏ１ａｓｂ
ｏ、 ｓｂ／Ｉｎｏ、 ５ｚＧａｏ、 ４ｅＡｓ構造の
５ＩＳＦＥＴが完成する（同図（ｄ））。
的に除去してソース・ドレインコンタクトホールを形成
し、次いでソースＴ１極１６． ドレイン電極Ｉ７を
形成すると、本発明の実施例に係る八１Ａｓｏ１ａｓｂ
ｏ、 ｓｂ／Ｉｎｏ、 ５ｚＧａｏ、 ４ｅＡｓ構造の
５ＩＳＦＥＴが完成する（同図（ｄ））。
この実施例によれば、チャネル層としてＩｒ＋１．５ｚ
Ｇａｏ１ｅＡｓｌを用いているので、ドリフト速度が大
きい。またｒ−Ｌ帯間の幅が大きいので、トランスフア
ート・エレクトロン効果（電子が電界によって加速され
たとき、低いエネルギー帯に在る大きい電子移動度の伝
導帯電子が電界によって加速され、より高いエネルギー
帯に在る小さい電子移動度の伝導帯電子に遷移する現象
）に基づくドリフト速度の低下を抑えることが可能とな
る。更に、ゲート絶縁層としての＾ＩＡ３ｏ、 ４ａｓ
ｂｏ、 ｓｈとチャネル層としてのＩｎ６．５ｚＧａｏ
、 ｎｅＡｓ［との間の電子親和力の差が大きいので、
ゲート耐圧も１ｖ以上となる。
Ｇａｏ１ｅＡｓｌを用いているので、ドリフト速度が大
きい。またｒ−Ｌ帯間の幅が大きいので、トランスフア
ート・エレクトロン効果（電子が電界によって加速され
たとき、低いエネルギー帯に在る大きい電子移動度の伝
導帯電子が電界によって加速され、より高いエネルギー
帯に在る小さい電子移動度の伝導帯電子に遷移する現象
）に基づくドリフト速度の低下を抑えることが可能とな
る。更に、ゲート絶縁層としての＾ＩＡ３ｏ、 ４ａｓ
ｂｏ、 ｓｈとチャネル層としてのＩｎ６．５ｚＧａｏ
、 ｎｅＡｓ［との間の電子親和力の差が大きいので、
ゲート耐圧も１ｖ以上となる。
このため高濃度の２次電子ガスを誘起することができる
。
。
以上の理由から、本発明の実施例の構造によれば、従来
のＡ ｌＧａＡｓ／ＧａＡｓ構造に比べて高速のデバイ
ス素子の作成が可能となる。
のＡ ｌＧａＡｓ／ＧａＡｓ構造に比べて高速のデバイ
ス素子の作成が可能となる。
第２図、第３図はそれぞれ第１の発明の別の実施例に係
るＡＩＡｓｏ、 ｏｖｓｂｏ、 ｑ＋／ＩｎＡｓｏ、＋
＋＋５Ｓｂｏ、 ｏｓｓ／Ｇａ５ｂ構造の５ＩＳＦＥＴ
の断面図、ＡｌＳｂ／ＴｎＡｓｏ、 ８１７Ｓ’）ｏ、
＋ｓｓ／ＡｌＳｂ構造の５ＩＳＦＥＴの断面図である
。
るＡＩＡｓｏ、 ｏｖｓｂｏ、 ｑ＋／ＩｎＡｓｏ、＋
＋＋５Ｓｂｏ、 ｏｓｓ／Ｇａ５ｂ構造の５ＩＳＦＥＴ
の断面図、ＡｌＳｂ／ＴｎＡｓｏ、 ８１７Ｓ’）ｏ、
＋ｓｓ／ＡｌＳｂ構造の５ＩＳＦＥＴの断面図である
。
第４図は第２の発明の実施例に係るＺｎＴｅ／ ＩｎＡ
ｓＳｂ構造の５ＩＳＦＥＴの製造工程を示す断面図であ
る。まず、ＧａＳｂ基板１８上にエピタキシャル成長法
により厚さ１μｍ程度のノンドープＩｎＡｓｏ、ｑ＋５
Ｓｂｅ、ｏｓｓ （チャネル層）１９．厚さ数百人のＺ
ｎＴｅ層（ゲート絶縁層）２０．厚さ数百人程度のｎ゛
ＩｎＡｓｏ、 ＊＋ｓＳｂ＋、 ｏｓｓ層２１を順次形
成する（同図（ａ））。
ｓＳｂ構造の５ＩＳＦＥＴの製造工程を示す断面図であ
る。まず、ＧａＳｂ基板１８上にエピタキシャル成長法
により厚さ１μｍ程度のノンドープＩｎＡｓｏ、ｑ＋５
Ｓｂｅ、ｏｓｓ （チャネル層）１９．厚さ数百人のＺ
ｎＴｅ層（ゲート絶縁層）２０．厚さ数百人程度のｎ゛
ＩｎＡｓｏ、 ＊＋ｓＳｂ＋、 ｏｓｓ層２１を順次形
成する（同図（ａ））。
次に不図示のレジストをマスクにしてｎ”−ＩｎＡｓｏ
、 ｑ＋５ｓｂｏ、 ａｓｓＪ！！ ２１をエンチング
してゲート電極２２を作成する（同図（ｂ））。
、 ｑ＋５ｓｂｏ、 ａｓｓＪ！！ ２１をエンチング
してゲート電極２２を作成する（同図（ｂ））。
次にゲート電極２２をマスクにしてＳｓ”イオンを注入
し、更に８００°Ｃ１３０秒程度、 Ａｓ雰囲気中で熱
処理することにより、ソース２３．ドレイン２４として
のｎ″領域形成する（同図Ｃ））。
し、更に８００°Ｃ１３０秒程度、 Ａｓ雰囲気中で熱
処理することにより、ソース２３．ドレイン２４として
のｎ″領域形成する（同図Ｃ））。
次いでＺｎＴｅ層２０を部分的に除去してコンタクトホ
ールを形成したのち、ＡｕＧｅ／＾Ｕからなるソース電
極２５．ドレイン電極２６を形成すると、ＺｎＴｅ層
ＴｎＡｓＳｂ構造の５ＩＳＦＥＴが完成する（同図（ｄ
））。
ールを形成したのち、ＡｕＧｅ／＾Ｕからなるソース電
極２５．ドレイン電極２６を形成すると、ＺｎＴｅ層
ＴｎＡｓＳｂ構造の５ＩＳＦＥＴが完成する（同図（ｄ
））。
この構造の５ＩＳＦＥＴもドリフト速度が高く、かつゲ
ート耐圧が１ｖ以上もあるので、従来より高速のデバイ
ス素子の作成が可能となる。
ート耐圧が１ｖ以上もあるので、従来より高速のデバイ
ス素子の作成が可能となる。
以上説明したように、本発明によればチャネル層を電子
移動度が高く、かつトランスフアート・エレクトロン効
果によるドリフト速度の低下を招きにくい化合物半導体
で形成しており、またゲート絶縁層を該チャネル層との
電子親和力の差が大きくゲート耐圧をより高くすること
の可能な化合物半導体で形成しているので、従来よりも
高速の超高速デバイスの提供が可能となる。
移動度が高く、かつトランスフアート・エレクトロン効
果によるドリフト速度の低下を招きにくい化合物半導体
で形成しており、またゲート絶縁層を該チャネル層との
電子親和力の差が大きくゲート耐圧をより高くすること
の可能な化合物半導体で形成しているので、従来よりも
高速の超高速デバイスの提供が可能となる。
第１図は第１の発明の実施例に係る５ＩＳＦＥＴの製造
工程図、 第２図、第３図はそれぞれ第１の発明の別の実施例に係
る５ＩＳＦＥＴの断面図、 第４図は第２の発明の実施例に係る５ＩＳＦＥＴの製造
工程図、 第５図は伝導帯底の位置の相違を示す図、第６図は電子
親和力（破線）、バンドギャップ（実線）と格子定数の
関係を示す図、 第７図は従来例の５ＩＳＦＥＴの断面図、第８図はエネ
ルギーバンド図である。 （符号の説明） 第１図において、 ９・・・Ｉ ｎ？基板、 １０ ＝４ｎ＋、 ５ｔＧａｏ１＊Ａｓ層（チャネル層
）、１１−・・＾ＩＡｓｏ、ａａＳｂｏ、ｓｈＮ （ゲ
ート絶縁Ｎ）、１２− ｎ ” −Ｉｎ＋、 ５ｚＧａ
ｏ、 ４＠Ａｓ層（ゲート電極層）、１３・・・ゲート
電極、 １４・・・ソース、 １５・・・ドレイン、 １６・・・ソース電極、 １７・・・ドレイン電極、 第４図において、 １ 日−ＧａＳｂ基板、 １９ ＝４ｎＡＳｏ、＊＋５Ｓｂａ、ｏｓｓＮ（チャネ
ルＦｌ）、２０・・・ＺｎＴｅ層（ゲート絶縁層）、２
１ ・・・ｎ ” ＩｎＡＳｅ、 ｑ＋５ｓｂｏ、
ｏｓｓｊｉ！（ゲート電極層）、 ２２・・・ゲート電極、 ２３・・・ソース、 ２４・・・ドレイン、 ２５・・・ソース電極、 ２６・・・ドレイン電極。
工程図、 第２図、第３図はそれぞれ第１の発明の別の実施例に係
る５ＩＳＦＥＴの断面図、 第４図は第２の発明の実施例に係る５ＩＳＦＥＴの製造
工程図、 第５図は伝導帯底の位置の相違を示す図、第６図は電子
親和力（破線）、バンドギャップ（実線）と格子定数の
関係を示す図、 第７図は従来例の５ＩＳＦＥＴの断面図、第８図はエネ
ルギーバンド図である。 （符号の説明） 第１図において、 ９・・・Ｉ ｎ？基板、 １０ ＝４ｎ＋、 ５ｔＧａｏ１＊Ａｓ層（チャネル層
）、１１−・・＾ＩＡｓｏ、ａａＳｂｏ、ｓｈＮ （ゲ
ート絶縁Ｎ）、１２− ｎ ” −Ｉｎ＋、 ５ｚＧａ
ｏ、 ４＠Ａｓ層（ゲート電極層）、１３・・・ゲート
電極、 １４・・・ソース、 １５・・・ドレイン、 １６・・・ソース電極、 １７・・・ドレイン電極、 第４図において、 １ 日−ＧａＳｂ基板、 １９ ＝４ｎＡＳｏ、＊＋５Ｓｂａ、ｏｓｓＮ（チャネ
ルＦｌ）、２０・・・ＺｎＴｅ層（ゲート絶縁層）、２
１ ・・・ｎ ” ＩｎＡＳｅ、 ｑ＋５ｓｂｏ、
ｏｓｓｊｉ！（ゲート電極層）、 ２２・・・ゲート電極、 ２３・・・ソース、 ２４・・・ドレイン、 ２５・・・ソース電極、 ２６・・・ドレイン電極。
Claims (2)
- （１）ゲート絶縁層にＡｌＡｓＳｂ、ＡｌＰＳｂ又はＡ
ｌＳｂを、チャネル層にＩｎＧａＡｓ又はＩｎＡｓＳｂ
を用いたことを特徴とする絶縁ゲート型電界効果トラン
ジスタ。 - （２）ゲート絶縁層にＺｎＴｅを、チャネル層にＩｎＡ
ｓＳｂを用いたことを特徴とする絶縁ゲート型電界効果
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15532988A JPH025438A (ja) | 1988-06-22 | 1988-06-22 | 絶縁ゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15532988A JPH025438A (ja) | 1988-06-22 | 1988-06-22 | 絶縁ゲート型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025438A true JPH025438A (ja) | 1990-01-10 |
Family
ID=15603509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15532988A Pending JPH025438A (ja) | 1988-06-22 | 1988-06-22 | 絶縁ゲート型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025438A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448981A2 (en) * | 1990-03-06 | 1991-10-02 | Fujitsu Limited | High electron mobility transistor |
| EP0747965A1 (en) * | 1995-06-06 | 1996-12-11 | HE HOLDINGS, INC. dba HUGHES ELECTRONICS | Low-noise and power AlGaPSb/GaInAs HEMTs and pseudomorphic HEMTs on GaAs substrate |
| EP0772243A1 (en) * | 1995-11-06 | 1997-05-07 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor device |
| JP2011166144A (ja) * | 2010-02-10 | 2011-08-25 | Taiwan Semiconductor Manufacturing Co Ltd | 伝導帯電子チャネルと単一端子応答を有する電界効果トランジスタ |
-
1988
- 1988-06-22 JP JP15532988A patent/JPH025438A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448981A2 (en) * | 1990-03-06 | 1991-10-02 | Fujitsu Limited | High electron mobility transistor |
| US5144378A (en) * | 1990-03-06 | 1992-09-01 | Fujitsu Limited | High electron mobility transistor |
| EP0747965A1 (en) * | 1995-06-06 | 1996-12-11 | HE HOLDINGS, INC. dba HUGHES ELECTRONICS | Low-noise and power AlGaPSb/GaInAs HEMTs and pseudomorphic HEMTs on GaAs substrate |
| US5663583A (en) * | 1995-06-06 | 1997-09-02 | Hughes Aircraft Company | Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate |
| EP0772243A1 (en) * | 1995-11-06 | 1997-05-07 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor device |
| US5729030A (en) * | 1995-11-06 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2011166144A (ja) * | 2010-02-10 | 2011-08-25 | Taiwan Semiconductor Manufacturing Co Ltd | 伝導帯電子チャネルと単一端子応答を有する電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| JPH0312769B2 (ja) | ||
| JPH025438A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH01119065A (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPH0354465B2 (ja) | ||
| JPS609174A (ja) | 半導体装置 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2710312B2 (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| JPH01143264A (ja) | 電界効果半導体素子 | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH02246342A (ja) | 半導体装置 | |
| WO2020062706A1 (zh) | 一种硅基锗锡高电子迁移率晶体管 | |
| JP2659181B2 (ja) | 半導体装置 | |
| JP2824269B2 (ja) | 半導体素子 | |
| JPS60136380A (ja) | 半導体装置 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0546705B2 (ja) | ||
| JPH04321239A (ja) | 電界効果型トランジスタ |