JP2824269B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2824269B2 JP2824269B2 JP6046489A JP6046489A JP2824269B2 JP 2824269 B2 JP2824269 B2 JP 2824269B2 JP 6046489 A JP6046489 A JP 6046489A JP 6046489 A JP6046489 A JP 6046489A JP 2824269 B2 JP2824269 B2 JP 2824269B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- undoped
- inp
- ingaas
- electron gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電界効果トランジスタ（以下、FETという）
に用いられる半導体素子、特に化合物半導体を利用した
高電子移動度トランジスタの構造に関するものである。
に用いられる半導体素子、特に化合物半導体を利用した
高電子移動度トランジスタの構造に関するものである。
（従来の技術） 従来、このような分野の技術としては、HEMT（High E
lectron Mobility Transistor:高電子移動度トランジス
タ）構造が、高性能FETを形成するための構造として知
られている。この構造は、FETの活性層として２次元電
子ガスを用いるものであり、n+AlGaAs/GaAs或いはn+InA
lAs/InGaAsの界面に形成される２次元電子ガス領域が活
性層として利用されている。
lectron Mobility Transistor:高電子移動度トランジス
タ）構造が、高性能FETを形成するための構造として知
られている。この構造は、FETの活性層として２次元電
子ガスを用いるものであり、n+AlGaAs/GaAs或いはn+InA
lAs/InGaAsの界面に形成される２次元電子ガス領域が活
性層として利用されている。
この種の技術としては、（Ａ）J.Vac.Sci.Technol.、
B3［２］（1985）（米）P.585−587、及び（Ｂ）ELECTR
ONICS LETTERS、23［６］（1987−３−12）（米）P.297
−298に記載されているものがあった。以下、その構成
を図を用いて説明する。
B3［２］（1985）（米）P.585−587、及び（Ｂ）ELECTR
ONICS LETTERS、23［６］（1987−３−12）（米）P.297
−298に記載されているものがあった。以下、その構成
を図を用いて説明する。
第２図は前記文献（Ｂ）に記載された従来の半導体素
子の層構造を示す断面図である。
子の層構造を示す断面図である。
この半導体素子はFET用のものであり、半絶縁性のInP
基板１上にバッファ層２を有している。バッファ層２は
アンドープInAlAs層から成り、その膜厚は2000Å程度で
ある。バッファ層２上には、アンドープInGaAs層から成
るチャネル層３が形成されている。チャネル層３の膜厚
は1000Å程度である。
基板１上にバッファ層２を有している。バッファ層２は
アンドープInAlAs層から成り、その膜厚は2000Å程度で
ある。バッファ層２上には、アンドープInGaAs層から成
るチャネル層３が形成されている。チャネル層３の膜厚
は1000Å程度である。
チャネル層３上には、膜厚50Å程度のアンドープInGa
As層から成るスペーサ層４が形成され、さらにその上に
は膜厚500Å程度のキャリア供給層５が形成されてい
る。キャリア供給層５はn+InGaAs層から成り、そのドー
ピング密度は２×1018cm-3程度である。
As層から成るスペーサ層４が形成され、さらにその上に
は膜厚500Å程度のキャリア供給層５が形成されてい
る。キャリア供給層５はn+InGaAs層から成り、そのドー
ピング密度は２×1018cm-3程度である。
このように構成された半導体素子において、キャリア
供給層５から供給された電子は、スペーサ層４を介して
チャネル層３に達し、チャネル層３のキャリア供給層５
惻界面の近傍に２次元電子ガス領域６が形成される。こ
の２次元電子ガス領域６を活性層として利用することに
より、例えば室温で11700cm-2VsS程度の高分子移動度を
有するFETが得られる。
供給層５から供給された電子は、スペーサ層４を介して
チャネル層３に達し、チャネル層３のキャリア供給層５
惻界面の近傍に２次元電子ガス領域６が形成される。こ
の２次元電子ガス領域６を活性層として利用することに
より、例えば室温で11700cm-2VsS程度の高分子移動度を
有するFETが得られる。
以上のHEMT構造の他に、前記文献（Ａ）に記載されて
いる如く、アンドープGaAs層をチャネル層とし、n+GaAs
層をキャリア供給層したHEMT構造もある。この構造にお
いては、n+AlGaAs/アンドープGaAs層界面近傍のアンド
ープGaAs層側に２次元電子ガス領域が形成され、これを
FETの活性層として利用するものである。
いる如く、アンドープGaAs層をチャネル層とし、n+GaAs
層をキャリア供給層したHEMT構造もある。この構造にお
いては、n+AlGaAs/アンドープGaAs層界面近傍のアンド
ープGaAs層側に２次元電子ガス領域が形成され、これを
FETの活性層として利用するものである。
（発明が解決しようとする課題） しかしながら、上記構成の半導体素子においては、チ
ャネル層３のキャリア供給層５量側界面の近傍に形成さ
れる２次元電子ガスの電子輸送特性、例えば電子の移動
度、ピーク速度及び飽和温度等は、チャネル層３を構成
する材料の特性に依存し、その特性から脱却したより高
性能なFETを得ることが困難であった。
ャネル層３のキャリア供給層５量側界面の近傍に形成さ
れる２次元電子ガスの電子輸送特性、例えば電子の移動
度、ピーク速度及び飽和温度等は、チャネル層３を構成
する材料の特性に依存し、その特性から脱却したより高
性能なFETを得ることが困難であった。
即ち、前記ピーク速度及び飽和速度はInGaAs或はGaAs
特性によって決定され、それ以上大きくすることができ
ないため、相互コンダクタンス等におけるFETの特性の
向上を図ることが困難であった。
特性によって決定され、それ以上大きくすることができ
ないため、相互コンダクタンス等におけるFETの特性の
向上を図ることが困難であった。
また、電子のイオン化率もチャネル層３に構成するIn
GaAs或はGaAsの特性に依存し、それ以上の小さな値とす
ることが難しい。そのため、FITのドレイン耐圧の向上
を図ることが困難であった。
GaAs或はGaAsの特性に依存し、それ以上の小さな値とす
ることが難しい。そのため、FITのドレイン耐圧の向上
を図ることが困難であった。
本発明は、前記従来技術がもっていた課題として、電
子ピーク速度と飽和速度を大きくすることが困難な点、
及びイオン化率を小さくしてドレイン耐圧の向上を図る
ことが困難な点について解決した半導体素子を提供する
ものである。
子ピーク速度と飽和速度を大きくすることが困難な点、
及びイオン化率を小さくしてドレイン耐圧の向上を図る
ことが困難な点について解決した半導体素子を提供する
ものである。
（課題を解決するための手段） 本発明は、前記課題を解決するために、半導体素子に
おいて、InPから成る半絶縁性基板上に形成されたアン
ドープInP層と該アンドープInP層上に膜厚が10〜200Å
の範囲内で形成されたアンドープInGaAs層とで構成され
るチャネル層と、前記アンドープInGaAs層上に直接また
はスペーサ層を介して形成され、前記チャネル層側に電
子を供給して該アンドープInGaAs層の全域と前記アンド
ープInP層のアンドープInGaAs層側界面近傍とに２次元
電子ガス領域を形成するためのn+InAlAs層から成るキャ
リア供給層とを、有している。
おいて、InPから成る半絶縁性基板上に形成されたアン
ドープInP層と該アンドープInP層上に膜厚が10〜200Å
の範囲内で形成されたアンドープInGaAs層とで構成され
るチャネル層と、前記アンドープInGaAs層上に直接また
はスペーサ層を介して形成され、前記チャネル層側に電
子を供給して該アンドープInGaAs層の全域と前記アンド
ープInP層のアンドープInGaAs層側界面近傍とに２次元
電子ガス領域を形成するためのn+InAlAs層から成るキャ
リア供給層とを、有している。
（作用） 本発明によれば、以上のように半導体素子を構成した
ので、n+InAlAs層から成るキャリア供給層は、チャネル
層側に電子を供給し、アンドープInGaAs層の全域とアン
ドープInP層のキャリア供給層側界面近傍とに、２次元
電子ガス領域を形成するように働く。この場合におい
て、膜厚の薄いアンドープInGaAs層は、膜厚の厚い従来
のGaAsより２次元電子ガスの電子ピーク速度及び飽和速
度を大きくする働きをする。また、アンドープInP層は
イオン化率がGaAs及びInGaAsより小さいことにより、例
えばFETのドレイン耐圧を高める働きをする。
ので、n+InAlAs層から成るキャリア供給層は、チャネル
層側に電子を供給し、アンドープInGaAs層の全域とアン
ドープInP層のキャリア供給層側界面近傍とに、２次元
電子ガス領域を形成するように働く。この場合におい
て、膜厚の薄いアンドープInGaAs層は、膜厚の厚い従来
のGaAsより２次元電子ガスの電子ピーク速度及び飽和速
度を大きくする働きをする。また、アンドープInP層は
イオン化率がGaAs及びInGaAsより小さいことにより、例
えばFETのドレイン耐圧を高める働きをする。
さらに、前記アンドープInP層とキャリア供給層間に
設けられたアンドープInGaAs層は、アンドープInP層と
キャリア供給層とのバンド不連続を大きくし、２次元電
子ガスの濃度を増大させるように働く。これにより、n+
InAlAs/アンドープInP系のHEMT構造における最大飽和電
流が高められる。従って、前記課題を解決することがで
きる。
設けられたアンドープInGaAs層は、アンドープInP層と
キャリア供給層とのバンド不連続を大きくし、２次元電
子ガスの濃度を増大させるように働く。これにより、n+
InAlAs/アンドープInP系のHEMT構造における最大飽和電
流が高められる。従って、前記課題を解決することがで
きる。
（実施例） 第１図は本発明の実施例における半導体素子の層構造
を示す断面図である。
を示す断面図である。
例えばFeドープの半絶縁性InP基板11上には、アンド
ープInP層12が形成されている。アンドープInP層12はキ
ャリア密度を１×1016cm-3以下とし、その膜厚は1000Å
以上である。アンドープInP層12上には、アンドープInG
aAs層13が形成され、これらのアンドープInP層に及びア
ンドープInGaAs層13によってチャネル層が構成されてい
る。アンドープInGaAs層13はキャリア密度を５×1016cm
-3以下とし、その膜厚は10〜200Åの範囲内に設定され
ている。
ープInP層12が形成されている。アンドープInP層12はキ
ャリア密度を１×1016cm-3以下とし、その膜厚は1000Å
以上である。アンドープInP層12上には、アンドープInG
aAs層13が形成され、これらのアンドープInP層に及びア
ンドープInGaAs層13によってチャネル層が構成されてい
る。アンドープInGaAs層13はキャリア密度を５×1016cm
-3以下とし、その膜厚は10〜200Åの範囲内に設定され
ている。
前記アンドープInGaAs層13上には、アンドープInAlAs
層から成るスペーサ層14が形成されている。スペーサ層
14の膜厚は200Å以下に設定されている。さらにスペー
サ層14上には、n+InAlAs層から成るキャリア供給層15が
形成されている。キャリア供給層15は、例えば膜厚1000
Å程度及びキャリア密度２×1018cm-3程度である。
層から成るスペーサ層14が形成されている。スペーサ層
14の膜厚は200Å以下に設定されている。さらにスペー
サ層14上には、n+InAlAs層から成るキャリア供給層15が
形成されている。キャリア供給層15は、例えば膜厚1000
Å程度及びキャリア密度２×1018cm-3程度である。
このように構成された半導体素子の製造は、次のよう
に行なわれる。
に行なわれる。
先ず半絶縁性InP基板11上に、例えば有機金属化学堆
積法（MOCVD法）等により、600〜750℃程度の温度でア
ンドープInP層12を成長させる。次いでアンドープInP層
12上に、アンドープInGaAs層13を温度600〜700℃程度で
成長させる。
積法（MOCVD法）等により、600〜750℃程度の温度でア
ンドープInP層12を成長させる。次いでアンドープInP層
12上に、アンドープInGaAs層13を温度600〜700℃程度で
成長させる。
次にアンドープInGaAs層13上に、アンドープInAlAs層
を600〜800℃程度の温度で成長させ、スペーサ層14を形
成する。さらにその上に、n+InAlAs層をアンドープInAl
As層と同程度の温度範囲で成長させれば、キャリア供給
層15が形成される。
を600〜800℃程度の温度で成長させ、スペーサ層14を形
成する。さらにその上に、n+InAlAs層をアンドープInAl
As層と同程度の温度範囲で成長させれば、キャリア供給
層15が形成される。
このように形成された層構造において、キャリア供給
層15からスペーサ層14を介して電子が供給され、アンド
ープInGaAs層13の全域とアンドープInP層12のキャリア
供給量15側界面の近傍とに、２次元電子ガス領域16が形
成される。
層15からスペーサ層14を介して電子が供給され、アンド
ープInGaAs層13の全域とアンドープInP層12のキャリア
供給量15側界面の近傍とに、２次元電子ガス領域16が形
成される。
ここに、アンドープInP層12は従来のGaAsよりも電子
のピーク速度と飽和速度が大きく、InGaAsと同程度の同
ピーク速度とより大きな飽和速度を有するという特徴が
ある。それ故、従来のアンドープGaAs層をチャネル層と
した構造に比べてピーク速度及び飽和速度を大きくする
ことができ、アンドープInGaAs層をチャネル層とした構
造より飽和速度を大きくすることができる。
のピーク速度と飽和速度が大きく、InGaAsと同程度の同
ピーク速度とより大きな飽和速度を有するという特徴が
ある。それ故、従来のアンドープGaAs層をチャネル層と
した構造に比べてピーク速度及び飽和速度を大きくする
ことができ、アンドープInGaAs層をチャネル層とした構
造より飽和速度を大きくすることができる。
さらにアンドープInP層12には、イオン化率がGaAs及
びInGaAsより小さいという特徴を有しており、FETの形
成に際してドレイン耐圧の向上を図ることができる。
びInGaAsより小さいという特徴を有しており、FETの形
成に際してドレイン耐圧の向上を図ることができる。
これらのアンドープInP層12の特徴は、ゲート長１μ
ｍ程度以下の短チャネルFETの特性を向上させる上で極
めて有効であり、アンドープInP層12中に２次元電子ガ
スを形成することにより、GaAs及びInGaAsを用いた場合
よりも優れたFETを形成することが可能となる。
ｍ程度以下の短チャネルFETの特性を向上させる上で極
めて有効であり、アンドープInP層12中に２次元電子ガ
スを形成することにより、GaAs及びInGaAsを用いた場合
よりも優れたFETを形成することが可能となる。
上記のようにアンドープInP層12をチャネル層12に用
いることにより、従来の課題が解決され、その限りにお
いてはアンドープInGaAs層13を設ける必要はない。しか
し、このアンドープInGaAs層13を設けない場合には、２
次元電子ガスの濃度に制約を受けるという不具合を生じ
る。この不具合を解決するためには、アンドープInGaAs
層13の設置が不可欠の条件となる。
いることにより、従来の課題が解決され、その限りにお
いてはアンドープInGaAs層13を設ける必要はない。しか
し、このアンドープInGaAs層13を設けない場合には、２
次元電子ガスの濃度に制約を受けるという不具合を生じ
る。この不具合を解決するためには、アンドープInGaAs
層13の設置が不可欠の条件となる。
前記２次元電子ガスの濃度について、第３図及び第４
図を用いて説明する。第３図は第１図の層構造からアン
ドープInGaAs層13を除いた構造におけるバンドダイヤグ
ラムを示し、第４図は第１図の層構造におけるバンドダ
イヤグラムを示すものである。いずれの図においても、
Ｘ軸方向は層構造の分布を表わし、Ｙ軸方向はエネルギ
ーバンドを表わしている。また、Ｘ軸に平行な一点鎖線
はフェルミ準位を示している。
図を用いて説明する。第３図は第１図の層構造からアン
ドープInGaAs層13を除いた構造におけるバンドダイヤグ
ラムを示し、第４図は第１図の層構造におけるバンドダ
イヤグラムを示すものである。いずれの図においても、
Ｘ軸方向は層構造の分布を表わし、Ｙ軸方向はエネルギ
ーバンドを表わしている。また、Ｘ軸に平行な一点鎖線
はフェルミ準位を示している。
先ず第３図のアンドープInGaAs層13のない場合におい
て、InAlAsのスペーサ層14とアンドープInP層12との、
バンド不連続Ａは、約0.24eVと物理的に決定されている
値しかとり得ない。そのため、InPに格子整合したInAlA
sを用いる場合には、InPのInAlAs側界面に形成される２
次元電子ガスの濃度は、物理的に決定される値以上にす
ることができない。従って、n+InAlAs/アンドープInP系
のHEMT構造における最大飽和電流は、これらの材料によ
って決定されてしまうことになる。このことは、スペー
サ層14を設けないn+InAlAs/アンドープInP系について
も、同様のことがいえる。
て、InAlAsのスペーサ層14とアンドープInP層12との、
バンド不連続Ａは、約0.24eVと物理的に決定されている
値しかとり得ない。そのため、InPに格子整合したInAlA
sを用いる場合には、InPのInAlAs側界面に形成される２
次元電子ガスの濃度は、物理的に決定される値以上にす
ることができない。従って、n+InAlAs/アンドープInP系
のHEMT構造における最大飽和電流は、これらの材料によ
って決定されてしまうことになる。このことは、スペー
サ層14を設けないn+InAlAs/アンドープInP系について
も、同様のことがいえる。
これに対し、アンドープInGaAs層13を設けた場合に
は、第４図のバンドダイヤグラムに示すように、スペー
サ層14とアンドープInGaAs層13とのバンド不連続Ｂが非
常に大きくなる。
は、第４図のバンドダイヤグラムに示すように、スペー
サ層14とアンドープInGaAs層13とのバンド不連続Ｂが非
常に大きくなる。
例えば、アンドープInP層12をキャリア密度２×1014c
m-3、膜厚１μｍとし、アンドープInGaAs層13をキャリ
ア密度３×1014cm-3、膜厚100Åとし、スペーサ層14を
キャリア密度５×1016cm-3、膜厚50Åとし、キャリア供
給量15をキャリア密度２×1018cm-3、膜厚1000Åとした
層構造を製作したところ、前記バンド不連続Ｂの値は約
0.52eVが得られた。この結果、アンドープInGaAs層13が
ない場合には、２次元電子ガス濃度が4.5×1011cm-2で
あったものが、アンドープInGaAs層13を導入することに
より、1.1×1012cm-2と２倍以上増加させることができ
た。
m-3、膜厚１μｍとし、アンドープInGaAs層13をキャリ
ア密度３×1014cm-3、膜厚100Åとし、スペーサ層14を
キャリア密度５×1016cm-3、膜厚50Åとし、キャリア供
給量15をキャリア密度２×1018cm-3、膜厚1000Åとした
層構造を製作したところ、前記バンド不連続Ｂの値は約
0.52eVが得られた。この結果、アンドープInGaAs層13が
ない場合には、２次元電子ガス濃度が4.5×1011cm-2で
あったものが、アンドープInGaAs層13を導入することに
より、1.1×1012cm-2と２倍以上増加させることができ
た。
このように、アンドープInP層12とスペーサ層14間に
薄いアンドープInGaAs層13を介在させることにより、２
次元電子ガス濃度の増加を図ることができる。この場合
において、アンドープInGaAs層13の膜厚は、キャリア供
給量15からの電子を通過させ、効果的に２次元電子ガス
濃度を高めるために、10〜200Åの範囲内とすることが
好ましい。
薄いアンドープInGaAs層13を介在させることにより、２
次元電子ガス濃度の増加を図ることができる。この場合
において、アンドープInGaAs層13の膜厚は、キャリア供
給量15からの電子を通過させ、効果的に２次元電子ガス
濃度を高めるために、10〜200Åの範囲内とすることが
好ましい。
本実施例においては、アンドープInP層12とn+InAlAs
層から成るキャリア供給層15とによって、n+InAlAs/ア
ンドープInP系のHEMT構造を構成したので、電子のピー
ク速度及び飽和速度を大きくすることができる。また、
FETの形成に際してドレイン耐圧の向上を図ることも可
能となる。
層から成るキャリア供給層15とによって、n+InAlAs/ア
ンドープInP系のHEMT構造を構成したので、電子のピー
ク速度及び飽和速度を大きくすることができる。また、
FETの形成に際してドレイン耐圧の向上を図ることも可
能となる。
さらに本実施例では、アンドープInP層12とキャリア
供給層15との間に薄いアンドープInGaAs層13を設けるこ
とにより、２次元電子ガスの濃度を高められるので、HE
MT構造の最大飽和電流を増大させ、最大ドレイン電流の
大きなFETを得ることができる。
供給層15との間に薄いアンドープInGaAs層13を設けるこ
とにより、２次元電子ガスの濃度を高められるので、HE
MT構造の最大飽和電流を増大させ、最大ドレイン電流の
大きなFETを得ることができる。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。例えば、第１図のスペーサ層14は必ず
しも設けなくてもよいし、また例示したキャリア密度、
膜厚及び温度条件等を実状に合わせて変更することも可
能である。
形が可能である。例えば、第１図のスペーサ層14は必ず
しも設けなくてもよいし、また例示したキャリア密度、
膜厚及び温度条件等を実状に合わせて変更することも可
能である。
（発明の効果） 以上詳細に説明したように、本発明によれば、チャネ
ル層をアンドープInP層及びアンドープInGaAs層で形成
し、キャリア供給層をn+InAlAs層で形成したので、アン
ドープInGaAs層の全域を含めてアンドープInP層の界面
近傍にも２次元電子ガス領域を形成することができる。
これにより、n+InAlAs/アンドープInP系のHEMT構造から
成る半導体素子が構成され、電子ピーク速度や飽和速度
を従来のHEMT構造より大きくすることができる。また、
FETのドレイン耐圧を向上させることも可能となる。
ル層をアンドープInP層及びアンドープInGaAs層で形成
し、キャリア供給層をn+InAlAs層で形成したので、アン
ドープInGaAs層の全域を含めてアンドープInP層の界面
近傍にも２次元電子ガス領域を形成することができる。
これにより、n+InAlAs/アンドープInP系のHEMT構造から
成る半導体素子が構成され、電子ピーク速度や飽和速度
を従来のHEMT構造より大きくすることができる。また、
FETのドレイン耐圧を向上させることも可能となる。
さらに、アンドープInP層とキャリア供給層間に膜厚1
0〜200Å範囲内のアンドープInGaAs層を設けることによ
り、２次元電子ガス濃度を大幅に増加できるので、例え
ばFETの形成に際してその最大飽和電流の増大を図るこ
とが可能となる。それ故、相互コンダクタンスやカット
オフ周波数等のFETの特性を向上させることができる。
0〜200Å範囲内のアンドープInGaAs層を設けることによ
り、２次元電子ガス濃度を大幅に増加できるので、例え
ばFETの形成に際してその最大飽和電流の増大を図るこ
とが可能となる。それ故、相互コンダクタンスやカット
オフ周波数等のFETの特性を向上させることができる。
第１図は本発明の実施例における半導体素子の層構造を
示す断面図、第２図は従来の半導体素子の層構造を示す
断面図、第３図は第１図の層構造からアンドープInGaAs
層を除いた構造におけるバンドダイヤグラム、及び第４
図は第１図の層構造におけるバンドダイヤグラムであ
る。 11……半絶縁性基板、12……アンドープInP層、13……
アンドープInGaAs層、14……スペーサ層、15……キャリ
ア供給層、16……２次元電子ガス領域。
示す断面図、第２図は従来の半導体素子の層構造を示す
断面図、第３図は第１図の層構造からアンドープInGaAs
層を除いた構造におけるバンドダイヤグラム、及び第４
図は第１図の層構造におけるバンドダイヤグラムであ
る。 11……半絶縁性基板、12……アンドープInP層、13……
アンドープInGaAs層、14……スペーサ層、15……キャリ
ア供給層、16……２次元電子ガス領域。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (1)
- 【請求項１】InPから成る半絶縁性基板上に形成された
アンドープInP層と該アンドープInP層上に膜厚が10〜20
0Åの範囲内で形成されたアンドープInGaAs層とで構成
されるチャネル層と、 前記アンドープInGaAs層上に直接またはスペーサ層を介
して形成され、前記チャネル層側に電子を供給して該ア
ンドープInGaAs層の全域と前記アンドープInP層のアン
ドープInGaAs層側界面近傍とに２次元電子ガス領域を形
成するためのn+InAlAs層から成るキャリア供給層とを、 有することを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6046489A JP2824269B2 (ja) | 1989-03-13 | 1989-03-13 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6046489A JP2824269B2 (ja) | 1989-03-13 | 1989-03-13 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239635A JPH02239635A (ja) | 1990-09-21 |
| JP2824269B2 true JP2824269B2 (ja) | 1998-11-11 |
Family
ID=13143017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6046489A Expired - Fee Related JP2824269B2 (ja) | 1989-03-13 | 1989-03-13 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824269B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610639B1 (ko) * | 2005-07-22 | 2006-08-09 | 삼성전기주식회사 | 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 |
-
1989
- 1989-03-13 JP JP6046489A patent/JP2824269B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02239635A (ja) | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06132318A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH0645366A (ja) | 電界効果トランジスタ | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| JPH088353B2 (ja) | 二次元ヘテロ接合素子 | |
| JPH0563005A (ja) | 電界効果トランジスタ | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP2824269B2 (ja) | 半導体素子 | |
| KR950007350B1 (ko) | 반도체장치 | |
| Kuroda et al. | HEMT with nonalloyed ohmic contacts using n+-InGaAs cap layer | |
| JP3447438B2 (ja) | 電界効果トランジスタ | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JP2652647B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP3233167B2 (ja) | 半導体装置 | |
| JPH025438A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2761211B2 (ja) | 半導体装置 | |
| JPH05315365A (ja) | 電界効果トランジスタ | |
| JPH09260643A (ja) | 高電子移動度トランジスタ | |
| JPH04321239A (ja) | 電界効果型トランジスタ | |
| JP2680812B2 (ja) | 半導体装置 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| Belenky et al. | Microwave performance of top-collector charge injection transistors on InP substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070904 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080904 |
|
| LAPS | Cancellation because of no payment of annual fees |