JPH0645366A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0645366A JPH0645366A JP3060636A JP6063691A JPH0645366A JP H0645366 A JPH0645366 A JP H0645366A JP 3060636 A JP3060636 A JP 3060636A JP 6063691 A JP6063691 A JP 6063691A JP H0645366 A JPH0645366 A JP H0645366A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron supply
- gaas
- supply layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims description 46
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 25
- 125000005842 heteroatom Chemical group 0.000 abstract description 8
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000003574 free electron Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000370685 Arge Species 0.000 description 1
- 241001663154 Electron Species 0.000 description 1
- 101100365516 Mus musculus Psat1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000001072 heteroaryl group Chemical group 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 電力ＦＥＴの電力と利得とを向上させる。
【構成】 深い順位を殆ど無視できる上にドープされた
第１の半導体層からなる少なくとも１つの電子供給層28
と、この電子供給層28よりも電子親和力の大きいノンド
ープの第２の半導体層からなる少なくとも１つのチャン
ネル層26と、によって構成された少なくとも１つのヘテ
ロ接合を有するヘテロ接合構造24と、このヘテロ接合構
造24上に設けられ、電子供給層28と同じ導電型にドープ
された第３の半導体層32と、この第３の半導体層32上に
設けられたゲート電極36、ソース電極38及びドレイン電
極40とを、具備し、第３の半導体層32のドープ量を電子
供給層28よりも小さくしてある。
第１の半導体層からなる少なくとも１つの電子供給層28
と、この電子供給層28よりも電子親和力の大きいノンド
ープの第２の半導体層からなる少なくとも１つのチャン
ネル層26と、によって構成された少なくとも１つのヘテ
ロ接合を有するヘテロ接合構造24と、このヘテロ接合構
造24上に設けられ、電子供給層28と同じ導電型にドープ
された第３の半導体層32と、この第３の半導体層32上に
設けられたゲート電極36、ソース電極38及びドレイン電
極40とを、具備し、第３の半導体層32のドープ量を電子
供給層28よりも小さくしてある。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
に関し、特に電力電界効果トランジスタに関する。
に関し、特に電力電界効果トランジスタに関する。
【０００２】
【従来の技術】従来、マイクロ波帯の電力増幅器として
は、進行波管が使用されていたが、これに代えて、近
年、化合物半導体ＧａＡｓを用いたＭＥＳＦＥＴが注目
されている。このようなＭＥＳＦＥＴを進行波管に代え
て使用するためには、その電力、利得の向上を図る必要
がある。このようなＭＥＳＦＥＴの一例を図５に示す。
このＭＥＳＦＥＴは、半絶縁性ＧａＡｓ基板１上にｎ型
不純物がドープされた動作層となるＧａＡｓ層２を形成
し、この動作層２に間隔をおいてドレイン電極３とソー
ス電極４とを設け、これらの間にリセス５を設け、この
リセス５内に金属製のゲート電極６を設けたものであ
る。
は、進行波管が使用されていたが、これに代えて、近
年、化合物半導体ＧａＡｓを用いたＭＥＳＦＥＴが注目
されている。このようなＭＥＳＦＥＴを進行波管に代え
て使用するためには、その電力、利得の向上を図る必要
がある。このようなＭＥＳＦＥＴの一例を図５に示す。
このＭＥＳＦＥＴは、半絶縁性ＧａＡｓ基板１上にｎ型
不純物がドープされた動作層となるＧａＡｓ層２を形成
し、この動作層２に間隔をおいてドレイン電極３とソー
ス電極４とを設け、これらの間にリセス５を設け、この
リセス５内に金属製のゲート電極６を設けたものであ
る。
【０００３】このようなＭＥＳＦＥＴの最大電力は、そ
の最大チャンネル電流Ｉｆと、破壊耐圧電圧Ｖｂ（ゲー
ト電極６とドレイン電極３との間に印加することができ
る最大逆方向電圧）との積によって決定される。Ｉｆ
は、 Ｉｆ＝ｑ・Ｖｓ・Ｎｄ・Ｚ・ａ（１−Ｐｍ）・・・（１） で求められる(Hatukai Fukui“Channel Current Limita
ions in GaAs MESFETS”Solid-state Electonics Vol.2
2 P507-515参照) 。ここで、ｑは素電荷、Ｖｓは飽和速
度、Ｎｄは単位体積当たりの電荷量であるド−ピング濃
度、Ｚはゲート幅、ａはゲート電極６の直下のＧａＡｓ
層２の厚さ（第５図参照）、Ｐｍはゲートのドレイン側
端部における最小減少電位である。上式から明らかなよ
うにＩｆは厚さａと、動作層２のドーピング濃度Ｎｄ
と、動作層２のキャリアの飽和速度Ｖｓとの積に比例す
る。一方、ＶＢは、逆にＮｄとａの積、即ち単位面積当
たりの電荷量に反比例する。（WILLIAM R.FRENSLEY“Po
wer-Limiting Breakdown Effects in GaAs MESFET’s”
IEEE TRANSACTIONS ON ELECTRON DEVICES. Vol.ED-2 N
O.8 August 1981 p962-970参照) 。従って、飽和速度Ｖ
ｓを増加させても、Ｎｄとａの積を増加させることな
く、即ち破壊耐圧ＶＢを増加させることなく、最大チャ
ンネル電流Ｉｆを増加させることができる。
の最大チャンネル電流Ｉｆと、破壊耐圧電圧Ｖｂ（ゲー
ト電極６とドレイン電極３との間に印加することができ
る最大逆方向電圧）との積によって決定される。Ｉｆ
は、 Ｉｆ＝ｑ・Ｖｓ・Ｎｄ・Ｚ・ａ（１−Ｐｍ）・・・（１） で求められる(Hatukai Fukui“Channel Current Limita
ions in GaAs MESFETS”Solid-state Electonics Vol.2
2 P507-515参照) 。ここで、ｑは素電荷、Ｖｓは飽和速
度、Ｎｄは単位体積当たりの電荷量であるド−ピング濃
度、Ｚはゲート幅、ａはゲート電極６の直下のＧａＡｓ
層２の厚さ（第５図参照）、Ｐｍはゲートのドレイン側
端部における最小減少電位である。上式から明らかなよ
うにＩｆは厚さａと、動作層２のドーピング濃度Ｎｄ
と、動作層２のキャリアの飽和速度Ｖｓとの積に比例す
る。一方、ＶＢは、逆にＮｄとａの積、即ち単位面積当
たりの電荷量に反比例する。（WILLIAM R.FRENSLEY“Po
wer-Limiting Breakdown Effects in GaAs MESFET’s”
IEEE TRANSACTIONS ON ELECTRON DEVICES. Vol.ED-2 N
O.8 August 1981 p962-970参照) 。従って、飽和速度Ｖ
ｓを増加させても、Ｎｄとａの積を増加させることな
く、即ち破壊耐圧ＶＢを増加させることなく、最大チャ
ンネル電流Ｉｆを増加させることができる。
【０００４】また、利得を向上させるには遮断周波数ｆ
T を向上させる必要がある。遮断周波数ｆT は、飽和速
度Ｖｓに比例し、ゲート長Ｌに反比例することが知られ
ている。即ち、遮断周波数ｆT は、電流増幅率が１とな
る周波数であるから、遮断周波数ｆT において、ゲート
とソース間の容量Ｃgsを流れる電流は、ゲート・ソース
間電圧をＶi とすると、ωＣgsＶi で表され、これとド
レインを流れる電流ｇｍＶi とが等しくなる。但し、ｇ
ｍは相互コンダクタンスである。従って、遮断周波数ｆ
T は、ｆT ＝ｇｍ／２πＣgsで表される。ここで、詳細
は省略するが、ｇｍはεＺＶｓ／Ｗで表される。但し、
εは動作層２の誘電率、Ｚはゲート幅、Ｗは動作層２の
空乏層の厚さである。また、ＣgsはεＬＺ／Ｗで表され
る。従って、ｆT ＝ｇｍ／２πＣgsに、上記ｇｍ、Ｃgs
の値を代入すると、遮断周波数ｆT は、飽和速度Ｖｓに
比例し、ゲート長Ｌに反比例するとの関係が得られる。
T を向上させる必要がある。遮断周波数ｆT は、飽和速
度Ｖｓに比例し、ゲート長Ｌに反比例することが知られ
ている。即ち、遮断周波数ｆT は、電流増幅率が１とな
る周波数であるから、遮断周波数ｆT において、ゲート
とソース間の容量Ｃgsを流れる電流は、ゲート・ソース
間電圧をＶi とすると、ωＣgsＶi で表され、これとド
レインを流れる電流ｇｍＶi とが等しくなる。但し、ｇ
ｍは相互コンダクタンスである。従って、遮断周波数ｆ
T は、ｆT ＝ｇｍ／２πＣgsで表される。ここで、詳細
は省略するが、ｇｍはεＺＶｓ／Ｗで表される。但し、
εは動作層２の誘電率、Ｚはゲート幅、Ｗは動作層２の
空乏層の厚さである。また、ＣgsはεＬＺ／Ｗで表され
る。従って、ｆT ＝ｇｍ／２πＣgsに、上記ｇｍ、Ｃgs
の値を代入すると、遮断周波数ｆT は、飽和速度Ｖｓに
比例し、ゲート長Ｌに反比例するとの関係が得られる。
【０００５】以上の理由により、必要とされるＶＢに要
求されるＮｄ・ａ積の条件下で、飽和速度Ｖｓを向上さ
せることは、電力及び利得を同時に増大させる有効な方
法である。飽和速度Ｖｓを向上させるには、図４に示す
ようなＨＥＭＴを用いることが有効な方法である。これ
は、半絶縁性ＧａＡｓ基板７上にノンドープＧａＡｓチ
ャンネル層８、高濃度にドープされたＮ−Ａｌx Ｇａ
1-x Ａｓ電子供給層９を積層し、ＭＥＳＦＥＴと同様に
リセス１０、ゲート電極１１、ドレイン電極１２、ソー
ス電極１３を設けてある。無論、電子供給層９よりもチ
ャンネル層８の方が電子親和力は大きく、電子供給層９
とチャンネル層８との界面にヘテロ接合が形成されてい
る。そして、チャンネル層８と電子供給層９との接合部
に飽和速度Ｖｓの大きい２次元電子ガスの層１４が形成
される。
求されるＮｄ・ａ積の条件下で、飽和速度Ｖｓを向上さ
せることは、電力及び利得を同時に増大させる有効な方
法である。飽和速度Ｖｓを向上させるには、図４に示す
ようなＨＥＭＴを用いることが有効な方法である。これ
は、半絶縁性ＧａＡｓ基板７上にノンドープＧａＡｓチ
ャンネル層８、高濃度にドープされたＮ−Ａｌx Ｇａ
1-x Ａｓ電子供給層９を積層し、ＭＥＳＦＥＴと同様に
リセス１０、ゲート電極１１、ドレイン電極１２、ソー
ス電極１３を設けてある。無論、電子供給層９よりもチ
ャンネル層８の方が電子親和力は大きく、電子供給層９
とチャンネル層８との界面にヘテロ接合が形成されてい
る。そして、チャンネル層８と電子供給層９との接合部
に飽和速度Ｖｓの大きい２次元電子ガスの層１４が形成
される。
【０００６】
【発明が解決しようとする課題】ＨＥＭＴにおいて、ヘ
テロ接合に形成される最大二次元キャリアＮｓ、即ち単
位面積当たりの電荷量は、 Ｎｓ＝〔２εＮ（ΔＥｃ−Ｅｆ）／ｑ〕1/2 ・・・（２） で表される。ここで、εはチャンネル層８の誘電率、Ｎ
はＮ−Ａｌx Ｇａ1-x Ａｓ電子供給層９の自由電子濃
度、ΔＥｃは伝導体オフセット、Ｅｆはフェルミ順位、
ｑは電荷量である。通常、電子供給層９には、ｘを０．
３とし、不純物としてシリコンＳｉを用いたＳｉドープ
Ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓを用いることが多いが、この
場合、ＮはＳｉのドーピングレベルに対し単調に増加し
ない。これは、ＳｉドープＮ−Ａｌ0.3 Ｇａ0.7 Ａｓ中
では、ＤＸセンターと呼ばれる深い順位が形成されるた
めで、Ｎ≒１×１０18ｃｍ-3が上限であり、そのため最
大二次元キャリアＮｓは、上式にε、ΔＥｃ、Ｅｆ、ｑ
にそれぞれ値を代入すると、約１×１０12ｃｍ-2とな
る。なお、ε＝８．８５×１０-14 ×１２．５、ΔＥｃ
＝０．２２４４ｅＶ、Ｅｆ≒０．１ｅＶ、ｑ＝１．６×
１０-19 である。ΔＥｃは、Ａｌ0.3 Ｇａ0.7 Ａｓのエ
ネルギーギャップを１．７９８ｅＶ、ＧａＡｓのエネル
ギーギャップを１．４２４ｅＶとし、両者の差に０．６
を乗算した値を採用している。ここで、飽和速度Ｖｓを
２×１０7 ｃｍ／秒とすると、最大チャンネル電流Ｉｆ
は、（１）式の単位面積当たりの電荷量Ｎｄ・ａの代わ
りに単位面積当たりの電荷量であるＮｓを用い、ＨＥＭ
Ｔであるので、二次元電子ガス層１４には空乏層が形成
されず、ａＰｍの項が省略され、 Ｉｆ＝ｑ・Ｖｓ・Ｎｓ・Ｚ・・・（３） で表される。これにｑ＝１．６×１０-19 （ｃ）、Ｖｓ
＝２×１０7 （ｃｍ／秒）、Ｎｓ＝１×１０12（ｃ
ｍ-2）、Ｚ＝０．１（ｍｍ）を代入すると、０．３２Ａ
／ｍｍとなる。一方、多段のゲートのリセスを有するＧ
ａＡｓＭＥＳＦＥＴの破壊耐圧ＶＢを２５Ｖ以上とする
ときには、Ｎｄ・ａ積を２．４×１０12ｃｈａｒｇｅ／
ｃｍ2 とする必要があることが知られており、この場合
のＩｆは（１）式より４００ｍＡ／ｍｍとなる。但し、
Ｚ＝０．１とする。従って、ＨＥＭＴのＩｆは、ＭＥＳ
ＦＥＴのＩｆより小さくなる。
テロ接合に形成される最大二次元キャリアＮｓ、即ち単
位面積当たりの電荷量は、 Ｎｓ＝〔２εＮ（ΔＥｃ−Ｅｆ）／ｑ〕1/2 ・・・（２） で表される。ここで、εはチャンネル層８の誘電率、Ｎ
はＮ−Ａｌx Ｇａ1-x Ａｓ電子供給層９の自由電子濃
度、ΔＥｃは伝導体オフセット、Ｅｆはフェルミ順位、
ｑは電荷量である。通常、電子供給層９には、ｘを０．
３とし、不純物としてシリコンＳｉを用いたＳｉドープ
Ｎ−Ａｌ0.3 Ｇａ0.7 Ａｓを用いることが多いが、この
場合、ＮはＳｉのドーピングレベルに対し単調に増加し
ない。これは、ＳｉドープＮ−Ａｌ0.3 Ｇａ0.7 Ａｓ中
では、ＤＸセンターと呼ばれる深い順位が形成されるた
めで、Ｎ≒１×１０18ｃｍ-3が上限であり、そのため最
大二次元キャリアＮｓは、上式にε、ΔＥｃ、Ｅｆ、ｑ
にそれぞれ値を代入すると、約１×１０12ｃｍ-2とな
る。なお、ε＝８．８５×１０-14 ×１２．５、ΔＥｃ
＝０．２２４４ｅＶ、Ｅｆ≒０．１ｅＶ、ｑ＝１．６×
１０-19 である。ΔＥｃは、Ａｌ0.3 Ｇａ0.7 Ａｓのエ
ネルギーギャップを１．７９８ｅＶ、ＧａＡｓのエネル
ギーギャップを１．４２４ｅＶとし、両者の差に０．６
を乗算した値を採用している。ここで、飽和速度Ｖｓを
２×１０7 ｃｍ／秒とすると、最大チャンネル電流Ｉｆ
は、（１）式の単位面積当たりの電荷量Ｎｄ・ａの代わ
りに単位面積当たりの電荷量であるＮｓを用い、ＨＥＭ
Ｔであるので、二次元電子ガス層１４には空乏層が形成
されず、ａＰｍの項が省略され、 Ｉｆ＝ｑ・Ｖｓ・Ｎｓ・Ｚ・・・（３） で表される。これにｑ＝１．６×１０-19 （ｃ）、Ｖｓ
＝２×１０7 （ｃｍ／秒）、Ｎｓ＝１×１０12（ｃ
ｍ-2）、Ｚ＝０．１（ｍｍ）を代入すると、０．３２Ａ
／ｍｍとなる。一方、多段のゲートのリセスを有するＧ
ａＡｓＭＥＳＦＥＴの破壊耐圧ＶＢを２５Ｖ以上とする
ときには、Ｎｄ・ａ積を２．４×１０12ｃｈａｒｇｅ／
ｃｍ2 とする必要があることが知られており、この場合
のＩｆは（１）式より４００ｍＡ／ｍｍとなる。但し、
Ｚ＝０．１とする。従って、ＨＥＭＴのＩｆは、ＭＥＳ
ＦＥＴのＩｆより小さくなる。
【０００７】また、ＨＥＭＴの破壊耐圧Ｖｂも、ＭＥＳ
ＦＥＴと同様に、電子供給層９内の単位面積当たりの電
荷量、即ち電子供給層９のドーピング濃度Ｎｄと、その
厚みａとの積に反比例する。最大二次元キャリアＮｓを
約１×１０12ｃｍ-2とするためには、シリコンのドーピ
ング量を４×１０18ｃｍ-3とし、厚みａを３５０Åとす
る必要がある。即ち、Ｎｓを約１×１０12ｃｍ-2とする
ための自由電子濃度Ｎは、（２）より、 Ｎ＝ｑεＮｓ2 ／２ε（ΔＥｃ−Ｅｆ） となり、ｑ、ε、Ｎｓ、ΔＥｃ、Ｅｆに上述した値を代
入すると、Ｎは５．８３×１０17ｃｍ-3となる。Ｎ−Ａ
ｌx Ｇａ1-x Ａｓの自由電子濃度Ｎは、深い順位が形成
されるので、シリコンのドーピングレベルに対してｘ＝
０．３で約１０乃至２０％となり、シリコンのドーピン
グレベルに対して１５％とすると、シリコンのドーピン
グ量Ｎｄは５．８３×１０17／０．１５≒４×１０18ｃ
ｍ-3となる。また二次元キャリアＮｓは、これを供給す
るための電子供給層９の厚みｄと自由電子濃度Ｎとの積
によって定まるので、ｄはＮｓ／Ｎ＝１×１０12／５．
８３×１０17≒１７２Åとなる。また、ゲート電極１１
は金属製であるので、電子供給層９には空乏層が形成さ
れる。この空乏層の厚みＷは、ゲートバイアスが０Ｖの
状態で Ｗ＝（２εＶｂ／ｑＮ）-1/2 で求められる。ここで、Ｖｂは内部電位で、この場合
０．９２Ｖであり、Ｗは１７８Åとなる。従って、電子
供給層の厚さａは、ｄ＋Ｗの３５０Åとなる。
ＦＥＴと同様に、電子供給層９内の単位面積当たりの電
荷量、即ち電子供給層９のドーピング濃度Ｎｄと、その
厚みａとの積に反比例する。最大二次元キャリアＮｓを
約１×１０12ｃｍ-2とするためには、シリコンのドーピ
ング量を４×１０18ｃｍ-3とし、厚みａを３５０Åとす
る必要がある。即ち、Ｎｓを約１×１０12ｃｍ-2とする
ための自由電子濃度Ｎは、（２）より、 Ｎ＝ｑεＮｓ2 ／２ε（ΔＥｃ−Ｅｆ） となり、ｑ、ε、Ｎｓ、ΔＥｃ、Ｅｆに上述した値を代
入すると、Ｎは５．８３×１０17ｃｍ-3となる。Ｎ−Ａ
ｌx Ｇａ1-x Ａｓの自由電子濃度Ｎは、深い順位が形成
されるので、シリコンのドーピングレベルに対してｘ＝
０．３で約１０乃至２０％となり、シリコンのドーピン
グレベルに対して１５％とすると、シリコンのドーピン
グ量Ｎｄは５．８３×１０17／０．１５≒４×１０18ｃ
ｍ-3となる。また二次元キャリアＮｓは、これを供給す
るための電子供給層９の厚みｄと自由電子濃度Ｎとの積
によって定まるので、ｄはＮｓ／Ｎ＝１×１０12／５．
８３×１０17≒１７２Åとなる。また、ゲート電極１１
は金属製であるので、電子供給層９には空乏層が形成さ
れる。この空乏層の厚みＷは、ゲートバイアスが０Ｖの
状態で Ｗ＝（２εＶｂ／ｑＮ）-1/2 で求められる。ここで、Ｖｂは内部電位で、この場合
０．９２Ｖであり、Ｗは１７８Åとなる。従って、電子
供給層の厚さａは、ｄ＋Ｗの３５０Åとなる。
【０００８】このようにＨＥＭＴのドーピング濃度Ｎｄ
が４×１０18ｃｍ-3で、電子供給層９の厚さａが３５０
Åであるので、Ｎｄ・ａは１４×１０12ｃｍ-2となり、
通常のＧａＡｓＭＥＳＦＥＴのＮａ積２．４×１０12よ
りも格段に小さくなり、耐圧ＶＢは、４乃至５Ｖと非常
に小さくなる。即ち、ＨＥＭＴは、飽和速度Ｖｓを速く
できるので、遮断周波数ｆT が高く、利得の向上は期待
できるが、Ｉｆが小さく、かつ破壊耐圧Ｖｂが小さいの
で電力を向上させることが困難である。
が４×１０18ｃｍ-3で、電子供給層９の厚さａが３５０
Åであるので、Ｎｄ・ａは１４×１０12ｃｍ-2となり、
通常のＧａＡｓＭＥＳＦＥＴのＮａ積２．４×１０12よ
りも格段に小さくなり、耐圧ＶＢは、４乃至５Ｖと非常
に小さくなる。即ち、ＨＥＭＴは、飽和速度Ｖｓを速く
できるので、遮断周波数ｆT が高く、利得の向上は期待
できるが、Ｉｆが小さく、かつ破壊耐圧Ｖｂが小さいの
で電力を向上させることが困難である。
【０００９】即ち、従来のＮ−ＡｌＧａＡｓ／ＧａＡｓ
のＨＥＭＴでは、飽和速度Ｖｓを向上させることができ
るが、Ｎ−ＡｌＧａＡｓの自由電子濃度に上限があり、
それにより最大チャンネル電流Ｉｆを大きくできない上
に、破壊耐圧がＭＥＳＦＥＴの半分以下であるという問
題点があった。
のＨＥＭＴでは、飽和速度Ｖｓを向上させることができ
るが、Ｎ−ＡｌＧａＡｓの自由電子濃度に上限があり、
それにより最大チャンネル電流Ｉｆを大きくできない上
に、破壊耐圧がＭＥＳＦＥＴの半分以下であるという問
題点があった。
【００１０】
【課題を解決するための手段】本発明は、上記の問題点
を解決するためになされたもので、深い順位を殆ど無視
できる上にドープされた第１の半導体層からなる少なく
とも１つの電子供給層と、この第１の半導体層よりも電
子親和力の大きいノンドープの第２の半導体層からなる
少なくとも１つのチャンネル層と、によって構成された
少なくとも１つのヘテロ接合を有するヘテロ接合構体
と、このヘテロ接合構体上に設けられ上記電子供給層と
同じ導電型にドープされた第３の半導体層と、この第３
の半導体層上に設けられたゲート電極、ソース電極及び
ドレイン電極とを、具備し、第３の半導体層のドープ量
を上記電子供給層よりも小さくしたものである。上記電
子供給層としてはＧａＡｓを、上記チャンネル層として
はＩｎＧａＡｓを、第３の半導体層としてＧａＡｓを使
用することができ、また上記電子供給層としてＡｌＧａ
Ａｓを、上記チャンネル層としてＩｎＧａＡｓを、第３
の半導体層としてＧａＡｓを使用することができる。ま
た、上記ヘテロ接合構体は、上記電子供給層の両側にそ
れぞれヘテロ接合を形成するように上記電子供給層の両
側にそれぞれチャンネル層を設けたものとすることがで
き、また上記ヘテロ接合構体は、ヘテロ接合を形成して
いる電子供給層とチャンネル層との対を複数対有するも
のとすることもできる。
を解決するためになされたもので、深い順位を殆ど無視
できる上にドープされた第１の半導体層からなる少なく
とも１つの電子供給層と、この第１の半導体層よりも電
子親和力の大きいノンドープの第２の半導体層からなる
少なくとも１つのチャンネル層と、によって構成された
少なくとも１つのヘテロ接合を有するヘテロ接合構体
と、このヘテロ接合構体上に設けられ上記電子供給層と
同じ導電型にドープされた第３の半導体層と、この第３
の半導体層上に設けられたゲート電極、ソース電極及び
ドレイン電極とを、具備し、第３の半導体層のドープ量
を上記電子供給層よりも小さくしたものである。上記電
子供給層としてはＧａＡｓを、上記チャンネル層として
はＩｎＧａＡｓを、第３の半導体層としてＧａＡｓを使
用することができ、また上記電子供給層としてＡｌＧａ
Ａｓを、上記チャンネル層としてＩｎＧａＡｓを、第３
の半導体層としてＧａＡｓを使用することができる。ま
た、上記ヘテロ接合構体は、上記電子供給層の両側にそ
れぞれヘテロ接合を形成するように上記電子供給層の両
側にそれぞれチャンネル層を設けたものとすることがで
き、また上記ヘテロ接合構体は、ヘテロ接合を形成して
いる電子供給層とチャンネル層との対を複数対有するも
のとすることもできる。
【００１１】
【作用】本発明によれば、ヘテロ接合構体の電子供給層
とチャンネル層との界面に二次元電子ガス層が形成され
る。そして、ゲート電極とソース電極との間にゲート電
圧を印加すると、この二次元ガスが制御されて、ソース
電極とゲート電極との間に電流が流れる。また、第３の
半導体層内において、ソース電極とゲート電極との間を
電流を流れる。従って、Ｉｆが増加する。そして、電子
供給層の部分のみ高濃度にドープし、第３の半導体層の
部分を低濃度にドープしているので、破壊耐圧を大きく
できる。
とチャンネル層との界面に二次元電子ガス層が形成され
る。そして、ゲート電極とソース電極との間にゲート電
圧を印加すると、この二次元ガスが制御されて、ソース
電極とゲート電極との間に電流が流れる。また、第３の
半導体層内において、ソース電極とゲート電極との間を
電流を流れる。従って、Ｉｆが増加する。そして、電子
供給層の部分のみ高濃度にドープし、第３の半導体層の
部分を低濃度にドープしているので、破壊耐圧を大きく
できる。
【００１２】
【実施例】図１に本発明の１実施例を示す。この電力Ｆ
ＥＴは、半絶縁性基板、例えばＧａＡｓ基板２０を有
し、この基板は例えば厚さが３０乃至５０μｍのもので
ある。このＧａＡｓ基板２０上には、バッファ層、例え
ばノンドープＧａＡｓ層２２が形成されている。このノ
ンドープＧａＡｓ層２２は、例えば１μｍの厚さに形成
されている。
ＥＴは、半絶縁性基板、例えばＧａＡｓ基板２０を有
し、この基板は例えば厚さが３０乃至５０μｍのもので
ある。このＧａＡｓ基板２０上には、バッファ層、例え
ばノンドープＧａＡｓ層２２が形成されている。このノ
ンドープＧａＡｓ層２２は、例えば１μｍの厚さに形成
されている。
【００１３】このノンドープＧａＡｓ層２２上に、ヘテ
ロ接合構体２４が形成されている。このヘテロ接合構体
２４は、第１の半導体層、例えば電子供給層２８と、こ
れの下側に設けられた第２の半導体層、例えばチャンネ
ル層２６とからなり、このチャンネル層２６は、ノンド
ープＧａＡｓ層２２上に設けられている。このチャンネ
ル層２６と電子供給層２８との界面には、ヘテロ接合が
形成されている。その結果、この接合面に二次元電子ガ
ス層３０が形成される。このチャンネル層２６として
は、飽和速度ＶｓがＧａＡｓよりも大きいので、ノンド
ープのＩｎx Ｇａ1-Ａｓが用いられている。また、電子
供給層２８には、Ｉｎx Ｇａ1-Ａｓよりも電子親和力が
小さく、かつ深い不純物順位が少なく、これに例えば不
純物としてシリコンをドープした際に、そのドーピング
濃度Ｎｄと、キャリア濃度Ｎがほぼ一致するので、Ｇａ
Ａｓを用いている。Ｉｎx Ｇａ1-Ａｓの飽和速度Ｖｓ
は、そのＩｎの組成比ｘに依存し、ｘと共に増加する。
ＧａＡｓとＩｎx Ｇａ1-x Ａｓとは、格子整合ができな
いので、格子不整合による転位が発生する臨界膜厚より
も小さい厚さにチャンネル層２６の厚さを制限する必要
がある。臨界膜厚はｘの増大と共に減少し、チャンネル
としてｘ＝１５％、厚さが１５０ÅがＧａＡｓとのヘテ
ロ接合に対し最適とされている。従って、この実施例で
は、チャンネル層２６の厚さを１５０Åとしている。ま
た、ＧａＡｓのキャリア濃度Ｎを１．５×１０18ｃｍ-3
とした場合、電子供給層２８の厚さｄは、二次元電子濃
度Ｎｓと、キャリア濃度Ｎとの比Ｎｓ／Ｎで求められ、
後述するようにＮｓを０．８８８×１０12ｃｍ-2と選択
しているので、厚さｄは計算上約６０Åで充分である。
しかし、後述するように、この電子供給層２６はＭＢＥ
等によって製造されるので、その際に生じるロスを見越
して、約１００Åの厚さとされている。
ロ接合構体２４が形成されている。このヘテロ接合構体
２４は、第１の半導体層、例えば電子供給層２８と、こ
れの下側に設けられた第２の半導体層、例えばチャンネ
ル層２６とからなり、このチャンネル層２６は、ノンド
ープＧａＡｓ層２２上に設けられている。このチャンネ
ル層２６と電子供給層２８との界面には、ヘテロ接合が
形成されている。その結果、この接合面に二次元電子ガ
ス層３０が形成される。このチャンネル層２６として
は、飽和速度ＶｓがＧａＡｓよりも大きいので、ノンド
ープのＩｎx Ｇａ1-Ａｓが用いられている。また、電子
供給層２８には、Ｉｎx Ｇａ1-Ａｓよりも電子親和力が
小さく、かつ深い不純物順位が少なく、これに例えば不
純物としてシリコンをドープした際に、そのドーピング
濃度Ｎｄと、キャリア濃度Ｎがほぼ一致するので、Ｇａ
Ａｓを用いている。Ｉｎx Ｇａ1-Ａｓの飽和速度Ｖｓ
は、そのＩｎの組成比ｘに依存し、ｘと共に増加する。
ＧａＡｓとＩｎx Ｇａ1-x Ａｓとは、格子整合ができな
いので、格子不整合による転位が発生する臨界膜厚より
も小さい厚さにチャンネル層２６の厚さを制限する必要
がある。臨界膜厚はｘの増大と共に減少し、チャンネル
としてｘ＝１５％、厚さが１５０ÅがＧａＡｓとのヘテ
ロ接合に対し最適とされている。従って、この実施例で
は、チャンネル層２６の厚さを１５０Åとしている。ま
た、ＧａＡｓのキャリア濃度Ｎを１．５×１０18ｃｍ-3
とした場合、電子供給層２８の厚さｄは、二次元電子濃
度Ｎｓと、キャリア濃度Ｎとの比Ｎｓ／Ｎで求められ、
後述するようにＮｓを０．８８８×１０12ｃｍ-2と選択
しているので、厚さｄは計算上約６０Åで充分である。
しかし、後述するように、この電子供給層２６はＭＢＥ
等によって製造されるので、その際に生じるロスを見越
して、約１００Åの厚さとされている。
【００１４】このヘテロ接合構体２４の電子供給層２８
上には、第３の半導体層、例えばＮ- ショットキーゲー
ト空乏層用ＧａＡｓ層３２が形成されている。このＧａ
Ａｓ層３２の中央には、公知の多段リセス３４が形成さ
れ、このリセス３４内に金属製のゲート電極３６が設け
られ、このゲート電極３６の両側にソース電極３８及び
ドレイン電極４０が形成されている。なお、ゲート電極
３６のゲート長は例えば０．５μｍである。
上には、第３の半導体層、例えばＮ- ショットキーゲー
ト空乏層用ＧａＡｓ層３２が形成されている。このＧａ
Ａｓ層３２の中央には、公知の多段リセス３４が形成さ
れ、このリセス３４内に金属製のゲート電極３６が設け
られ、このゲート電極３６の両側にソース電極３８及び
ドレイン電極４０が形成されている。なお、ゲート電極
３６のゲート長は例えば０．５μｍである。
【００１５】ショットキーゲート空乏層用ＧａＡｓ層３
２のドーピング量Ｎｄは、ＧａＡｓ層であるので、上述
したように、キャリア濃度Ｎとほぼ等しく、０．５乃至
０．８×１０17ｃｍ-3の範囲、例えば０．８×１０17ｃ
ｍ-3に選択されている。また、そのゲート電極３６の直
下の厚みａは０．１１μｍに選択されている。これは、
ゲートバイアスが０Ｖのとき、この厚みａ全体が空乏層
となるようにするためで、ゲートバイアス０Ｖでの空乏
層の厚みＷは、上述したように（２εＶｂ／ｑＮｄ）
1/2 で得られ、ε＝８．８５×１０-14 ×１２．５、内
部電位Ｖｂを０．７５Ｖ、ｑを１．６×１０-19 とする
と、約０．１１μｍとなる。従って、ａは０．１１μｍ
とされている。なお、これらノンドープＧａＡｓ層２
２、チャンネル層２６、電子供給層２８、ショットキー
ゲート空乏層用ＧａＡｓ層３２は、例えばＭＢＥ法によ
り作成され、リセス３４はエッチングによって、ゲート
電極３６、ソース電極３８、ドレイン電極４０は、それ
ぞれ例えば蒸着によって形成される。
２のドーピング量Ｎｄは、ＧａＡｓ層であるので、上述
したように、キャリア濃度Ｎとほぼ等しく、０．５乃至
０．８×１０17ｃｍ-3の範囲、例えば０．８×１０17ｃ
ｍ-3に選択されている。また、そのゲート電極３６の直
下の厚みａは０．１１μｍに選択されている。これは、
ゲートバイアスが０Ｖのとき、この厚みａ全体が空乏層
となるようにするためで、ゲートバイアス０Ｖでの空乏
層の厚みＷは、上述したように（２εＶｂ／ｑＮｄ）
1/2 で得られ、ε＝８．８５×１０-14 ×１２．５、内
部電位Ｖｂを０．７５Ｖ、ｑを１．６×１０-19 とする
と、約０．１１μｍとなる。従って、ａは０．１１μｍ
とされている。なお、これらノンドープＧａＡｓ層２
２、チャンネル層２６、電子供給層２８、ショットキー
ゲート空乏層用ＧａＡｓ層３２は、例えばＭＢＥ法によ
り作成され、リセス３４はエッチングによって、ゲート
電極３６、ソース電極３８、ドレイン電極４０は、それ
ぞれ例えば蒸着によって形成される。
【００１６】このように構成されたＦＥＴのＧａＡｓ／
Ｉｎ0.15Ｇａ0.85Ａｓでは、ＧａＡｓのエネルギーギャ
ップが１．４２４ｅＶであり、Ｉｎ0.15Ｇａ0.85Ａｓの
エネルギーギャップが１．１９４ｅＶであるので、両者
のエネルギーギャップの差ΔＥｇは０．２３ｅＶとな
り、ΔＥｃはΔＥｇの０．６とみなされるので、０．１
３８ｅＶとなる。一方、従来のＡｌ0.3 Ｇａ0.7 Ａｓ／
ＧａＡｓのＨＥＭＴでは、Ａｌ0.3 Ｇａ0.7 Ａｓのエネ
ルギーギャップが１．７９８ｅＶで、ＧａＡｓのエネル
ギーギャップが１．４２４ｅＶであるので、両者のエネ
ルギーギャップの差が０．３７４ｅＶとなり、ΔＥｃは
これに０．６を掛けて０．２２４４ｅＶとなる。従っ
て、ＧａＡｓ／Ｉｎ0.15Ｇａ0.75ＡｓのΔＥｃは、Ａｌ
0.3 Ｇａ0.7Ａｓ／ＧａＡｓの約６１．５％となり、同
一キャリア濃度では、ＧａＡｓ／Ｉｎ0.15Ｇａ0.85Ａｓ
の方が二次元電子濃度Ｎｓが減少する。
Ｉｎ0.15Ｇａ0.85Ａｓでは、ＧａＡｓのエネルギーギャ
ップが１．４２４ｅＶであり、Ｉｎ0.15Ｇａ0.85Ａｓの
エネルギーギャップが１．１９４ｅＶであるので、両者
のエネルギーギャップの差ΔＥｇは０．２３ｅＶとな
り、ΔＥｃはΔＥｇの０．６とみなされるので、０．１
３８ｅＶとなる。一方、従来のＡｌ0.3 Ｇａ0.7 Ａｓ／
ＧａＡｓのＨＥＭＴでは、Ａｌ0.3 Ｇａ0.7 Ａｓのエネ
ルギーギャップが１．７９８ｅＶで、ＧａＡｓのエネル
ギーギャップが１．４２４ｅＶであるので、両者のエネ
ルギーギャップの差が０．３７４ｅＶとなり、ΔＥｃは
これに０．６を掛けて０．２２４４ｅＶとなる。従っ
て、ＧａＡｓ／Ｉｎ0.15Ｇａ0.75ＡｓのΔＥｃは、Ａｌ
0.3 Ｇａ0.7Ａｓ／ＧａＡｓの約６１．５％となり、同
一キャリア濃度では、ＧａＡｓ／Ｉｎ0.15Ｇａ0.85Ａｓ
の方が二次元電子濃度Ｎｓが減少する。
【００１７】しかし、Ｉｎ0.15Ｇａ0.85Ａｓの飽和速度
Ｖｓは、約２．４×１０7 ｃｍ／秒であり、Ａｌ0.3 Ｇ
ａ0.7 Ａｓの飽和速度Ｖｓの約２．０×１０7 ｃｍ／秒
よりも約２０％増加するので、電子供給層２８のＧａＡ
ｓのキャリア濃度、厚さを上述したように１．５×１０
18ｃｍ-3、１００Åとすると、二次元電子濃度Ｎｓは、
フェルミ順位を０．１ｅＶとすると、 Ｎｓ＝〔２εＮ（ΔＥｃ−Ｅｆ）／ｑ〕1/2 ＝(2×8.85×10-14 ×12.5×1.5 ×1018×0.038/1.6 ×10-19)1/2 ＝0.888 ×10 12 となる。一方、従来のＡｌ0.3 Ｇａ0.7 Ａｓ／ＧａＡｓ
のＨＥＭＴの二次元電子濃度は、上述したように1.0 ×
1012であるので、この実施例の二次元電子濃度Ｎｓは従
来のＨＥＭＴの約89％に減少する。 しかし、最大チャ
ンネル電流Ｉｆは式（３）により、この実施例の場合、
ゲート幅Ｚを従来のものと同様に０．１とすると、３４
２ｍＡ／ｍｍとなり、従来のＨＥＭＴの場合の３２０ｍ
Ａ／ｍｍよりも約７％増加する。
Ｖｓは、約２．４×１０7 ｃｍ／秒であり、Ａｌ0.3 Ｇ
ａ0.7 Ａｓの飽和速度Ｖｓの約２．０×１０7 ｃｍ／秒
よりも約２０％増加するので、電子供給層２８のＧａＡ
ｓのキャリア濃度、厚さを上述したように１．５×１０
18ｃｍ-3、１００Åとすると、二次元電子濃度Ｎｓは、
フェルミ順位を０．１ｅＶとすると、 Ｎｓ＝〔２εＮ（ΔＥｃ−Ｅｆ）／ｑ〕1/2 ＝(2×8.85×10-14 ×12.5×1.5 ×1018×0.038/1.6 ×10-19)1/2 ＝0.888 ×10 12 となる。一方、従来のＡｌ0.3 Ｇａ0.7 Ａｓ／ＧａＡｓ
のＨＥＭＴの二次元電子濃度は、上述したように1.0 ×
1012であるので、この実施例の二次元電子濃度Ｎｓは従
来のＨＥＭＴの約89％に減少する。 しかし、最大チャ
ンネル電流Ｉｆは式（３）により、この実施例の場合、
ゲート幅Ｚを従来のものと同様に０．１とすると、３４
２ｍＡ／ｍｍとなり、従来のＨＥＭＴの場合の３２０ｍ
Ａ／ｍｍよりも約７％増加する。
【００１８】一方、ショットキーゲート空乏層用ＧａＡ
ｓ層３２におけるゲート順バイアス時の最大電流Ｉｆ
は、式（１）によって求められる。ここで、ａは上述し
たように０．１１μｍであり、Ｐｍは、上記Fukui 文献
に示されているように Ｐｍ≒０．９４（ＥｃＬ／Ｗｐ）1/2 で求められる。ここで、Ｅｃは臨界電界、Ｌはゲート
長、Ｗｐは全ゲートピンチオフ電圧である。なお、Ｗｐ
は０バイアス時を基準とするので、障壁電圧に等しく、
例えば０．７５Ｖであり、飽和速度Ｖｓを１．４×１０
7 ｃｍ／秒、Ｅｃは上記Fukui 文献に示されているよう
に０．２９とすると、Ｐｍは０．３９７となる。従っ
て、式（１）により、Ｉｆは１１９ｍＡ／ｍｍとなる。
よって、ドレイン、ソース間を流れる最大チャンネル電
流は、４６１ｍＡ／ｍｍ（３４２ｍＡ／ｍｍ＋１１９ｍ
Ａ／ｍｍ）となり、通常のＧａＡｓのＭＥＳＦＥＴの最
大チャンネル電流４００ｍＡ／ｍｍよりも大きい。な
お、この場合の順バイアス電圧は例えば１．５Ｖであ
る。
ｓ層３２におけるゲート順バイアス時の最大電流Ｉｆ
は、式（１）によって求められる。ここで、ａは上述し
たように０．１１μｍであり、Ｐｍは、上記Fukui 文献
に示されているように Ｐｍ≒０．９４（ＥｃＬ／Ｗｐ）1/2 で求められる。ここで、Ｅｃは臨界電界、Ｌはゲート
長、Ｗｐは全ゲートピンチオフ電圧である。なお、Ｗｐ
は０バイアス時を基準とするので、障壁電圧に等しく、
例えば０．７５Ｖであり、飽和速度Ｖｓを１．４×１０
7 ｃｍ／秒、Ｅｃは上記Fukui 文献に示されているよう
に０．２９とすると、Ｐｍは０．３９７となる。従っ
て、式（１）により、Ｉｆは１１９ｍＡ／ｍｍとなる。
よって、ドレイン、ソース間を流れる最大チャンネル電
流は、４６１ｍＡ／ｍｍ（３４２ｍＡ／ｍｍ＋１１９ｍ
Ａ／ｍｍ）となり、通常のＧａＡｓのＭＥＳＦＥＴの最
大チャンネル電流４００ｍＡ／ｍｍよりも大きい。な
お、この場合の順バイアス電圧は例えば１．５Ｖであ
る。
【００１９】しかも、この場合の単位面積当たりの電荷
量は、1.5 ×1018ｃｍ-3×1 ×10-6ｃｍ＋0.8 ×1017
ｃｍ-3×1.1 ×10-5ｃｍ＝2.38×1012charge/cm2
となり、上述した2.4 ×1012 charge/cm2以下であり、
破壊耐圧ＶＢも２５Ｖ前後の値が得られる。
量は、1.5 ×1018ｃｍ-3×1 ×10-6ｃｍ＋0.8 ×1017
ｃｍ-3×1.1 ×10-5ｃｍ＝2.38×1012charge/cm2
となり、上述した2.4 ×1012 charge/cm2以下であり、
破壊耐圧ＶＢも２５Ｖ前後の値が得られる。
【００２０】図２は、従来のＧａＡｓのＭＥＳＦＥＴ
と、この実施例のＦＥＴの最大チャンネル電流Ｉｆ、破
壊耐圧ＶＢ、相互コンダクタンスｇｍの比較である。従
来のＧａＡｓでは、Ｉｆが４００ｍＡ／ｍｍ、Ｖｂが２
７Ｖ、最大ｇｍが２４ｍｓ（ＶDS＝３Ｖ）であるのに対
し、この実施例のＦＥＴでは、Ｖｂが２５Ｖ、Ｉｆが４
６０ｍＡ／ｍｍ、ｇｍが３３．２ｍｓ（ＶDS＝３Ｖ）と
破壊耐圧ＶＢを劣化させることなく、Ｉｆ、ｇｍを向上
させることができる。ｇｍは上述したように、ｇｍはε
ＺＶｓ／Ｗで表されるので、この実施例では、飽和速度
Ｖｓが速くなっているので、ｇｍも向上している。
と、この実施例のＦＥＴの最大チャンネル電流Ｉｆ、破
壊耐圧ＶＢ、相互コンダクタンスｇｍの比較である。従
来のＧａＡｓでは、Ｉｆが４００ｍＡ／ｍｍ、Ｖｂが２
７Ｖ、最大ｇｍが２４ｍｓ（ＶDS＝３Ｖ）であるのに対
し、この実施例のＦＥＴでは、Ｖｂが２５Ｖ、Ｉｆが４
６０ｍＡ／ｍｍ、ｇｍが３３．２ｍｓ（ＶDS＝３Ｖ）と
破壊耐圧ＶＢを劣化させることなく、Ｉｆ、ｇｍを向上
させることができる。ｇｍは上述したように、ｇｍはε
ＺＶｓ／Ｗで表されるので、この実施例では、飽和速度
Ｖｓが速くなっているので、ｇｍも向上している。
【００２１】図３は、本発明による構造を用いた全ゲー
ト幅１０．５ｍｍの内部整合型ＦＥＴと従来構造の同一
ゲート幅の内部整合型ＦＥＴとの、１４．２５ＧＨｚで
の高周波特性の比較を示したもので、本発明によるＦＥ
Ｔの飽和出力（Ｐｓａｔ）、直線利得（ＧLP）共に１ｄ
Ｂ向上している。
ト幅１０．５ｍｍの内部整合型ＦＥＴと従来構造の同一
ゲート幅の内部整合型ＦＥＴとの、１４．２５ＧＨｚで
の高周波特性の比較を示したもので、本発明によるＦＥ
Ｔの飽和出力（Ｐｓａｔ）、直線利得（ＧLP）共に１ｄ
Ｂ向上している。
【００２２】上記の実施例では、電子供給層２８として
ＧａＡｓ層を用いたが、これに代えてＡｌX Ｇａ1-X Ａ
ｓ（０＜ｘ≦０．２）を使用してもよい。また、上記の
実施例では、ヘテロ接合構体２４として電子供給層２８
の下側にチャンネル層２６を１層だけ設けたものを示し
たが、電子供給層２８の上下にそれぞれヘテロ接合を形
成するように電子供給層２８の上下に１層ずつチャンネ
ル層２６を設けてもよい。無論、電子供給層２８として
ＡｌX Ｇａ1-X Ａｓ（０＜ｘ≦０．２）を使用した場合
も同様である。また、上記の実施例では、ヘテロ接合構
体２４として電子供給層２８の下側にチャンネル層２６
を１層だけ設けたものを示したが、このように対にした
ものを複数対設けてもよい。無論、電子供給層２８とし
てＡｌXGa1-X Ａｓ（０＜ｘ≦０．２）を使用した場合
も同様である。但し、この場合には、各電子供給層にお
ける単位面積当たりの電荷量の合計値と、ショットキー
ゲート空乏層用ＧａＡｓ層３２における単位面積当たり
の電荷量との加算値が、上述した２．４×１０12ｃｈar
ge/cm2以下となるように、各電子供給層の厚さとドーピ
ング濃度とを選択する必要がある。無論、この場合で
も、電子供給層２８としてＡｌX Ｇａ1-X Ａｓ（０＜ｘ
≦０．２）を使用することができる。また、ショットキ
ーゲート空乏層用ＧａＡｓ層３２を第３の半導体層とし
て使用したが、これに代えてＩｎx Ｇａ 1-xＡｓ（ｘ＞
０）層を使用することもできる。
ＧａＡｓ層を用いたが、これに代えてＡｌX Ｇａ1-X Ａ
ｓ（０＜ｘ≦０．２）を使用してもよい。また、上記の
実施例では、ヘテロ接合構体２４として電子供給層２８
の下側にチャンネル層２６を１層だけ設けたものを示し
たが、電子供給層２８の上下にそれぞれヘテロ接合を形
成するように電子供給層２８の上下に１層ずつチャンネ
ル層２６を設けてもよい。無論、電子供給層２８として
ＡｌX Ｇａ1-X Ａｓ（０＜ｘ≦０．２）を使用した場合
も同様である。また、上記の実施例では、ヘテロ接合構
体２４として電子供給層２８の下側にチャンネル層２６
を１層だけ設けたものを示したが、このように対にした
ものを複数対設けてもよい。無論、電子供給層２８とし
てＡｌXGa1-X Ａｓ（０＜ｘ≦０．２）を使用した場合
も同様である。但し、この場合には、各電子供給層にお
ける単位面積当たりの電荷量の合計値と、ショットキー
ゲート空乏層用ＧａＡｓ層３２における単位面積当たり
の電荷量との加算値が、上述した２．４×１０12ｃｈar
ge/cm2以下となるように、各電子供給層の厚さとドーピ
ング濃度とを選択する必要がある。無論、この場合で
も、電子供給層２８としてＡｌX Ｇａ1-X Ａｓ（０＜ｘ
≦０．２）を使用することができる。また、ショットキ
ーゲート空乏層用ＧａＡｓ層３２を第３の半導体層とし
て使用したが、これに代えてＩｎx Ｇａ 1-xＡｓ（ｘ＞
０）層を使用することもできる。
【００２３】
【発明の効果】以上のように、本発明によるＦＥＴで
は、電子供給層として深い順位を殆ど無視できる材料を
用いることによって、同一不純物ドープ量に対する二次
元キャリアを増加させ、かつ電子供給層のみを高濃度に
ドープし、ショットキーゲート電極によって空乏化する
第３の半導体層は低濃度にドープしているので、全イオ
ン化不純物濃度を減少することができ、破壊耐圧を向上
させることができる。また飽和速度の大きい二次元電子
と、第３の半導体層を移動するキャリアとの両者の和が
チャンネル電流となるので、最大チャンネル電流を大き
くすることができる。
は、電子供給層として深い順位を殆ど無視できる材料を
用いることによって、同一不純物ドープ量に対する二次
元キャリアを増加させ、かつ電子供給層のみを高濃度に
ドープし、ショットキーゲート電極によって空乏化する
第３の半導体層は低濃度にドープしているので、全イオ
ン化不純物濃度を減少することができ、破壊耐圧を向上
させることができる。また飽和速度の大きい二次元電子
と、第３の半導体層を移動するキャリアとの両者の和が
チャンネル電流となるので、最大チャンネル電流を大き
くすることができる。
【図１】本発明によるＦＥＴの１実施例の縦断面図であ
る。
る。
【図２】同実施例と従来のＧａＡｓＭＥＳＦＥＴとの直
流特性図である
流特性図である
【図３】同実施例と従来のＧａａｓＭＥＳＦＥＴとの高
周波特性図である。
周波特性図である。
【図４】従来のＮ−ＡｌＧａＡｓ／ＧａＡｓＨＥＭＴの
縦断面図である。
縦断面図である。
【図５】従来のＧａＡｓＭＥＳＦＥＴの縦断面図であ
る。
る。
２４ ヘテロ接合構体 ２６ チャンネル層（第２の半導体層） ２８ 電子供給層（第１の半導体層） ３２ Ｎ- ショットキーゲート空乏層用ＧａＡｓ層（第
３の半導体層） ３６ ゲート電極 ３８ ソース電極 ４０ ドレイン電極
３の半導体層） ３６ ゲート電極 ３８ ソース電極 ４０ ドレイン電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年３月６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】このようなＭＥＳＦＥＴの最大電力は、そ
の最大チャンネル電流Ｉｆと、破壊耐圧電圧ＶＢ（ゲー
ト電極６とドレイン電極３との間に印加することができ
る最大逆方向電圧）との積によって決定される。Ｉｆ
は、 Ｉｆ＝ｑ・Ｖｓ・Ｎｄ・Ｚ・ａ（１−Ｐｍ）・・・（１） で求められる(Hatuaki Fukui ■Channel Current Limit
aions in GaAs MESFETS■ Solid-state Electonics Vo
l.22 P507-515参照) 。ここで、ｑは素電荷、Ｖｓは飽
和速度、Ｎｄは単位体積当たりの電荷量であるド−ピン
グ濃度、Ｚはゲート幅、ａはゲート電極６の直下のＧａ
Ａｓ層２の厚さ（第５図参照）、Ｐｍはゲートのドレイ
ン側端部における最小減少電位によるチャンネル開口度
である。上式から明らかなようにＩｆは厚さａと、動作
層２のドーピング濃度Ｎｄと、動作層２のキャリアの飽
和速度Ｖｓとの積に比例する。一方、ＶＢは、逆にＮｄ
とａの積、即ち単位面積当たりの電荷量に反比例する。
（WILLIAM R.FRENSLEY■Power-Limiting Breakdown Eff
ects in GaAs MESFET■s■ IEEE TRANSACTIONS ON ELEC
TRON DEVICES. Vol.ED-28 NO.8 August 1981 p962-970
参照) 。従って、飽和速度Ｖｓを増加させても、Ｎｄと
ａの積を増加させることなく、即ち破壊耐圧ＶＢを減少
させることなく、最大チャンネル電流Ｉｆを増加させる
ことができる。
の最大チャンネル電流Ｉｆと、破壊耐圧電圧ＶＢ（ゲー
ト電極６とドレイン電極３との間に印加することができ
る最大逆方向電圧）との積によって決定される。Ｉｆ
は、 Ｉｆ＝ｑ・Ｖｓ・Ｎｄ・Ｚ・ａ（１−Ｐｍ）・・・（１） で求められる(Hatuaki Fukui ■Channel Current Limit
aions in GaAs MESFETS■ Solid-state Electonics Vo
l.22 P507-515参照) 。ここで、ｑは素電荷、Ｖｓは飽
和速度、Ｎｄは単位体積当たりの電荷量であるド−ピン
グ濃度、Ｚはゲート幅、ａはゲート電極６の直下のＧａ
Ａｓ層２の厚さ（第５図参照）、Ｐｍはゲートのドレイ
ン側端部における最小減少電位によるチャンネル開口度
である。上式から明らかなようにＩｆは厚さａと、動作
層２のドーピング濃度Ｎｄと、動作層２のキャリアの飽
和速度Ｖｓとの積に比例する。一方、ＶＢは、逆にＮｄ
とａの積、即ち単位面積当たりの電荷量に反比例する。
（WILLIAM R.FRENSLEY■Power-Limiting Breakdown Eff
ects in GaAs MESFET■s■ IEEE TRANSACTIONS ON ELEC
TRON DEVICES. Vol.ED-28 NO.8 August 1981 p962-970
参照) 。従って、飽和速度Ｖｓを増加させても、Ｎｄと
ａの積を増加させることなく、即ち破壊耐圧ＶＢを減少
させることなく、最大チャンネル電流Ｉｆを増加させる
ことができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】ＨＥＭＴにおいて、ヘ
テロ接合に形成される最大二次元キャリアＮｓ、即ち単
位面積当たりの電荷量は、 Ｎｓ＝〔２εＮ（ΔＥｃ−Ｅｆ）／ｑ〕1/2 ・・・（２） で表される。ここで、εはチャンネル層８の誘電率、Ｎ
はＮ−Ａｌx Ｇａ1-x Ａｓ電子供給層９の自由電子濃
度、ΔＥｃは界面の伝導体の不連続性エネルギー差、Ｅ
ｆはフェルミ順位、ｑは電荷量である。通常、電子供給
層９には、ｘを０．３とし、不純物としてシリコンＳｉ
を用いたＳｉドープＮ−Ａｌ0.3 Ｇａ0.7 Ａｓを用いる
ことが多いが、この場合、ＮはＳｉのドーピングレベル
に対し単調に増加しない。これは、ＳｉドープＮ−Ａｌ
0.3 Ｇａ0.7 Ａｓ中では、ＤＸセンターと呼ばれる深い
順位が形成されるためで、Ｎ≒１×１０18ｃｍ-3が上限
であり、そのため最大二次元キャリアＮｓは、上式に
ε、ΔＥｃ、Ｅｆ、ｑにそれぞれ値を代入すると、約１
×１０12ｃｍ-2となる。なお、ε＝８．８５×１０-14
×１２．５、ΔＥｃ＝０．２２４４ｅＶ、Ｅｆ≒０．１
ｅＶ、ｑ＝１．６×１０-1 9 である。ΔＥｃは、Ａｌ
0.3 Ｇａ0.7 Ａｓのエネルギーギャップを１．７９８ｅ
Ｖ、ＧａＡｓのエネルギーギャップを１．４２４ｅＶと
し、両者の差に０．６を乗算した値を採用している。こ
こで、飽和速度Ｖｓを２×１０7 ｃｍ／秒とすると、最
大チャンネル電流Ｉｆは、（１）式の単位面積当たりの
電荷量Ｎｄ・ａの代わりに単位面積当たりの電荷量であ
るＮｓを用い、ＨＥＭＴであるので、二次元電子ガス層
１４には空乏層が形成されず、ａＰｍの項が省略され、 Ｉｆ＝ｑ・Ｖｓ・Ｎｓ・Ｚ・・・（３） で表される。これにｑ＝１．６×１０-19 （ｃ）、Ｖｓ
＝２×１０7 （ｃｍ／秒）、Ｎｓ＝１×１０12（ｃ
ｍ-2）、Ｚ＝０．１（ｃｍ）を代入すると、０．３２Ａ
／ｍｍとなる。一方、多段のゲートのリセスを有するＧ
ａＡｓＭＥＳＦＥＴの破壊耐圧ＶＢを２５Ｖ以上とする
ときには、Ｎｄ・ａ積を２．４×１０12ｃｈａｒｇｅ／
ｃｍ2 とする必要があることが知られており、この場合
のＩｆは（１）式より４００ｍＡ／ｍｍとなる。但し、
Ｚ＝０．１とする。従って、ＨＥＭＴのＩｆは、ＭＥＳ
ＦＥＴのＩｆより小さくなる。
テロ接合に形成される最大二次元キャリアＮｓ、即ち単
位面積当たりの電荷量は、 Ｎｓ＝〔２εＮ（ΔＥｃ−Ｅｆ）／ｑ〕1/2 ・・・（２） で表される。ここで、εはチャンネル層８の誘電率、Ｎ
はＮ−Ａｌx Ｇａ1-x Ａｓ電子供給層９の自由電子濃
度、ΔＥｃは界面の伝導体の不連続性エネルギー差、Ｅ
ｆはフェルミ順位、ｑは電荷量である。通常、電子供給
層９には、ｘを０．３とし、不純物としてシリコンＳｉ
を用いたＳｉドープＮ−Ａｌ0.3 Ｇａ0.7 Ａｓを用いる
ことが多いが、この場合、ＮはＳｉのドーピングレベル
に対し単調に増加しない。これは、ＳｉドープＮ−Ａｌ
0.3 Ｇａ0.7 Ａｓ中では、ＤＸセンターと呼ばれる深い
順位が形成されるためで、Ｎ≒１×１０18ｃｍ-3が上限
であり、そのため最大二次元キャリアＮｓは、上式に
ε、ΔＥｃ、Ｅｆ、ｑにそれぞれ値を代入すると、約１
×１０12ｃｍ-2となる。なお、ε＝８．８５×１０-14
×１２．５、ΔＥｃ＝０．２２４４ｅＶ、Ｅｆ≒０．１
ｅＶ、ｑ＝１．６×１０-1 9 である。ΔＥｃは、Ａｌ
0.3 Ｇａ0.7 Ａｓのエネルギーギャップを１．７９８ｅ
Ｖ、ＧａＡｓのエネルギーギャップを１．４２４ｅＶと
し、両者の差に０．６を乗算した値を採用している。こ
こで、飽和速度Ｖｓを２×１０7 ｃｍ／秒とすると、最
大チャンネル電流Ｉｆは、（１）式の単位面積当たりの
電荷量Ｎｄ・ａの代わりに単位面積当たりの電荷量であ
るＮｓを用い、ＨＥＭＴであるので、二次元電子ガス層
１４には空乏層が形成されず、ａＰｍの項が省略され、 Ｉｆ＝ｑ・Ｖｓ・Ｎｓ・Ｚ・・・（３） で表される。これにｑ＝１．６×１０-19 （ｃ）、Ｖｓ
＝２×１０7 （ｃｍ／秒）、Ｎｓ＝１×１０12（ｃ
ｍ-2）、Ｚ＝０．１（ｃｍ）を代入すると、０．３２Ａ
／ｍｍとなる。一方、多段のゲートのリセスを有するＧ
ａＡｓＭＥＳＦＥＴの破壊耐圧ＶＢを２５Ｖ以上とする
ときには、Ｎｄ・ａ積を２．４×１０12ｃｈａｒｇｅ／
ｃｍ2 とする必要があることが知られており、この場合
のＩｆは（１）式より４００ｍＡ／ｍｍとなる。但し、
Ｚ＝０．１とする。従って、ＨＥＭＴのＩｆは、ＭＥＳ
ＦＥＴのＩｆより小さくなる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】また、ＨＥＭＴの破壊耐圧ＶＢも、ＭＥＳ
ＦＥＴと同様に、電子供給層９内の単位面積当たりの電
荷量、即ち電子供給層９のドーピング濃度Ｎｄと、その
厚みａとの積に反比例する。最大二次元キャリアＮｓを
約１×１０12ｃｍ-2とするためには、シリコンのドーピ
ング量を４×１０18ｃｍ-3とし、厚みａを３５０Åとす
る必要がある。即ち、Ｎｓを約１×１０12ｃｍ-2とする
ための自由電子濃度Ｎは、（２）より、Ｎ＝ｑＮｓ2 ／２ε（ΔＥｃ−Ｅｆ） となり、ｑ、ε、Ｎｓ、ΔＥｃ、Ｅｆに上述した値を代
入すると、Ｎは５．８３×１０17ｃｍ-3となる。Ｎ−Ａ
ｌx Ｇａ1-x Ａｓの自由電子濃度Ｎは、深い順位が形成
されるので、シリコンのドーピングレベルに対してｘ＝
０．３で約１０乃至２０％となり、シリコンのドーピン
グレベルに対して１５％とすると、シリコンのドーピン
グ量Ｎｄは５．８３×１０17／０．１５≒４×１０18ｃ
ｍ-3となる。また二次元キャリアＮｓは、これを供給す
るための電子供給層９の厚みｄと自由電子濃度Ｎとの積
によって定まるので、ｄはＮｓ／Ｎ＝１×１０12／５．
８３×１０17≒１７２Åとなる。また、ゲート電極１１
は金属製であるので、電子供給層９には空乏層が形成さ
れる。この空乏層の厚みＷは、ゲートバイアスが０Ｖの
状態でＷ＝（２εＶｂ／ｑＮｄ）1 / 2 で求められる。ここで、Ｖｂは内部電位で、この場合
０．９２Ｖであり、Ｗは１７８Åとなる。従って、電子
供給層の厚さａは、ｄ＋Ｗの３５０Åとなる。
ＦＥＴと同様に、電子供給層９内の単位面積当たりの電
荷量、即ち電子供給層９のドーピング濃度Ｎｄと、その
厚みａとの積に反比例する。最大二次元キャリアＮｓを
約１×１０12ｃｍ-2とするためには、シリコンのドーピ
ング量を４×１０18ｃｍ-3とし、厚みａを３５０Åとす
る必要がある。即ち、Ｎｓを約１×１０12ｃｍ-2とする
ための自由電子濃度Ｎは、（２）より、Ｎ＝ｑＮｓ2 ／２ε（ΔＥｃ−Ｅｆ） となり、ｑ、ε、Ｎｓ、ΔＥｃ、Ｅｆに上述した値を代
入すると、Ｎは５．８３×１０17ｃｍ-3となる。Ｎ−Ａ
ｌx Ｇａ1-x Ａｓの自由電子濃度Ｎは、深い順位が形成
されるので、シリコンのドーピングレベルに対してｘ＝
０．３で約１０乃至２０％となり、シリコンのドーピン
グレベルに対して１５％とすると、シリコンのドーピン
グ量Ｎｄは５．８３×１０17／０．１５≒４×１０18ｃ
ｍ-3となる。また二次元キャリアＮｓは、これを供給す
るための電子供給層９の厚みｄと自由電子濃度Ｎとの積
によって定まるので、ｄはＮｓ／Ｎ＝１×１０12／５．
８３×１０17≒１７２Åとなる。また、ゲート電極１１
は金属製であるので、電子供給層９には空乏層が形成さ
れる。この空乏層の厚みＷは、ゲートバイアスが０Ｖの
状態でＷ＝（２εＶｂ／ｑＮｄ）1 / 2 で求められる。ここで、Ｖｂは内部電位で、この場合
０．９２Ｖであり、Ｗは１７８Åとなる。従って、電子
供給層の厚さａは、ｄ＋Ｗの３５０Åとなる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】このようにＨＥＭＴのドーピング濃度Ｎｄ
が４×１０18ｃｍ-3で、電子供給層９の厚さａが３５０
Åであるので、Ｎｄ・ａは１４×１０12ｃｍ-2となり、
通常のＧａＡｓＭＥＳＦＥＴのＮａ積２．４×１０12よ
りも格段に大きくなり、耐圧ＶＢは、４乃至５Ｖと非常
に小さくなる。即ち、ＨＥＭＴは、飽和速度Ｖｓを速く
できるので、遮断周波数ｆT が高く、利得の向上は期待
できるが、Ｉｆが小さく、かつ破壊耐圧ＶＢが小さいの
で電力を向上させることが困難である。
が４×１０18ｃｍ-3で、電子供給層９の厚さａが３５０
Åであるので、Ｎｄ・ａは１４×１０12ｃｍ-2となり、
通常のＧａＡｓＭＥＳＦＥＴのＮａ積２．４×１０12よ
りも格段に大きくなり、耐圧ＶＢは、４乃至５Ｖと非常
に小さくなる。即ち、ＨＥＭＴは、飽和速度Ｖｓを速く
できるので、遮断周波数ｆT が高く、利得の向上は期待
できるが、Ｉｆが小さく、かつ破壊耐圧ＶＢが小さいの
で電力を向上させることが困難である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【課題を解決するための手段】本発明は、上記の問題点
を解決するためになされたもので、深い順位を殆ど無視
できる上にドープされた第１の半導体層からなる少なく
とも１つの電子供給層と、この第１の半導体層よりも電
子親和力の大きいノンドープの第２の半導体層からなる
少なくとも１つのチャンネル層と、によって構成された
少なくとも１つのヘテロ接合を有するヘテロ接合構造
と、このヘテロ接合構造上に設けられ上記電子供給層と
同じ導電型にドープされた第３の半導体層と、この第３
の半導体層上に設けられたゲート電極、ソース電極及び
ドレイン電極とを、具備し、第３の半導体層のドープ量
を上記電子供給層よりも小さくしたものである。上記電
子供給層としてはＧａＡｓを、上記チャンネル層として
はＩｎＧａＡｓを、第３の半導体層としてＧａＡｓを使
用することができ、また上記電子供給層としてＡｌＧａ
Ａｓを、上記チャンネル層としてＩｎＧａＡｓを、第３
の半導体層としてＧａＡｓを使用することができる。ま
た、上記ヘテロ接合構造は、上記電子供給層の両側にそ
れぞれヘテロ接合を形成するように上記電子供給層の両
側にそれぞれチャンネル層を設けたものとすることがで
き、また上記ヘテロ接合構造は、ヘテロ接合を形成して
いる電子供給層とチャンネル層との対を複数対有するも
のとすることもできる。
を解決するためになされたもので、深い順位を殆ど無視
できる上にドープされた第１の半導体層からなる少なく
とも１つの電子供給層と、この第１の半導体層よりも電
子親和力の大きいノンドープの第２の半導体層からなる
少なくとも１つのチャンネル層と、によって構成された
少なくとも１つのヘテロ接合を有するヘテロ接合構造
と、このヘテロ接合構造上に設けられ上記電子供給層と
同じ導電型にドープされた第３の半導体層と、この第３
の半導体層上に設けられたゲート電極、ソース電極及び
ドレイン電極とを、具備し、第３の半導体層のドープ量
を上記電子供給層よりも小さくしたものである。上記電
子供給層としてはＧａＡｓを、上記チャンネル層として
はＩｎＧａＡｓを、第３の半導体層としてＧａＡｓを使
用することができ、また上記電子供給層としてＡｌＧａ
Ａｓを、上記チャンネル層としてＩｎＧａＡｓを、第３
の半導体層としてＧａＡｓを使用することができる。ま
た、上記ヘテロ接合構造は、上記電子供給層の両側にそ
れぞれヘテロ接合を形成するように上記電子供給層の両
側にそれぞれチャンネル層を設けたものとすることがで
き、また上記ヘテロ接合構造は、ヘテロ接合を形成して
いる電子供給層とチャンネル層との対を複数対有するも
のとすることもできる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【作用】本発明によれば、ヘテロ接合構造の電子供給層
とチャンネル層との界面に二次元電子ガス層が形成され
る。そして、ゲート電極とソース電極との間にゲート電
圧を印加すると、この二次元ガスが制御されて、ソース
電極とゲート電極との間に電流が流れる。また、第３の
半導体層内において、ソース電極とドレイン電極との間
を電流を流れる。従って、Ｉｆが増加する。そして、電
子供給層の部分のみ高濃度にドープし、第３の半導体層
の部分を低濃度にドープし、（ドーピング濃度×厚み）
の増加を抑制しているので、破壊耐圧を大きくできる。
とチャンネル層との界面に二次元電子ガス層が形成され
る。そして、ゲート電極とソース電極との間にゲート電
圧を印加すると、この二次元ガスが制御されて、ソース
電極とゲート電極との間に電流が流れる。また、第３の
半導体層内において、ソース電極とドレイン電極との間
を電流を流れる。従って、Ｉｆが増加する。そして、電
子供給層の部分のみ高濃度にドープし、第３の半導体層
の部分を低濃度にドープし、（ドーピング濃度×厚み）
の増加を抑制しているので、破壊耐圧を大きくできる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【実施例】図１に本発明の１実施例を示す。この電力Ｆ
ＥＴは、半絶縁性基板、例えばＧａＡｓ基板２０を有し
ている。このＧａＡｓ基板２０上には、バッファ層、例
えばノンドープＧａＡｓ層２２が形成されている。この
ノンドープＧａＡｓ層２２は、例えば１μｍの厚さに形
成されている。
ＥＴは、半絶縁性基板、例えばＧａＡｓ基板２０を有し
ている。このＧａＡｓ基板２０上には、バッファ層、例
えばノンドープＧａＡｓ層２２が形成されている。この
ノンドープＧａＡｓ層２２は、例えば１μｍの厚さに形
成されている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】このノンドープＧａＡｓ層２２上に、ヘテ
ロ接合構造２４が形成されている。このヘテロ接合構造
２４は、第１の半導体層、例えば電子供給層２８と、こ
れの下側に設けられた第２の半導体層、例えばチャンネ
ル層２６とからなり、このチャンネル層２６は、ノンド
ープＧａＡｓ層２２上に設けられている。このチャンネ
ル層２６と電子供給層２８との界面には、ヘテロ接合が
形成されている。その結果、この接合面に二次元電子ガ
ス層３０が形成される。このチャンネル層２６として
は、飽和速度ＶｓがＧａＡｓよりも大きいので、ノンド
ープのＩｎx Ｇａ1 - X Ａｓが用いられている。また、電
子供給層２８には、Ｉｎx Ｇａ1 - X Ａｓよりも電子親和
力が小さく、かつ深い不純物順位が少なく、これに例え
ば不純物としてシリコンをドープした際に、そのドーピ
ング濃度Ｎｄと、キャリア濃度Ｎがほぼ一致するＧａＡ
ｓを用いている。Ｉｎx Ｇａ1 - X Ａｓの飽和速度Ｖｓ
は、そのＩｎの組成比ｘに依存し、ｘと共に増加する。
ＧａＡｓとＩｎx Ｇａ1-x Ａｓとは、格子整合ができな
いので、格子不整合による転位が発生する臨界膜厚より
も小さい厚さにチャンネル層２６の厚さを制限する必要
がある。臨界膜厚はｘの増大と共に減少し、チャンネル
としてｘ＝１５％、厚さが１５０ÅがＧａＡｓとのヘテ
ロ接合に対し最適とされている。従って、この実施例で
は、チャンネル層２６の厚さを１５０Åとしている。ま
た、ＧａＡｓのキャリア濃度Ｎを１．５×１０18ｃｍ-3
とした場合、電子供給層２８の厚さｄは、二次元電子濃
度Ｎｓと、キャリア濃度Ｎとの比Ｎｓ／Ｎで求められ、
後述するようにＮｓを０．８８８×１０12ｃｍ-2と選択
しているので、厚さｄは計算上約６０Åで充分である。
しかし、後述するように、この電子供給層２６はＭＢＥ
等によって製造されるので、製造裕度を見越して、約１
００Åの厚さとされている。
ロ接合構造２４が形成されている。このヘテロ接合構造
２４は、第１の半導体層、例えば電子供給層２８と、こ
れの下側に設けられた第２の半導体層、例えばチャンネ
ル層２６とからなり、このチャンネル層２６は、ノンド
ープＧａＡｓ層２２上に設けられている。このチャンネ
ル層２６と電子供給層２８との界面には、ヘテロ接合が
形成されている。その結果、この接合面に二次元電子ガ
ス層３０が形成される。このチャンネル層２６として
は、飽和速度ＶｓがＧａＡｓよりも大きいので、ノンド
ープのＩｎx Ｇａ1 - X Ａｓが用いられている。また、電
子供給層２８には、Ｉｎx Ｇａ1 - X Ａｓよりも電子親和
力が小さく、かつ深い不純物順位が少なく、これに例え
ば不純物としてシリコンをドープした際に、そのドーピ
ング濃度Ｎｄと、キャリア濃度Ｎがほぼ一致するＧａＡ
ｓを用いている。Ｉｎx Ｇａ1 - X Ａｓの飽和速度Ｖｓ
は、そのＩｎの組成比ｘに依存し、ｘと共に増加する。
ＧａＡｓとＩｎx Ｇａ1-x Ａｓとは、格子整合ができな
いので、格子不整合による転位が発生する臨界膜厚より
も小さい厚さにチャンネル層２６の厚さを制限する必要
がある。臨界膜厚はｘの増大と共に減少し、チャンネル
としてｘ＝１５％、厚さが１５０ÅがＧａＡｓとのヘテ
ロ接合に対し最適とされている。従って、この実施例で
は、チャンネル層２６の厚さを１５０Åとしている。ま
た、ＧａＡｓのキャリア濃度Ｎを１．５×１０18ｃｍ-3
とした場合、電子供給層２８の厚さｄは、二次元電子濃
度Ｎｓと、キャリア濃度Ｎとの比Ｎｓ／Ｎで求められ、
後述するようにＮｓを０．８８８×１０12ｃｍ-2と選択
しているので、厚さｄは計算上約６０Åで充分である。
しかし、後述するように、この電子供給層２６はＭＢＥ
等によって製造されるので、製造裕度を見越して、約１
００Åの厚さとされている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】このヘテロ接合構造２４の電子供給層２８
上には、第３の半導体層、例えばＮ- ショットキーゲー
ト空乏層用ＧａＡｓ層３２が形成されている。このＧａ
Ａｓ層３２の中央には、公知の多段リセス３４が形成さ
れ、このリセス３４内に金属製のゲート電極３６が設け
られ、このゲート電極３６の両側にソース電極３８及び
ドレイン電極４０が形成されている。なお、ゲート電極
３６のゲート長は例えば０．５μｍである。
上には、第３の半導体層、例えばＮ- ショットキーゲー
ト空乏層用ＧａＡｓ層３２が形成されている。このＧａ
Ａｓ層３２の中央には、公知の多段リセス３４が形成さ
れ、このリセス３４内に金属製のゲート電極３６が設け
られ、このゲート電極３６の両側にソース電極３８及び
ドレイン電極４０が形成されている。なお、ゲート電極
３６のゲート長は例えば０．５μｍである。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】図２は、ゲート幅をそれぞれ１５０μｍと
した従来のＧａＡｓのＭＥＳＦＥＴと、この実施例のＦ
ＥＴの最大チャンネル電流Ｉｆ、破壊耐圧ＶＢ、相互コ
ンダクタンスｇｍの比較である。従来のＧａＡｓでは、
Ｉｆが４００ｍＡ／ｍｍ、ＶＢが２７Ｖ、最大ｇｍが１
６０ｍｓ／ｍｍ（ＶDS＝３Ｖ）であるのに対し、この実
施例のＦＥＴでは、ＶＢが２５Ｖ、Ｉｆが４６０ｍＡ／
ｍｍ、ｇｍが２２１ｍｓ／ｍｍ（ＶDS＝３Ｖ）と破壊耐
圧ＶＢを劣化させることなく、Ｉｆ、ｇｍを向上させる
ことができる。ｇｍは上述したように、ｇｍはεＺＶｓ
／Ｗで表されるので、この実施例では、飽和速度Ｖｓが
速くなっているので、ｇｍも向上している。
した従来のＧａＡｓのＭＥＳＦＥＴと、この実施例のＦ
ＥＴの最大チャンネル電流Ｉｆ、破壊耐圧ＶＢ、相互コ
ンダクタンスｇｍの比較である。従来のＧａＡｓでは、
Ｉｆが４００ｍＡ／ｍｍ、ＶＢが２７Ｖ、最大ｇｍが１
６０ｍｓ／ｍｍ（ＶDS＝３Ｖ）であるのに対し、この実
施例のＦＥＴでは、ＶＢが２５Ｖ、Ｉｆが４６０ｍＡ／
ｍｍ、ｇｍが２２１ｍｓ／ｍｍ（ＶDS＝３Ｖ）と破壊耐
圧ＶＢを劣化させることなく、Ｉｆ、ｇｍを向上させる
ことができる。ｇｍは上述したように、ｇｍはεＺＶｓ
／Ｗで表されるので、この実施例では、飽和速度Ｖｓが
速くなっているので、ｇｍも向上している。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】上記の実施例では、電子供給層２８として
ＧａＡｓ層を用いたが、これに代えてＡｌX Ｇａ1-X Ａ
ｓ（０＜ｘ≦０．２）を使用してもよい。また、上記の
実施例では、ヘテロ接合構造２４として電子供給層２８
の下側にチャンネル層２６を１層だけ設けたものを示し
たが、電子供給層２８の上下にそれぞれヘテロ接合を形
成するように電子供給層２８の上下に１層ずつチャンネ
ル層２６を設けてもよい。無論、電子供給層２８として
ＡｌX Ｇａ1-X Ａｓ（０＜ｘ≦０．２）を使用した場合
も同様である。また、上記の実施例では、ヘテロ接合構
造２４として電子供給層２８の下側にチャンネル層２６
を１層だけ設けたものを示したが、このように対にした
ものを複数対設けてもよい。無論、電子供給層２８とし
てＡｌXＧａ1-X Ａｓ（０＜ｘ≦０．２）を使用した場
合も同様である。但し、この場合には、各電子供給層に
おける単位面積当たりの電荷量の合計値と、ショットキ
ーゲート空乏層用ＧａＡｓ層３２における単位面積当た
りの電荷量との加算値が、上述した２．４×１０12ｃｈ
arge/cm2以下となるように、各電子供給層の厚さとドー
ピング濃度とを選択する必要がある。無論、この場合で
も、電子供給層２８としてＡｌX Ｇａ1-X Ａｓ（０＜ｘ
≦０．２）を使用することができる。また、ショットキ
ーゲート空乏層用ＧａＡｓ層３２を第３の半導体層とし
て使用したが、これに代えてＩｎx Ｇａ 1-xＡｓ（ｘ＞
０）層を使用することもできる。
ＧａＡｓ層を用いたが、これに代えてＡｌX Ｇａ1-X Ａ
ｓ（０＜ｘ≦０．２）を使用してもよい。また、上記の
実施例では、ヘテロ接合構造２４として電子供給層２８
の下側にチャンネル層２６を１層だけ設けたものを示し
たが、電子供給層２８の上下にそれぞれヘテロ接合を形
成するように電子供給層２８の上下に１層ずつチャンネ
ル層２６を設けてもよい。無論、電子供給層２８として
ＡｌX Ｇａ1-X Ａｓ（０＜ｘ≦０．２）を使用した場合
も同様である。また、上記の実施例では、ヘテロ接合構
造２４として電子供給層２８の下側にチャンネル層２６
を１層だけ設けたものを示したが、このように対にした
ものを複数対設けてもよい。無論、電子供給層２８とし
てＡｌXＧａ1-X Ａｓ（０＜ｘ≦０．２）を使用した場
合も同様である。但し、この場合には、各電子供給層に
おける単位面積当たりの電荷量の合計値と、ショットキ
ーゲート空乏層用ＧａＡｓ層３２における単位面積当た
りの電荷量との加算値が、上述した２．４×１０12ｃｈ
arge/cm2以下となるように、各電子供給層の厚さとドー
ピング濃度とを選択する必要がある。無論、この場合で
も、電子供給層２８としてＡｌX Ｇａ1-X Ａｓ（０＜ｘ
≦０．２）を使用することができる。また、ショットキ
ーゲート空乏層用ＧａＡｓ層３２を第３の半導体層とし
て使用したが、これに代えてＩｎx Ｇａ 1-xＡｓ（ｘ＞
０）層を使用することもできる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 ２４ ヘテロ接合構造 ２６ チャンネル層（第２の半導体層） ２８ 電子供給層（第１の半導体層） ３２ Ｎ- ショットキーゲート空乏層用ＧａＡｓ層（第
３の半導体層） ３６ ゲート電極 ３８ ソース電極 ４０ ドレイン電極
３の半導体層） ３６ ゲート電極 ３８ ソース電極 ４０ ドレイン電極
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
Claims (5)
- 【請求項１】 深い順位を殆ど無視できる上にドープさ
れた第１の半導体層からなる少なくとも１つの電子供給
層と、この第１の半導体層よりも電子親和力の大きいノ
ンドープの第２の半導体層からなる少なくとも１つのチ
ャンネル層と、によって構成された少なくとも１つのヘ
テロ接合を有するヘテロ接合構体と、このヘテロ接合構
体上に設けられ上記電子供給層と同じ導電型にドープさ
れた第３の半導体層と、この第３の半導体層上に設けら
れたゲート電極、ソース電極及びドレイン電極とを、具
備し、第３の半導体層のドープ量を上記電子供給層より
も小さくしたことを特徴とする電界効果トランジスタ。 - 【請求項２】 請求項１記載の電界効果トランジスタに
おいて、上記電子供給層がＧａＡｓ、上記チャンネル層
がＩｎＧａＡｓ、第３の半導体層がＧａＡｓであること
を特徴とする電界効果トランジスタ。 - 【請求項３】 請求項１記載の電界効果トランジスタに
おいて、上記電子供給層がＡｌＧａＡｓ、上記チャンネ
ル層がＩｎＧａＡｓ、第３の半導体層がＧａＡｓである
ことを特徴とする電界効果トランジスタ。 - 【請求項４】 請求項１記載の電界効果トランジスタに
おいて、上記ヘテロ接合構体が、上記電子供給層の両側
にそれぞれヘテロ接合を形成するように上記電子供給層
の両側にそれぞれチャンネル層を設けたものであること
を特徴とする電界効果トランジスタ。 - 【請求項５】 請求項１記載の電界効果トランジスタに
おいて、上記ヘテロ接合構体が、ヘテロ接合を形成して
いる電子供給層とチャンネル層との対を複数対有するこ
とを特徴とする電界効果トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060636A JP2924239B2 (ja) | 1991-03-26 | 1991-03-26 | 電界効果トランジスタ |
| US07/857,460 US5250822A (en) | 1991-03-26 | 1992-03-25 | Field effect transistor |
| FR9203602A FR2674683B1 (fr) | 1991-03-26 | 1992-03-25 | Transistor a effet de champ ayant une couche de source d'electrons et une couche semiconductrice supplementaire portant les electrodes. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060636A JP2924239B2 (ja) | 1991-03-26 | 1991-03-26 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645366A true JPH0645366A (ja) | 1994-02-18 |
| JP2924239B2 JP2924239B2 (ja) | 1999-07-26 |
Family
ID=13148003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060636A Expired - Lifetime JP2924239B2 (ja) | 1991-03-26 | 1991-03-26 | 電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5250822A (ja) |
| JP (1) | JP2924239B2 (ja) |
| FR (1) | FR2674683B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661556B2 (ja) * | 1994-07-25 | 1997-10-08 | 日本電気株式会社 | 電界効果型半導体装置 |
| US5786244A (en) * | 1994-09-30 | 1998-07-28 | National Science Council | Method for making GaAs-InGaAs high electron mobility transistor |
| JPH08250520A (ja) * | 1995-03-14 | 1996-09-27 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
| JP3601649B2 (ja) * | 1996-12-25 | 2004-12-15 | 株式会社村田製作所 | 電界効果トランジスタ |
| US6262444B1 (en) * | 1997-04-23 | 2001-07-17 | Nec Corporation | Field-effect semiconductor device with a recess profile |
| JP3534624B2 (ja) | 1998-05-01 | 2004-06-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3416532B2 (ja) | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| JP5653607B2 (ja) * | 2008-11-26 | 2015-01-14 | 古河電気工業株式会社 | ＧａＮ系電界効果トランジスタおよびその製造方法 |
| KR101626463B1 (ko) * | 2010-02-26 | 2016-06-02 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터의 제조방법 |
| JPWO2012014675A1 (ja) * | 2010-07-29 | 2013-09-12 | 日本碍子株式会社 | 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法 |
| EP2978013A4 (en) * | 2013-03-18 | 2016-11-09 | Fujitsu Ltd | SEMICONDUCTOR COMPONENT |
| KR102065113B1 (ko) * | 2013-05-01 | 2020-01-10 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조 방법 |
| KR102100928B1 (ko) * | 2013-10-17 | 2020-05-15 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 |
| WO2017138778A1 (ko) * | 2016-02-12 | 2017-08-17 | 엘지이노텍(주) | 반도체 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171170A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 半導体装置 |
| JPS63161678A (ja) * | 1986-12-25 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS6449274A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Superhigh-speed semiconductor device |
| JPH02205326A (ja) * | 1989-02-03 | 1990-08-15 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124769A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | 半導体装置 |
| JPH0732247B2 (ja) * | 1983-10-19 | 1995-04-10 | 富士通株式会社 | 半導体装置 |
| JPH0230182B2 (ja) * | 1984-03-15 | 1990-07-04 | Nippon Electric Co | Handotaisochi |
| US4558337A (en) * | 1984-05-30 | 1985-12-10 | Texas Instruments Inc. | Multiple high electron mobility transistor structures without inverted heterojunctions |
| US4689115A (en) * | 1985-04-26 | 1987-08-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Gaseous etching process |
| JPS62266874A (ja) * | 1986-05-15 | 1987-11-19 | Fujitsu Ltd | 半導体装置 |
| JPH0789586B2 (ja) * | 1986-09-01 | 1995-09-27 | 株式会社日立製作所 | 半導体装置 |
| US4827320A (en) * | 1986-09-19 | 1989-05-02 | University Of Illinois | Semiconductor device with strained InGaAs layer |
| JPS63155772A (ja) * | 1986-12-19 | 1988-06-28 | Hitachi Ltd | 電界効果トランジスタ |
| JPH088353B2 (ja) * | 1988-01-21 | 1996-01-29 | 三菱電機株式会社 | 二次元ヘテロ接合素子 |
| US5043777A (en) * | 1989-04-03 | 1991-08-27 | Westinghouse Electric Corp. | Power FETS with improved high voltage performance |
| JPH0355851A (ja) * | 1989-07-25 | 1991-03-11 | Nippon Mining Co Ltd | 半導体装置 |
| US5038187A (en) * | 1989-12-01 | 1991-08-06 | Hewlett-Packard Company | Pseudomorphic MODFET structure having improved linear power performance at microwave frequencies |
| US5028968A (en) * | 1990-01-02 | 1991-07-02 | The Aerospace Corporation | Radiation hard GaAs high electron mobility transistor |
| US5049951A (en) * | 1990-12-20 | 1991-09-17 | Motorola, Inc. | Superlattice field effect transistor with monolayer confinement |
| US5140386A (en) * | 1991-05-09 | 1992-08-18 | Raytheon Company | High electron mobility transistor |
-
1991
- 1991-03-26 JP JP3060636A patent/JP2924239B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-25 US US07/857,460 patent/US5250822A/en not_active Expired - Lifetime
- 1992-03-25 FR FR9203602A patent/FR2674683B1/fr not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171170A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 半導体装置 |
| JPS63161678A (ja) * | 1986-12-25 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JPS6449274A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Superhigh-speed semiconductor device |
| JPH02205326A (ja) * | 1989-02-03 | 1990-08-15 | Fujitsu Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2674683A1 (fr) | 1992-10-02 |
| FR2674683B1 (fr) | 1997-08-01 |
| US5250822A (en) | 1993-10-05 |
| JP2924239B2 (ja) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10910480B2 (en) | Transistor with multi-metal gate | |
| EP0514079B1 (en) | High electron mobility transistor and method of manufacture | |
| US10418474B2 (en) | High electron mobility transistor with varying semiconductor layer | |
| US5404032A (en) | Field-effect semiconductor device | |
| JP2924239B2 (ja) | 電界効果トランジスタ | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| US6706574B2 (en) | Field effect transistor and method for making the same | |
| EP0482726A2 (en) | Heterojunction field-effect transistor | |
| US5650642A (en) | Field effect semiconductor device | |
| JP2500453B2 (ja) | 電界効果トランジスタ | |
| JP3200142B2 (ja) | 電界効果型トランジスタ | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JP2005191449A (ja) | 電界効果トランジスタ | |
| JP2002043333A (ja) | 化合物半導体装置 | |
| US5510635A (en) | Integrated circuit having complementary heterojunction field effect transistors | |
| JP2003332353A (ja) | 通信機器用半導体装置及び通信システム用機器 | |
| JPS62211964A (ja) | 半導体装置 | |
| WO2024122022A1 (ja) | 半導体装置 | |
| Prost et al. | High speed, high gain InP-based heterostructure FETs with high breakdown voltage and low leakage | |
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JPH05315365A (ja) | 電界効果トランジスタ | |
| JP3136072B2 (ja) | 半導体装置 | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080507 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100507 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110507 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |