JP2001085672A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JP2001085672A JP2001085672A JP25605999A JP25605999A JP2001085672A JP 2001085672 A JP2001085672 A JP 2001085672A JP 25605999 A JP25605999 A JP 25605999A JP 25605999 A JP25605999 A JP 25605999A JP 2001085672 A JP2001085672 A JP 2001085672A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- channel
- junction
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 39
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- 125000005842 heteroatom Chemical group 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 71
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 32
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 47
- 238000005530 etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- RDOXTESZEPMUJZ-UHFFFAOYSA-N anisole Chemical compound COC1=CC=CC=C1 RDOXTESZEPMUJZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- UZKWTJUDCOPSNM-UHFFFAOYSA-N methoxybenzene Substances CCCCOC=C UZKWTJUDCOPSNM-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
を設けられたコンタクト層とチャネル層との間の半導体
層を通過する直列抵抗を低減することにある。 【解決手段】 半絶縁性GaAs基板の上に、バッファ
層43、n型InGaAsチャネル層44、多層障壁層
45(n型AlGaAs層45a、ノンドープAlGa
As層45b、n型AlGaAs層45c)、n+型G
aAsコンタクト層46を形成する。ゲート電極50
は、コンタクト層46を一部除去したリセス47内でn
型AlGaAs層45cに埋め込まれる。ここで、障壁
層45とコンタクト層46、およびチャネル層44と障
壁層45は、いずれもイソ型ヘテロ接合となっている。
Description
置に関し、特にHEMT構造やDCHFET構造等のヘ
テロ接合構造を有する電界効果型の半導体装置に関す
る。
で動作するトランジスタ素子としては、ヘテロ接合構造
の電界効果トランジスタ(以下、ヘテロ接合FETとい
う)が用いられている。このヘテロ接合FETは、その
ドーピング構造によって、変調ドープ構造を用いたHE
MT(高電子移動度トランジスタ)と、チャネルドープ
構造を用いたDCHFET(ドープチャネルヘテロFE
T)とに大別される。なお、後者のDCHFETは、別
称としてDMT、MISFET、HIGFETなどと呼
ばれている。
に示す断面図である。このHEMT1においては、半絶
縁性GaAs基板2の上にバッファ層3が形成され、バ
ッファ層3の上にノンドープInGaAsのチャネル層
4が形成され、チャネル層4の上には障壁層5が積層さ
れている。障壁層5は、図1ではn型AlGaAs層
(電子供給層)5aとノンドープAlGaAs層5bの
2層構造となっているが、ノンドープAlGaAs層/
n型AlGaAs層/ノンドープAlGaAs層などの
多層構造の場合もあり、n型AlGaAs層のみの場合
もある。障壁層5の上には、ドレイン電極9及びソース
電極8と良好なオーミック接合を得るため、n型GaA
sからなるコンタクト層6が形成されている。コンタク
ト層6の上面には、ドレイン電極9及びソース電極8が
形成されており、熱処理によってコンタクト層6とオー
ミック接合されている。
ては、コンタクト層6をリセスエッチングすることによ
って障壁層5を露出させている。このリセスエッチング
は、AlGaAsをエッチングしないが、GaAsをエ
ッチングするエッチャントを用いてコンタクト層6を選
択的にエッチング除去し、AlGaAsからなる障壁層
5でエッチング停止させることにより行われる。ゲート
電極10は、リセス7内においてコンタクト層6から露
出した障壁層5の上面に形成され、障壁層5とショット
キー接合している。また、HEMT1の表面は、SiN
保護膜11によって覆われる。
障壁層5の電子はAlGaAsとInGaAsの間のヘ
テロ接合を越えてエネルギー的に低いチャネル層4側へ
移動する。こうして障壁層5から高純度のチャネル層4
へ供給された電子(2次元電子ガス)は、障壁層5のド
ナーによって散乱されることなくドリフトできるので、
大きな移動度を持つことになる。すなわち、チャネル層
4は電子が走行するチャネルとして働き、障壁層5はチ
ャネル層4に電子を供給する供給源として働き、ソース
電極8とドレイン電極9の間に電位差が与えられると、
チャネル層4にドレイン電流が流れる。
示す断面図である。このようなDMT21においては、
GaAs基板22の上にバッファ層23が形成され、バ
ッファ層23の上にn型InGaAsのチャネル層24
が形成され、チャネル層24の上には障壁層25が積層
されている。障壁層25は、DMT構造では、ノンドー
プAlGaAs層によって形成されている。障壁層25
の上には、ドレイン電極29及びソース電極28と良好
なオーミック接合を得るため、n型GaAsからなるコ
ンタクト層26が形成されている。コンタクト層26の
上面には、ドレイン電極29及びソース電極28が形成
されており、熱処理によってコンタクト層26とオーミ
ック接合されている。
おいては、コンタクト層26を選択的にリセスエッチン
グすることによって障壁層25を露出させている。ゲー
ト電極30は、リセス27内においてコンタクト層26
から露出した障壁層25の上面に形成され、障壁層25
にショットキー接合している。また、DMT21の表面
は、SiN保護膜31によって覆われる。
電極30に電圧を印加しない状態では、n型のチャネル
層24に電子が蓄積されており、この状態でソース電極
28とドレイン電極29間に電位差を与えると、キャリ
アである電子がソース電極28からドレイン電極29に
移動しドレイン電流が流れる。
と障壁層5との接合面では、チャネル層4がノンドー
プ、障壁層5がn型の組合わせとなっており、コンタク
ト層6と障壁層5との接合面では、コンタクト層6がn
型、障壁層5がノンドープの組合わせとなっており、い
ずれの接合面もアニソ型ヘテロ接合となっている。ま
た、上記DMT21においては、チャネル層24と障壁
層25との接合面では、チャネル層24がn型、障壁層
25がノンドープとなっており、コンタクト層26と障
壁層25との接合面では、コンタクト層26がn型、障
壁層25がノンドープとなっており、いずれの接合面も
アニソ型ヘテロ接合となっている。このように、従来の
ヘテロ接合FETでは、チャネル層と障壁層の接合面、
あるいは障壁層とコンタクト層の接合面のいずれか一方
はアニソ型ヘテロ接合となっていた。
の異なる半導体どうしの接合、あるいは電気伝導度の大
幅に異なる材料どうしの接合のことである。例えば、n
型半導体とp型半導体の接合、n型半導体とノンドープ
半導体の接合、p型半導体とノンドープ半導体の接合、
あるいは高不純物濃度層(n+、p+)と低不純物濃度
層(n−、p−)といったものである。なお、ヘテロ接
合とは、電子親和力もしくはバンドギャップその他物性
定数の異なる材料どうしの接合をいう。そして、アニソ
型ヘテロ接合以外のヘテロ接合をイソ型ヘテロ接合とい
う。
平衡状態におけるアニソ型ヘテロ接合近傍での伝導帯の
エネルギーバンド構造を示す。図3(a)はn型GaA
s層36(又は、n型InGaAs)/ノンドープAl
GaAs層37からなるヘテロ接合面におけるエネルギ
ー準位を表わしている。また、図3(b)は、図3
(a)のヘテロ接合とは上下の導電型を入れ替えてノン
ドープGaAs38(又は、ノンドープInGaAs)
/n型AlGaAs層39としたヘテロ接合面における
エネルギー準位を表わしている。
のヘテロ接合がアニソ型の導電型対になっていると、伝
導帯の底がフェルミレベルEFの片側へ偏り、また空乏
層の配分もノンドープ層側へ偏ってしまう。例えば、図
3(a)に示す例、すなわちn型GaAs層36(又
は、n型InGaAs)/ノンドープAlGaAs層3
7のアニソ型ヘテロ接合を考えた場合には、ノンドープ
層が電子親和力の小さいAlGaAsであるためヘテロ
接合界面に形成される障壁(フェルミレベルEFより上
方のエネルギー障壁)の高さHBが高くなり、ヘテロ接
合の通過抵抗が増加する。また、図3(b)のように、
n型AlGaAs層39/ノンドープGaAs層38
(又は、ノンドープInGaAs)のようにノンドープ
層が電子親和力の小さいGaAs(又は、InGaA
s)であると、n型AlGaAs層39の側に形成され
る空乏層幅WVが大きくなり、この場合もヘテロ接合を
横切る通過抵抗が増加する。
コンタクト層6(n型GaAs)と障壁層5(ノンドー
プAlGaAs)の間のアニソ接合では、障壁層側の障
壁高さが高くなる(図3(a)参照)。また、従来のH
EMT1における障壁層5(n型AlGaAs)とチャ
ネル層4(ノンドープInGaAs)の間のアニソ接合
では、障壁層に生じる空乏層の幅が大きくなる(図3
(b)参照)とともにノンドープのチャネル層の抵抗も
増加する。そのため、ソース、ドレイン領域からゲート
電極直下のチャネル領域にいたる直列抵抗が増大する。
タクト層26(n型GaAs)と障壁層25(ノンドー
プAlGaAs)の間のアニソ接合でも、チャネル層2
4(n型InGaAs)と障壁層25(ノンドープAl
GaAs)の間のアニソ接合でも、障壁層25がノンド
ープとなっているので、伝導帯のバンドギャップ差がほ
とんどフェルミレベル上方に配分されて障壁高さが高く
なり(図3(a)参照)、そのためHEMT構造以上に
直列抵抗が増大する。
と、印加電圧を増減させたときの障壁高さの昇降量が大
きくなるので、ある印加電圧値で突然ドレイン電流が増
大するドレイン電流キンク(図6(b)参照)等の現象
が発生する問題があった。
めになされたものであり、その目的とするところは、ヘ
テロ接合を有する電界効果型半導体装置において、オー
ミック電極を設けられたコンタクト層とチャネル層との
間の半導体層を通過する直列抵抗を低減することにあ
る。
チャネル層とコンタクト層との間に、該チャネル層及び
該コンタクト層と電子親和力の異なる半導体層が形成さ
れ、前記コンタクト層の上にオーミック電極が設けら
れ、前記半導体層にショットキー電極が設けられた電界
効果型半導体装置において、前記チャネル層と前記半導
体層の接合面及び前記コンタクト層と前記半導体層の接
合面が、いずれもイソ型ヘテロ接合となったものであ
る。
合以外のヘテロ接合である。アニソ型ヘテロ接合とは、
前記のように、導電型の異なる半導体どうしの接合、あ
るいは電気伝導度の大幅に異なる材料どうしの接合のこ
とである。例えば、n型半導体とp型半導体の接合、n
型半導体とノンドープ半導体の接合、p型半導体とノン
ドープ半導体の接合、あるいは高不純物濃度層(n+、
p+)と低不純物濃度層(n−、p−)といったもので
ある。アニソ型ヘテロ接合の代表的な例を示すと、n型
半導体で電子親和力の小さな材料としては、n−AlG
aAs/i−GaAs、n−AlGaAs/i−InG
aAs、n−InGaP/i−GaAs、n−InGa
P/i−InGaAs、n−InAlAs/i−lnG
aAs、n−GaAs/i−InGaAsなどがある。
また、n型半導体で電子親和力の大きな材料としては、
i−AlGaAs/n−GaAs、i−AlGaAs/
n−InGaAs、i−InGaP/n−GaAs、i
−InGaP/n−InGaAs、i−InAlAs/
n−InGaAs、i−GaAs/n−InGaAsな
どがアニソ型ヘテロ接合である。
合以外のヘテロ接合であるから、導電型が同じ半導体ど
うしの接合で、かつ電気伝導度が大きく異ならない材料
どうしの接合のことである。また、イソ型ヘテロ接合の
代表的な例としては、n−AlGaAs/n−GaA
s、n−AlGaAs/n−InGaAs、n−InG
aP/n−GaAs,n−InGaP/n−InGaA
s,n−InAlAs/n−InGaAs、n−GaA
s/n−InGaAs(いずれも電気伝導度は大きく異
ならないものとする)などがある。また、n型/n
+型、n型/n−型、p型/p+型、p型/p−型もイ
ソ型ヘテロ接合となる。
に、チャネル層及びコンタクト層の間の半導体層とチャ
ンネル層の接合面、チャネル層及びコンタクト層の間の
半導体層とコンタクト層の接合面が、いずれも電子親和
力の異なるイソ型ヘテロ接合であると、両ヘテロ接合面
において伝導帯の底がフェルミレベルの上下に大きく偏
らなくなるので、コンタクト層からゲート電極直下のチ
ャネル層にいたるヘテロ接合部の通過抵抗を小さくでき
る。よって、障壁層の機能を損なうことなく、電界効果
型半導体装置の直列抵抗成分を低減することができる。
における両材料をいずれもn型高不純物濃度層とし、コ
ンタクト層と前記半導体層の接合面における両材料をい
ずれもn型高不純物濃度層とすれば、キャリア移動度を
高くすることができ、高周波対応の電界効果型半導体装
置を得ることができる。
いては、チャネル層としては例えばInGaAsを用い
ることができ、チャネル層とコンタクト層の間の半導体
層にはAlGaAsを用いることができるが、この半導
体層はチャネル層及びコンタクト層よりも電子親和力が
小さい単一材料が望ましい。
さおよび実効障壁厚は、接合を形成する材料双方の不純
物濃度差と電子親和力差で一義的に決定されるので、前
記チャネル層と前記半導体層の接合面における両材料の
不純物濃度をいずれも1×1018cm−3以上とし、
前記コンタクト層と前記半導体層の接合面における両材
料の不純物濃度もいずれも1×1018cm−3以上と
することにより、全体の抵抗成分を低減することができ
る。
の一実施形態によるヘテロ接合FET41の構造を模式
的に示す断面図である。このヘテロ接合FET41にあ
っては、バッファ層43、膜厚10nmのn型InGa
As(不純物濃度2×1018cm−3)からなるチャ
ネル層44、障壁層45、膜厚50nmのn+型GaA
s(不純物濃度5×101 8cm−3)からなるコンタ
クト層46が、MBE、MOCVD等を用いたエピタキ
シャル成長法により、この順序で半絶縁性GaAs基板
42上に形成される。障壁層45は、下から順次、膜厚
10nmのn型AlGaAs層45a(不純物濃度3×
1018cm−3)、膜厚10nmのノンドープAlG
aAs層45b、膜厚10nmのn型AlGaAs層4
5c(不純物濃度3×1018cm− 3)によって構成
されている。
及びドレイン電極49となるオーミック電極が形成され
ている。ソース、ドレイン電極48、49間において、
コンタクト層46はリセスエッチングによって除去され
ており、ゲート電極50はリセス47内でコンタクト層
46から露出しているn型AlGaAs障壁層45cの
上に形成された後、熱拡散によってその底面がノンドー
プAlGaAs層45bにショットキー接触させられ
る。この結果、ゲート電極50の下端部がn型AlGa
As層45c内に埋め込まれる。なお、ゲート電極50
をn型AlGaAs障壁層45c内に埋め込む場合に
は、コンタクト層46をリセスエッチングした後、再度
異方性リセスエッチングによってn型AlGaAs障壁
層45cを一部除去し、露出したノンドープAlGaA
s層45bの上にゲート電極50を直接に形成するよう
にしてもよい。ヘテロ接合FET41は、最終的にはS
iN等の絶縁膜51で保護される。
間のヘテロ接合は、n型AlGaAs/n+型GaAs
のイソ型ヘテロ接合となっており、チャネル層44と障
壁層45の間もn型InGaAs/n型AlGaAsの
イソ型ヘテロ接合となっている。
電子親和力差が生じていればよく、上記組み合わせ以外
にも同じ導電型のInGaAs/InGaPなどの組み
合わせによるイソ型ヘテロ接合でも有効である。また、
チャネル層44には、n型InGaAsの代わりにn型
GaAsを用いてもよい。なお、チャネル層44の下に
は、電子供給層として高不純物濃度層を設けてダブルド
ープ構造としてもよい。
テロ構造でもよいが、本実施形態のA1GaAsのよう
に単一材料(ホモ接合)からなる方が好ましい。
とコンタクト層46の問に該チャネル層44およびコン
タクト層46と電子親和力の異なる障壁層45が形成さ
れており、チャネル層44と障壁層45との間の接合面
はイソ型ヘテロ接合となっており、コンタクト層46と
障壁層45との間の接合面もイソ型ヘテロ接合となって
いる。このように少なくともチャネル層44と障壁層4
5の間のヘテロ接合面、コンタクト層46と障壁層45
の間のヘテロ接合面の両者がイソ型の伝導型接合となっ
ている場合には、図5のエネルギーバンド構造に示すよ
うに(図5にはn型GaAs/n型AlGaAsの場合
を示しているが、n型InGaAs/n型AlGaAs
の場合も同様である)、当該ヘテロ接合領域において伝
導帯の底がフェルミレベルの上下にほぼ均等に配分され
る結果、障壁層45の上層と下層における電子に対する
障壁高さHBと空乏層幅(実効障壁厚)WVが小さくな
り、障壁層45の機能を損なうことなく、コンタクト層
46からゲート電極50直下のチャネル層44にいたる
ヘテロ接合部の通過抵抗、すなわちヘテロ接合FET4
1の直列抵抗成分を低減できる。
高さHBおよび実効障壁厚WVは、接合を形成する材料
双方の不純物濃度差と電子親和力差で一義的に決定され
るので、全体の抵抗成分を低減するためにも、チャネル
層44、障壁層45及びコンタクト層46の不純物濃度
はいずれも1×1018cm−3以上が好ましい。
する本発明の実施例における電流電圧特性を示す図であ
り、図6(b)は図2に示したような構造を有する従来
のDMTにおける電流電圧特性を示す図である。いずれ
もドレイン電圧に対するドレイン電流の変化を示してい
る。従来例による図6(b)の電流電圧特性ではドレイ
ン電流キンクが見られるが、本発明の実施例による図6
(a)の電流電圧特性ではキンクが見られず、高い電流
値の得られることがわかる。
半導体層との間のヘテロ接合部分における通過抵抗を低
減でき、またコンタクト層とその下の半導体層との間の
ヘテロ接合部分における通過抵抗も低減できるので、低
い直列抵抗を持つ電界効果型半導体装置を実現できる。
また、熱平衡状態におけるショットキー障壁高さを低く
することができるので、印加電圧に依存した電流増減
(ドレイン電流キンク)現象などが抑制される。よっ
て、素子特性の最大ドレイン電流、相互コンダクタンス
が向上し、オン抵抗の低減した素子を製作することがで
きる。
ある。
る。
テロ接合近傍での伝導帯のエネルギーバンド構造を示す
図である。
模式的に示す断面図である。
ンタクト層の間での伝導帯のエネルギーバンド構造を示
す図である。
電圧特性を示す図、(b)は従来例のDMTの電流電圧
特性を示す図である。
Claims (6)
- 【請求項1】 チャネル層とコンタクト層との間に、該
チャネル層及び該コンタクト層と電子親和力の異なる半
導体層が形成され、前記コンタクト層の上にオーミック
電極が設けられ、前記半導体層にショットキー電極が設
けられた電界効果型半導体装置において、 前記チャネル層と前記半導体層の接合面及び前記コンタ
クト層と前記半導体層の接合面が、いずれもイソ型ヘテ
ロ接合となっていることを特徴とする電界効果型半導体
装置。 - 【請求項2】 前記チャネル層と前記半導体層の接合面
における両材料がいずれもn型高不純物濃度層からな
り、前記コンタクト層と前記半導体層の接合面における
両材料がいずれもn型高不純物濃度層からなることを特
徴とする請求項1の電界効果型半導体装置。 - 【請求項3】 前記チャネル層と前記半導体層の接合面
における両材料の不純物濃度がいずれも1×1018c
m−3以上で、前記コンタクト層と前記半導体層の接合
面における両材料の不純物濃度がいずれも1×1018
cm−3以上であることを特徴とする請求項1又は2に
記載の電界効果型半導体装置。 - 【請求項4】 前記半導体層は、単一材料からなり、前
記チャネル層及び前記コンタクト層よりも電子親和力が
小さいことを特徴とする、請求項1、2又は3に記載の
電界効果型半導体装置。 - 【請求項5】 前記半導体層は、AlGaAsによって
構成されていることを特徴とする請求項4に記載の電界
効果型半導体装置。 - 【請求項6】 前記チャネル層は、InGaAsによっ
て構成されていることを特徴とする請求項1、2、3、
4又は5に記載の電界効果型半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25605999A JP3707766B2 (ja) | 1999-09-09 | 1999-09-09 | 電界効果型半導体装置 |
EP00119779A EP1083608B1 (en) | 1999-09-09 | 2000-09-11 | Field-effect semiconductor device |
DE60024376T DE60024376T2 (de) | 1999-09-09 | 2000-09-11 | Feldeffekt-Halbleiteranordnung |
US09/658,732 US7208777B1 (en) | 1999-09-09 | 2000-09-11 | Field-effect semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25605999A JP3707766B2 (ja) | 1999-09-09 | 1999-09-09 | 電界効果型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085672A true JP2001085672A (ja) | 2001-03-30 |
JP3707766B2 JP3707766B2 (ja) | 2005-10-19 |
Family
ID=17287342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25605999A Expired - Lifetime JP3707766B2 (ja) | 1999-09-09 | 1999-09-09 | 電界効果型半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7208777B1 (ja) |
EP (1) | EP1083608B1 (ja) |
JP (1) | JP3707766B2 (ja) |
DE (1) | DE60024376T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005249407A (ja) * | 2004-03-01 | 2005-09-15 | Yokogawa Electric Corp | 生体高分子のマイクロアレイ用基板およびハイブリダイゼーション装置およびハイブリダイゼーション方法 |
JP4854980B2 (ja) * | 2005-03-30 | 2012-01-18 | 住友電工デバイス・イノベーション株式会社 | スイッチ回路及び半導体装置の製造方法 |
US8680580B2 (en) * | 2007-11-19 | 2014-03-25 | Renesas Electronics Corporation | Field effect transistor and process for manufacturing same |
US9685509B2 (en) | 2013-07-30 | 2017-06-20 | Samsung Electronics Co., Ltd. | Finfet devices including high mobility channel materials with materials of graded composition in recessed source/drain regions |
US9917158B2 (en) | 2013-07-30 | 2018-03-13 | Samsung Electronics Co., Ltd. | Device contact structures including heterojunctions for low contact resistance |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3069106B2 (ja) | 1989-04-27 | 2000-07-24 | 株式会社日立製作所 | 半導体装置 |
JPH07147395A (ja) | 1991-11-27 | 1995-06-06 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
JPH06333956A (ja) * | 1992-08-26 | 1994-12-02 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
JPH06252175A (ja) | 1993-02-24 | 1994-09-09 | Sony Corp | 高電子移動度トランジスタ |
JP3616447B2 (ja) | 1996-02-27 | 2005-02-02 | 富士通株式会社 | 半導体装置 |
JPH1056168A (ja) | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
JPH11177079A (ja) | 1997-12-15 | 1999-07-02 | Nec Corp | 電界効果トランジスタ |
JP3707765B2 (ja) | 1999-09-09 | 2005-10-19 | 株式会社村田製作所 | 電界効果型半導体装置 |
-
1999
- 1999-09-09 JP JP25605999A patent/JP3707766B2/ja not_active Expired - Lifetime
-
2000
- 2000-09-11 EP EP00119779A patent/EP1083608B1/en not_active Expired - Lifetime
- 2000-09-11 DE DE60024376T patent/DE60024376T2/de not_active Expired - Lifetime
- 2000-09-11 US US09/658,732 patent/US7208777B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1083608A1 (en) | 2001-03-14 |
DE60024376T2 (de) | 2006-08-03 |
EP1083608B1 (en) | 2005-11-30 |
DE60024376D1 (de) | 2006-01-05 |
JP3707766B2 (ja) | 2005-10-19 |
US7208777B1 (en) | 2007-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220173235A1 (en) | Breakdown Resistant HEMT Substrate and Device | |
US6548333B2 (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment | |
JP4705412B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US8344423B2 (en) | Nitride semiconductor device and method for fabricating the same | |
US8076698B2 (en) | Transistor and method for operating the same | |
US20170040312A1 (en) | Avalanche-Rugged Quasi-Vertical HEMT | |
US7456444B2 (en) | Field effect transistor | |
EP2946406B1 (en) | Multichannel transistor | |
JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
US6605831B1 (en) | Field-effect semiconductor device | |
JP2004200433A (ja) | 半導体装置 | |
US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
JP2011066464A (ja) | 電界効果トランジスタ | |
JP2013239735A (ja) | 電界効果トランジスタ | |
JP3707766B2 (ja) | 電界効果型半導体装置 | |
JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2001127281A (ja) | 半導体装置 | |
JP2643890B2 (ja) | トンネルトランジスタ | |
JPH07263708A (ja) | トンネルトランジスタ | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPS62293780A (ja) | 半導体装置 | |
JP2003289083A (ja) | 電界効果型半導体装置 | |
JPH04321235A (ja) | 半導体装置 | |
JPH05144843A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3707766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |