JP2003289083A - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JP2003289083A
JP2003289083A JP2003128041A JP2003128041A JP2003289083A JP 2003289083 A JP2003289083 A JP 2003289083A JP 2003128041 A JP2003128041 A JP 2003128041A JP 2003128041 A JP2003128041 A JP 2003128041A JP 2003289083 A JP2003289083 A JP 2003289083A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
barrier
impurity concentration
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003128041A
Other languages
English (en)
Inventor
Makoto Inai
誠 稲井
Hidehiko Sasaki
秀彦 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003128041A priority Critical patent/JP2003289083A/ja
Publication of JP2003289083A publication Critical patent/JP2003289083A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 ゲート電極に対しては高い障壁機能を有しつ
つも、ソース及びドレイン電極に対しては直列抵抗の低
い障壁層を有するヘテロ接合FETを提供する。 【解決手段】 半絶縁性GaAs基板42上にバッファ
層43、ノンドープInGaAsのチャネル層44、複
数層からなる障壁層45、n+型GaAsからなる膜厚
50nmのコンタクト層46が形成される。多層障壁層
45は、n型AlGaAs層45a、膜厚2.5〜5n
mのノンドープAlGaAs層45b、膜厚10nmの
n型AlGaAs層54cの3層構造となっている。コ
ンタクト層46を一部除去したリセス47内でn型Al
GaAs層45c上にはゲート電極50が形成されてお
り、ゲート電極50の底面はn型AlGaAs層45c
に埋め込まれてノンドープAlGaAs層45bにショ
ットキー接触する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にHEMT構造やDCHFET構造等のヘテロ接合構
造を有する電界効果型半導体装置に関する。
【0002】
【従来の技術】従来からマイクロ波帯〜ミリ波帯の領域
で動作するトランジスタ素子としては、ヘテロ接合構造
の電界効果トランジスタ(以下、ヘテロ接合FETとい
う)が用いられている。このヘテロ接合FETは、その
ドーピング構造によって、変調ドープ構造を用いたHE
MT(高電子移動度トランジスタ)と、チャネルドープ
構造を用いたDCHFET(ドープチャネルヘテロFE
T)とに大別される。なお、後者のDCHFETは、別
称としてDMT、MISFET、HIGFETなどと呼
ばれる。
【0003】図1は従来のHEMTの積層構造を模式的
に示す断面図である。このHEMT1においては、Ga
As基板2の上にバッファ層3が形成され、バッファ層
3の上にノンドープInGaAsのチャネル層4が形成
され、チャネル層4の上には障壁層5が積層されてい
る。障壁層5は、図1ではn型AlGaAs層5aとノ
ンドープAlGaAs層5bの2層構造となっている
が、ノンドープAlGaAs層/n型AlGaAs層/
ノンドープAlGaAs層などの多層構造の場合もあ
り、n型AlGaAs層のみの場合もある。障壁層5の
上には、ソース電極8及びドレイン電極9と良好なオー
ミック接合を得るため、n型GaAsからなるコンタク
ト層6が形成されている。コンタクト層6の上面には、
ソース電極5a及びドレイン電極5bが形成されてお
り、熱処理によってコンタクト層6とオーミック接合さ
れている。
【0004】ソース電極8及びドレイン電極9間におい
ては、コンタクト層6をリセスエッチングすることによ
り、リセス7内に障壁層5のノンドープAlGaAs層
5bを露出させている。このリセスエッチングは、Al
GaAsをエッチングしないが、GaAsをエッチング
するエッチャントを用いてコンタクト層6を選択的にエ
ッチング除去し、ノンドープAlGaAs層5bでエッ
チング停止させることにより行われる。ゲート電極10
は、リセス7内においてコンタクト層6から露出したノ
ンドープAlGaAs層5bの上面に形成され、ノンド
ープAlGaAs層5bとショットキー接合している。
また、HEMT1の表面は、SiN保護膜11によって
覆われる。
【0005】このようなHEMT構造においては、ソー
ス及びドレイン電極8、9の下方におけるエネルギーバ
ンド構造(伝導帯の底)とゲート電極10の下方におけ
るエネルギーバンド構造(伝導帯の底)はそれぞれ図2
(a)(b)に示すようになっており、n型AlGaA
s層5aの電子はAlGaAsとInGaAsの間のヘ
テロ接合を越えてエネルギー的に低いチャネル層4側へ
移動する。こうして障壁層5から高純度のチャネル層4
へ供給された電子(2次元電子ガス)は、障壁層5のド
ナーによって散乱されることなくドリフトできるので、
大きな移動度を持つことになる。すなわち、チャネル層
4は電子が走行するチャネルとして働き、障壁層5はチ
ャネル層に電子を供給する供給源として働き、ソース電
極8とドレイン電極9の間に電位差が与えられると、チ
ャネル層4にドレイン電流が流れる。
【0006】図3は従来のDCHFETのうちのDMT
の積層構造を模式的に示す断面図である。このDMT2
1においては、半絶縁性GaAs基板22の上にバッフ
ァ層23が形成され、バッファ層23の上にn型InG
aAsのチャネル層24が形成され、チャネル層24の
上には障壁層25が積層されている。障壁層25は、D
MT構造では、ノンドープAlGaAsによって形成さ
れている。障壁層25の上には、ソース電極28及びド
レイン電極29と良好なオーミック接合を得るため、n
型GaAsからなるコンタクト層26が形成されてい
る。コンタクト層26の上面には、ソース電極28及び
ドレイン電極29が形成されており、熱処理によってコ
ンタクト層26とオーミック接合されている。
【0007】ソース電極28及びドレイン電極29の間
においては、コンタクト層26を選択的にリセスエッチ
ングすることにより、リセス27内に障壁層25を露出
させている。ゲート電極30は、リセス27内において
コンタクト層26から露出した障壁層25の上面に形成
され、障壁層25にショットキー接合している。また、
DMT21の表面は、SiN保護膜31によって覆われ
る。
【0008】このようなDMT構造では、ソース及びド
レイン電極28、29の下方におけるエネルギーバンド
構造(伝導帯の底)とゲート電極30の下方におけるエ
ネルギーバンド構造(伝導帯の底)はそれぞれ図4
(a)(b)に示すようになっている。ゲート電極30
に電圧を印加しない状態では、n型のチャネル層24に
電子が蓄積されており、この状態でソース電極28とド
レイン電極29の間に電位差を与えると、キャリアであ
る電子がソース電極28からドレイン電極29に移動し
てドレイン電流が流れる。
【0009】
【発明が解決しようとする課題】上記のようなHEMT
構造においても、またDMT構造においても、障壁層の
機能の一つとしては、ゲート電極に対して障壁を形成す
ることが挙げられる。すなわち、ゲート電極とチャネル
層との間に高いエネルギー障壁が存在することによって
(HEMTの場合を図2(b)に、DMTの場合を図4
(b)に示す。)、電子が障壁層を越えて、あるいは障
壁層をトンネルして移動しにくくなり、ゲート電極への
電流リークが阻止される。よって、より高い電流値まで
チャネルを開口することができ、またより高いゲート耐
圧が可能となり、高出力を達成することができる。
【0010】障壁層のこのような電流阻止能力は、障壁
層の障壁高さとその厚さにより決定される。ここで、障
壁高さは、障壁層とゲート電極との仕事関数差によって
決まる。また、障壁層の厚さは障壁層内の不純物濃度に
よって決まり、不純物濃度の低い層を障壁層とすること
によって実効的な障壁層の厚さを増大させることがで
き、そのため障壁層の不純物濃度を低くすることによっ
てゲート電極への電流阻止能力を大幅に高めることがで
きる。
【0011】しかし、その一方で、この障壁層はドレイ
ン電極又はソース電極とチャネル層との間に電流を流す
ための経路となるから、ドレイン電流を流すうえでは大
きな抵抗体となる。よって、ソース・ドレイン間の直列
抵抗を低減しようとすれば、障壁層の不純物濃度を高く
して低抵抗化しなければならない。
【0012】従って、障壁層の電流阻止能力を高めるた
めには、障壁層の不純物濃度を低くしなければならない
が、そうすると障壁層が高抵抗化してソース・ドレイン
間の直列抵抗が大きくなる。逆に、ソース・ドレイン間
の直列抵抗を小さくするためには、障壁層の不純物濃度
を高くして低抵抗化しなければならないが、そうすると
障壁層の電流阻止能力が低下し、ゲート電極への電流リ
ークが増加する。
【0013】このような技術的なトレードオフのため、
高い障壁機能を有しつつも直列抵抗の低いヘテロ接合F
ET構造が求められているにもかかわらず、従来におい
ては、このようなFETを作製することは困難であっ
た。
【0014】また、従来の構造では、コンタクト層を選
択的にリセスエッチングする際、コンタクト層の横方向
にもエッチングが進行することにより、ゲート電極の両
脇に目あき部分(過剰エッチング部分)が発生する。D
MTの場合を図5に示すように、この目空き領域32か
らは下方へ向けて空乏層33が長く延びるので、ソース
及びドレイン電極28、29間における直列抵抗がより
増大し、さらに素子のDC特性を悪化させている。
【0015】本発明は上述の技術的問題点を解決するた
めになされたものであり、その目的とするところは、ゲ
ート電極に対しては高い障壁機能を有しつつも、ソース
及びドレイン電極に対しては直列抵抗の低い障壁層を有
する電界効果型半導体装置を提供することにある。
【0016】
【課題を解決するための手段とその作用】本発明に係る
電界効果型半導体装置は、チャネル層の上に複数層から
なる障壁層を形成され、該障壁層の上方に複数のオーミ
ック電極を形成され、該オーミック電極間において前記
障壁層の上にショットキー電極を形成された電界効果型
半導体装置において、前記障壁層は、前記チャネル層よ
りも電子親和力が小さく、少なくとも2層の高不純物濃
度層とその間に挟まれた低不純物濃度層とを含むもので
ある。ここでいう低不純物濃度層には、意図して不純物
を注入していないノンドープ層も含む。
【0017】このような構造の障壁層としては、特にn
型障壁層、ノンドープ障壁層およびn型障壁層を順次積
層して形成したものを挙げることができ、障壁層はAl
GaAsによって構成するのが望ましい。また、チャネ
ル層はノンドープの半導体層でもよく、高不純物濃度の
半導体層としてもよい。
【0018】このように障壁層が少なくとも高抵抗の低
不純物濃度層とその上層及び下層に位置する低抵抗の高
不純物濃度層とを含んでいると、オーミック電極の下方
においては、低不純物濃度層において障壁が疑似的に低
くなるので、障壁層の通過抵抗すなわちオーミック電極
間の直列抵抗が低くなる。
【0019】特に、このような効果は、高不純物濃度層
の間に挟まれた低不純物濃度層の膜厚を2.5nm以上
10nm以下にした時に著しい。
【0020】また、本発明の電界効果型半導体装置にお
いて、前記ショットキー電極の底面を障壁層の低不純物
濃度層に接触させれば、ショットキー電極の下方でショ
ットキー障壁機能を高く保つことができるので、高い障
壁機能を有しつつも直列抵抗の低いFET特性を実現す
ることができる。
【0021】さらに、ショットキー電極の下方に高濃度
不純物濃度の障壁層が位置することにより、ショットキ
ー電極の両側に目あき領域が発生した場合にも、空乏層
の成長を抑制して直列抵抗の増大を抑えることができ
る。
【0022】
【発明の実施の形態】(第1の実施形態)図6は本発明
の一実施形態によるHEMT41の構造を模式的に示す
断面図である。このHEMT41においては、半絶縁性
GaAs基板42の上にバッファ層43が形成され、バ
ッファ層43の上にノンドープInGaAsのチャネル
層44が10nmの膜厚に形成され、チャネル層44の
上には複数層からなる障壁層(以下、多層障壁層とい
う)45が形成されている。多層障壁層45は、図6で
は膜厚10nmのn型AlGaAs層45a(不純物濃
度3×1018cm−3)、膜厚2.5〜5nmのノン
ドープAlGaAs層45b、膜厚10nmのn型Al
GaAs層54c(不純物濃度3×1018cm−3)
の3層構造となっている。多層障壁層45の上には、ソ
ース電極48及びドレイン電極49と良好なオーミック
接合を得るため、n+型GaAs(不純物濃度5×10
18cm−3)からなる膜厚50nmのコンタクト層4
6が形成されており、コンタクト層46の上面にオーミ
ック接触のソース電極48及びドレイン電極49が形成
されている。これらバッファ層43、チャネル層44、
多層障壁層45を構成する各半導体障壁層45a〜45
c及びコンタクト層46は、MBE法、MOCVD法等
を用いたエピタキシャル成長により、この順序で半絶縁
性GaAs基板42上に形成される。
【0023】コンタクト層46の上面には、コンタクト
層46にオーミック接触するソース電極48及びドレイ
ン電極49が形成されており、ソース及びドレイン電極
48、49間でコンタクト層46は選択的にリセスエッ
チングされている。コンタクト層46を部分的に除去し
たリセス47内にはn型AlGaAs層45cが露出し
ており、ゲート電極50はこのn型AlGaAs層45
cの上に形成された後、熱拡散によってその底面がノン
ドープAlGaAs層45bにショットキー接触させら
れる。この結果、ゲート電極50の下端部がn型AlG
aAs層45c内に埋め込まれる。また、HEMT41
は最終的には、SiN等の絶縁保護膜51で被覆され
る。
【0024】このような構造のHEMT41におけるソ
ース及びドレイン電極48、49の下方におけるエネル
ギーバンド構造(伝導帯の底)とゲート電極50の下方
におけるエネルギーバンド構造(伝導帯の底)をそれぞ
れ図7(a)(b)に示す。ソース及びドレイン電極4
8、49の下方においては、多層障壁層45が高不純物
濃度低抵抗のn型AlGaAs層45a、低不純物濃度
高抵抗のノンドープAlGaAs層45b、高不純物濃
度低抵抗のn型AlGaAs層45cから構成されてい
るので、図7(a)に示すように、中央のノンドープA
lGaAs層45bの障壁高さは、エネルギーバンド構
造上電子に対して擬似的に低くなり、ソース及びドレイ
ン電極48、49間における多層障壁層45の通過抵
抗、すなわちソース及びドレイン電極48、49間の直
列抵抗を低くすることができる。
【0025】これに対し、ゲート電極50の下方におい
ては、図7(b)に示すように、多層障壁層45はノン
ドープAlGaAs層45bとn型AlGaAs障壁層
45aとからなり、従来例のHEMT1におけるゲート
電極10の下方と同じ多層障壁層の構造となっている。
【0026】従って、このHEMT41にあっては、n
型AlGaAs層45aの不純物濃度を低くすることに
よってゲート電極50の下方におけるゲート障壁機能を
高く保つことができ、しかも、ソース及びドレイン電極
48、49の下方においては、ノンドープAlGaAs
層45bによって障壁高さを実効的に低くすることがで
き、ソース及びドレイン電極48、49間における直列
抵抗を小さくすることが可能になる。
【0027】なお、図6の実施形態では、チャネル層4
4としてInGaAs層を用いているが、GaAsを用
いてもよい。また、この実施形態では、チャネル層44
にInGaAsを用い、多層障壁層45にAlGaAs
を用いているが、チャネル層44の材料と多層障壁層4
5の材料とは、互いに電子親和力差が生じていればよ
く、InGaAg/InGaPなどの材料の組み合わせ
でもよい。また、チャネル層44上の多層障壁層45は
ノンドープAlGaAsから始めてもよく、例えばチャ
ネル層の上にノンドープ(i)AlGaAs層/n型A
lGaAs層/ノンドープ(i)AlGaAs層/n型
AlGaAs層からなる多層障壁層を形成してもよい。
なお、多層障壁層45を構成する半導体層の各膜厚に特
に規定はないが、ノンドープAlGaAs層については
膜厚10nm以下が好ましい。
【0028】さらに、多層障壁層45は上記のような3
層構造を繰り返した多層構造としてもよい。あるいは、
チャネル層44の下面にも電子供給層を設けたダブルド
ープHEMT構造としてもよい。
【0029】また、ゲート電極50をn型AlGaAs
層内に埋め込む場合には、コンタクト層46をリセスエ
ッチングした後、再度異方性リセスエッチングによって
n型AlGaAs層45cを一部除去し、露出したノン
ドープAlGaAs層45bの上にゲート電極50を直
接に形成するようにしてもよい。
【0030】(第2の実施形態)図8は本発明の別な実
施形態によるDMTの構造を模式的に示す断面図であ
る。このDMT61においては、半絶縁性GaAs基板
62の上にバッファ層63が形成され、バッファ層63
の上にn型InGaAs(不純物濃度2×1018cm
−3)のチャネル層64が10nmの膜厚に形成され、
チャネル層64の上には多層障壁層65が形成されてい
る。多層障壁層65は、図8では膜厚10nmのn型A
lGaAs層65a(不純物濃度3×1018cm−
3)、膜厚2.5〜5nmのノンドープAlGaAs層
65b、膜厚10nmのn型AlGaAs層65c(不
純物濃度3×1018cm−3)の3層構造となってい
る。多層障壁層65の上には、ソース電極68及びドレ
イン電極69と良好なオーミック接合を得るため、n+
型GaAs(不純物濃度5×1018cm−3)からな
る膜厚50nmのコンタクト層66が形成されており、
コンタクト層66の上面にオーミック接触のソース電極
68及びドレイン電極69が形成されている。これらバ
ッファ層63、チャネル64層、多層障壁層65を構成
する各半導体層65a〜65c及びコンタクト66層
は、MBE法、MOCVD法等を用いたエピタキシャル
成長により、この順序で半絶縁性GaAs基板62上に
形成される。
【0031】コンタクト層66の上面には、コンタクト
層66にオーミック接触するソース電極68及びドレイ
ン電極69が形成されており、ソース及びドレイン電極
68、69間のコンタクト層66はリセスエッチングに
よって選択的に除去されている。コンタクト層66を部
分的に除去したリセス67内にはn型AlGaAs層6
5cが露出しており、ゲート電極70はこのn型AlG
aAs層65cの上に形成された後、熱拡散によってそ
の底面がノンドープAlGaAs層65bにショットキ
ー接触させられる。この結果、ゲート電極70の下端部
がn型AlGaAs層65c内に埋め込まれる。また、
DMT61は最終的には、SiN等の絶縁保護膜71で
被覆される。
【0032】このような構造のDMT61におけるソー
ス及びドレイン電極68、69の下方におけるエネルギ
ーバンド構造(伝導帯の底)とゲート電極70の下方に
おけるエネルギーバンド構造(伝導帯の底)をそれぞれ
図9(a)(b)に示す。ソース及びドレイン電極6
8、69の下方においては、多層障壁層65が高不純物
濃度低抵抗のn型AlGaAs層65a、低不純物濃度
高抵抗のノンドープAlGaAs層65b、高不純物濃
度低抵抗のn型AlGaAs層65cから構成されてい
るので、図9(a)に示すように、中央のノンドープA
lGaAs層65bの障壁高さは、エネルギーバンド構
造上電子に対して擬似的に低くなり、ソース及びドレイ
ン電極68、69間における多層障壁層の通過抵抗、す
なわちソース電極68及びドレイン電極69間の直列抵
抗を低減することができる。
【0033】これに対し、ゲート電極70の下方におい
ては、図9(b)に示すように、多層障壁層65はノン
ドープAlGaAs層65bとn型AlGaAs層65
aとからなり、n型AlGaAs層65aの不純物濃度
を低くすることによってゲート障壁機能を高くすること
ができる。
【0034】従って、このDMT61にあっても、n型
AlGaAs層65a、65cの不純物濃度を低くする
ことによってゲート電極70の下方におけるゲート障壁
機能を高く保つことができ、しかも、ソース及びドレイ
ン電極68、69の下方においては、ノンドープAlG
aAs層65bによって障壁高さを実効的に低くするこ
とで直列抵抗を小さくすることが可能になる。
【0035】また、従来のDMT21では、ゲート電極
30とチャネル層24との間がノンドープAlGaAs
層のみであったので、ゲート電極の両側に目あき領域が
発生した場合には、図5に示したように空乏層33が下
方へ長く延びていた。これに対し、このDMT61で
は、ゲート電極70とチャネル層64との間にn型Al
GaAs層65a/ノンドープAlGaAs層65b/
n型AlGaAs層65cからなる多層障壁層65が存
在しているので、図10に示すように、ゲート電極70
の両側に目あき領域72が発生しても空乏層73がn型
AlGaAs層65cよりも下方へ延びにくく、目あき
領域72によってソース及びドレイン電極68、69間
の直流抵抗が増大するのを抑制できる。
【0036】図11は上記のような構造の本発明実施例
によるDMT(DCHFET)の電流電圧特性を従来例
のDMTと比較して示した図である。この図において
は、横軸はゲート電圧Vg[V]を表わしており、縦軸
はドレイン電流(線電流密度)Id[mA/mm]及び
相互コンダクタンスGm[mS/mm]を表わしてい
る。また、実線は本発明のDMTの場合を示し、破線は
従来例のDMTの場合を示している。この図から明らか
なように、本発明実施例のDMTによれば、従来例に比
べて高い電流値および高いGmを得られることが分か
る。
【0037】なお、図8のDMT61では、チャネル層
64としてInGaAsを用いているが、GaAsを用
いてもよい。また、この実施形態では、チャネル層64
にInGaAsを用い、多層障壁層65にAlGaAs
を用いているが、チャネル層64の材料と多層障壁層6
5の材料とは、互いに電子親和力差が生じていればよ
く、InGaAg/InGaPなどの材料の組み合わせ
でもよい。また、このDMTでも、チャネル層64上の
多層障壁層65はノンドープAlGaAsから始めても
よく、例えばチャネル層の上にノンドープ(i)AlG
aAs層/n型AlGaAs層/ノンドープ(i)Al
GaAs層/n型AlGaAs層からなる多層障壁層を
形成してもよい。なお、多層障壁層を構成する半導体障
壁層の各膜厚に特に規定はないが、ノンドープAlGa
As障壁層については膜厚10nm以下が好ましい。
【0038】さらに、多層障壁層は図8のような3層構
造を繰り返した多層構造としてもよい。あるいは、チャ
ネル層の下面にも電子供給層を設けた構造としてもよ
い。
【0039】また、ゲート電極70をn型AlGaAs
層45c内に埋め込む場合には、コンタクト46層をリ
セスエッチングした後、再度異方性リセスエッチングに
よってn型AlGaAs層45cを一部除去し、露出し
たノンドープAlGaAs層45bの上にゲート電極7
0を直接に形成するようにしてもよい。
【0040】
【発明の効果】以上述べたように、本発明によれば、高
いショットキー障壁機能を維持しつつ、低い直列抵抗を
有する電界効果型半導体装置を実現することができるの
で、FET特性でいうところの高耐圧、最大ドレイン電
流、高Gm、低オン抵抗を有する電界効果型半導体装置
を実現することができる。
【図面の簡単な説明】
【図1】従来のHEMT構造を模式的に示す断面図であ
る。
【図2】(a)は同上のHEMTのソース及びドレン電
極下方における伝導帯のエネルギーバンド構造を示す
図、(b)は同上のHEMTのゲート電極下方における
伝導帯のエネルギーバンド構造を示す図である。
【図3】従来のDMT構造を模式的に示す断面図であ
る。
【図4】(a)は同上のDMTのソース及びドレン電極
下方における伝導帯のエネルギーバンド構造を示す図、
(b)は同上のDMTのゲート電極下方における伝導帯
のエネルギーバンド構造を示す図である。
【図5】従来のDMTにおいて、目あき領域の下方に生
じる空乏層の様子を示す図である。
【図6】本発明の一実施形態によるHEMTの構造を模
式的に示す断面図である。
【図7】(a)は同上のHEMTのソース及びドレン電
極下方における伝導帯のエネルギーバンド構造を示す
図、(b)は同上のHEMTのゲート電極下方における
伝導帯のエネルギーバンド構造を示す図である。
【図8】本発明の別な実施形態によるDMTの構造を模
式的に示す断面図である。
【図9】(a)は同上のDMTのソース及びドレン電極
下方における伝導帯のエネルギーバンド構造を示す図、
(b)は同上のDMTのゲート電極下方における伝導帯
のエネルギーバンド構造を示す図である。
【図10】同上のDMTにおいて、目あき領域の下方に
生じる空乏層の様子を示す図である。
【図11】本発明の実施例によるDMTと従来例による
DMTの電流電圧特性を比較して示す図である。
【符号の説明】
41 HEMT 61 DMT 42、62 半絶縁性GaAs基板 43、63 バッファ層 44、64 チャネル層 45、65 障壁層 45a、65a n型AlGaAs層 45b、65b ノンドープAlGaAs層 45c、65c n型AlGaAs層 46、66 コンタクト層 48、68 ソース電極 49、69 ドレイン電極 50、70 ゲート電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 チャネル層の上に複数層からなる障壁層
    を形成され、該障壁層の上方に複数のオーミック電極を
    形成され、該オーミック電極間において前記障壁層の上
    にショットキー電極を形成された電界効果型半導体装置
    において、前記障壁層は、前記チャネル層よりも電子親
    和力が小さく、少なくとも2層の高不純物濃度層とその
    間に挟まれた低不純物濃度層とを含むことを特徴とする
    電界効果型半導体装置。
  2. 【請求項2】 前記障壁層は、n型層、ノンドープ層お
    よびn型層を順次積層して形成されていることを特徴と
    する、請求項1に記載の電界効果型半導体装置。
  3. 【請求項3】 前記ショットキー電極の底面は、前記障
    壁層の低不純物濃度層に接触していることを特徴とす
    る、請求項1又は2に記載の電界効果型半導体装置。
  4. 【請求項4】 前記障壁層において、高不純物濃度層の
    間に挟まれた低不純物濃度層の膜厚は、2.5nm以上
    10nm以下であることを特徴とする、請求項1、2又
    は3に記載の電界効果型半導体装置。
  5. 【請求項5】 前記障壁層を構成する各半導体層はAl
    GaAsからなることを特徴とする請求項1、2、3又
    は4に記載の電界効果型半導体装置。
  6. 【請求項6】 前記チャネル層は、高不純物濃度の半導
    体層であることを特徴とする請求項1、2、3、4又は
    5に記載の電界効果型半導体装置。
JP2003128041A 2003-05-06 2003-05-06 電界効果型半導体装置 Pending JP2003289083A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003128041A JP2003289083A (ja) 2003-05-06 2003-05-06 電界効果型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003128041A JP2003289083A (ja) 2003-05-06 2003-05-06 電界効果型半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25605199A Division JP3707765B2 (ja) 1999-09-09 1999-09-09 電界効果型半導体装置

Publications (1)

Publication Number Publication Date
JP2003289083A true JP2003289083A (ja) 2003-10-10

Family

ID=29244621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003128041A Pending JP2003289083A (ja) 2003-05-06 2003-05-06 電界効果型半導体装置

Country Status (1)

Country Link
JP (1) JP2003289083A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671697B2 (en) 2006-12-05 2010-03-02 Electronics And Telecommunications Research Institute High-isolation switching device for millimeter-wave band control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671697B2 (en) 2006-12-05 2010-03-02 Electronics And Telecommunications Research Institute High-isolation switching device for millimeter-wave band control circuit

Similar Documents

Publication Publication Date Title
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
US6777278B2 (en) Methods of fabricating aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US8125004B2 (en) Field-effect semiconductor device
EP2339634B1 (en) GaN based FET and method for producing the same
JP2009231508A (ja) 半導体装置
JP7426786B2 (ja) 窒化物半導体装置
JP7175727B2 (ja) 窒化物半導体装置
JP2006086354A (ja) 窒化物系半導体装置
US20050263788A1 (en) Heterojunction field effect semiconductor device
JP2000150535A (ja) 電界効果トランジスタとその製造方法
WO2020158394A1 (ja) 窒化物半導体装置
JP3707765B2 (ja) 電界効果型半導体装置
CN113745321A (zh) 氮化物半导体装置
JP2011066464A (ja) 電界効果トランジスタ
JP3601649B2 (ja) 電界効果トランジスタ
US20210005741A1 (en) Nitride semiconductor apparatus and manufacturing method thereof
JP3707766B2 (ja) 電界効果型半導体装置
JP2003289083A (ja) 電界効果型半導体装置
CN113812006A (zh) 氮化物半导体装置及其制造方法
JPH11214676A (ja) 半導体装置
JP7313197B2 (ja) 半導体装置
JP2001127281A (ja) 半導体装置
JP2023019807A (ja) 窒化物半導体装置およびその製造方法
JPH05283439A (ja) 半導体装置
JP2024069888A (ja) 半導体素子