JPH07147395A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPH07147395A JPH07147395A JP31258491A JP31258491A JPH07147395A JP H07147395 A JPH07147395 A JP H07147395A JP 31258491 A JP31258491 A JP 31258491A JP 31258491 A JP31258491 A JP 31258491A JP H07147395 A JPH07147395 A JP H07147395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- channel layer
- field effect
- electron affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 素子動作時に、ゲート電極の直下を通過する
電子は、高濃度に不純物がド−プされたチャネル層を通
ることにより発生する雑音を低減し、雑音指数の大幅な
向上を図ることを目的とする。 【構成】 半導体基板１０上に、第１の半導体からなる
バッファ層４、この第１の半導体より電子親和力が大き
い第２の半導体からなるアンド−プのチャネル層３、前
記第１の半導体より電子親和力が大きい第３の半導体か
らなるチャネル層２、前記第２、第３の半導体より電子
親和力が小さい第４の半導体層１、及び第５の半導体か
らなるキャップ層５を備え、前記キャップ層５に接続す
る１対の電極６、７と、この電極内の前記第４の半導体
層１に配設されたゲート電極８とを設けてなる電界効果
型半導体装置である。
電子は、高濃度に不純物がド−プされたチャネル層を通
ることにより発生する雑音を低減し、雑音指数の大幅な
向上を図ることを目的とする。 【構成】 半導体基板１０上に、第１の半導体からなる
バッファ層４、この第１の半導体より電子親和力が大き
い第２の半導体からなるアンド−プのチャネル層３、前
記第１の半導体より電子親和力が大きい第３の半導体か
らなるチャネル層２、前記第２、第３の半導体より電子
親和力が小さい第４の半導体層１、及び第５の半導体か
らなるキャップ層５を備え、前記キャップ層５に接続す
る１対の電極６、７と、この電極内の前記第４の半導体
層１に配設されたゲート電極８とを設けてなる電界効果
型半導体装置である。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果型半導体装置
に関する。
に関する。
【０００２】
【従来の技術】衛星放送受信システムの需要が高まる
中、このシステムの重要部分を占める超低雑音電界効果
型トランジスタの性能工場に注目が集まっている。これ
らのトランジスタの高性能化には、ゲート長短縮や相互
コンダクタンスの増大等が必須の条件となっている。そ
のため、チャネル層に不純物を高濃度にドーピングした
電界効果型トランジスタが提案されている。
中、このシステムの重要部分を占める超低雑音電界効果
型トランジスタの性能工場に注目が集まっている。これ
らのトランジスタの高性能化には、ゲート長短縮や相互
コンダクタンスの増大等が必須の条件となっている。そ
のため、チャネル層に不純物を高濃度にドーピングした
電界効果型トランジスタが提案されている。
【０００３】図３は、従来この種電界効果型トランジス
タの構造を示す断面図である。
タの構造を示す断面図である。
【０００４】図３において、１０は半絶縁性ＧａＡｓ基
板、４はこの基板１０上に設けられたＧａＡｓ半導体か
らなる障壁層を兼ねるバッファ層、２はバッファ層４上
に設けられたｎ型の不純物が高濃度にド−プされたｎ型
ＩｎＧａＡｓ半導体からなるチャネル層、１はこのチャ
ネル層２上に設けられたｎ型ＡｌＧａＡｓ半導体層、５
はこのｎ型ＡｌＧａＡｓ半導体層１上に設けられたｎ型
ＧａＡｓ半導体からなるキャップ層である。
板、４はこの基板１０上に設けられたＧａＡｓ半導体か
らなる障壁層を兼ねるバッファ層、２はバッファ層４上
に設けられたｎ型の不純物が高濃度にド−プされたｎ型
ＩｎＧａＡｓ半導体からなるチャネル層、１はこのチャ
ネル層２上に設けられたｎ型ＡｌＧａＡｓ半導体層、５
はこのｎ型ＡｌＧａＡｓ半導体層１上に設けられたｎ型
ＧａＡｓ半導体からなるキャップ層である。
【０００５】６は一方のキャップ層５と接続するソース
電極、７は他方のキャップ層５と接続するドレイン電
極、８はソース電極６とドレイン電極７間のｎ型ＡｌＧ
ａＡｓ半導体層１とショットキ接続するゲート電極であ
る。
電極、７は他方のキャップ層５と接続するドレイン電
極、８はソース電極６とドレイン電極７間のｎ型ＡｌＧ
ａＡｓ半導体層１とショットキ接続するゲート電極であ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、図３に
示した電界効果型トランジスタのように、高濃度に不純
物をド−プしたチャネル層を用いたものにおいては、ゲ
ート長の短縮や相互コンダクタンスの増大を図っても、
高周波動作時の雑音指数がほとんど低減されないという
問題があった。
示した電界効果型トランジスタのように、高濃度に不純
物をド−プしたチャネル層を用いたものにおいては、ゲ
ート長の短縮や相互コンダクタンスの増大を図っても、
高周波動作時の雑音指数がほとんど低減されないという
問題があった。
【０００７】これは、電界効果型トランジスタでは、素
子動作時に、ゲート電極８の直下を通過する電子は、高
濃度に不純物がド−プされたチャネル層２を通ることに
より、雑音が発生するためであると考えられている。
子動作時に、ゲート電極８の直下を通過する電子は、高
濃度に不純物がド−プされたチャネル層２を通ることに
より、雑音が発生するためであると考えられている。
【０００８】本発明は、上述した問題点を解決し、雑音
指数の大幅な向上を図ることをその課題とする
指数の大幅な向上を図ることをその課題とする
【０００９】
【課題を解決するための手段】本発明は、半導体基板上
に、第１の半導体からなるバッファ層、この第１の半導
体より電子親和力が大きい第２の半導体からなるアンド
−プのチャネル層、前記第１の半導体より電子親和力が
大きい第３の半導体からなるチャネル層、前記第２、第
３の半導体より電子親和力が小さい第４の半導体層、及
び第５の半導体からなるキャップ層を備え、前記キャッ
プ層に接続する１対の電極と、この電極内の前記第４の
半導体層に配設されたゲート電極とを設けてなる。
に、第１の半導体からなるバッファ層、この第１の半導
体より電子親和力が大きい第２の半導体からなるアンド
−プのチャネル層、前記第１の半導体より電子親和力が
大きい第３の半導体からなるチャネル層、前記第２、第
３の半導体より電子親和力が小さい第４の半導体層、及
び第５の半導体からなるキャップ層を備え、前記キャッ
プ層に接続する１対の電極と、この電極内の前記第４の
半導体層に配設されたゲート電極とを設けてなる。
【００１０】
【作用】本発明では、素子動作時、ゲート電極直下を通
過する電子は、アンド−プのチャネル層を通ることによ
り、雑音の発生が抑制される。
過する電子は、アンド−プのチャネル層を通ることによ
り、雑音の発生が抑制される。
【００１１】
【実施例】以下、本発明の実施例を図１及び図２を参照
して説明する。図１は、本発明の一実施例を示す断面
図、図２は、本発明のゲート電極直下の伝導体バンド構
造の模式図である。
して説明する。図１は、本発明の一実施例を示す断面
図、図２は、本発明のゲート電極直下の伝導体バンド構
造の模式図である。
【００１２】尚、図３と同一構成部分には同一符号を付
す。
す。
【００１３】図１に示すように、１０は、半絶縁性Ｇａ
Ａｓ基板、４はＧａＡｓ半導体からなる障壁層を兼ねる
バッファ層である。
Ａｓ基板、４はＧａＡｓ半導体からなる障壁層を兼ねる
バッファ層である。
【００１４】３は、本発明の特徴とするところのチャネ
ル層であり、バッファ層４のＧａＡｓ半導体より電子親
和力が大きいアンド−プのＩｎＧａＡｓ半導体にて構成
され、上記バッファ層４上に設けられる。
ル層であり、バッファ層４のＧａＡｓ半導体より電子親
和力が大きいアンド−プのＩｎＧａＡｓ半導体にて構成
され、上記バッファ層４上に設けられる。
【００１５】２は上記バッファ層４のＧａＡｓ半導体よ
り電子親和力が大きいｎ型不純物を高濃度にド−プした
ｎ型ＡｌＧａＡｓ半導体層からなるチャネル層で、チャ
ネル層３上に設けられる。
り電子親和力が大きいｎ型不純物を高濃度にド−プした
ｎ型ＡｌＧａＡｓ半導体層からなるチャネル層で、チャ
ネル層３上に設けられる。
【００１６】そして、このチャネル層２上にチャネル層
２、３より電子親和力が小さいｎ型ＡｌＧａＡｓ半導体
層１、このｎ型ＡｌＧａＡｓ１上にｎ型ＧａＡｓ層から
なるキャップ層５が設けられる。更に、一方のキャップ
層５と接続するソース電極６、他方のキャップ層５と接
続するドレイン電極７、ソース電極６とドレイン電極７
間のｎ型ＡｌＧａＡｓ半導体層１とショットキ接続する
ゲート電極８が夫々設けられ、本発明に係る電界効果型
トランジスタが形成される。
２、３より電子親和力が小さいｎ型ＡｌＧａＡｓ半導体
層１、このｎ型ＡｌＧａＡｓ１上にｎ型ＧａＡｓ層から
なるキャップ層５が設けられる。更に、一方のキャップ
層５と接続するソース電極６、他方のキャップ層５と接
続するドレイン電極７、ソース電極６とドレイン電極７
間のｎ型ＡｌＧａＡｓ半導体層１とショットキ接続する
ゲート電極８が夫々設けられ、本発明に係る電界効果型
トランジスタが形成される。
【００１７】上述したように、本発明の特徴とするとこ
ろは、バッファ層４とチャネル層２との間にアンド−プ
のＩｎＧａＡｓからなるチャネル層３を挿入したことに
ある。そして、このように形成された電界効果型トラン
ジスタのゲート電極８直下の伝導体バンド構造は図２に
示すようになる。ここで、図中の数値は計算により求め
た概算値である。
ろは、バッファ層４とチャネル層２との間にアンド−プ
のＩｎＧａＡｓからなるチャネル層３を挿入したことに
ある。そして、このように形成された電界効果型トラン
ジスタのゲート電極８直下の伝導体バンド構造は図２に
示すようになる。ここで、図中の数値は計算により求め
た概算値である。
【００１８】本発明の第１の具体的実施例について説明
する。
する。
【００１９】上記キャップ層５を構成するｎ型ＧａＡｓ
半導体層のｎ型不純物濃度をｎ＝３×１０18ｃｍ-3に設
定し、また膜厚を８００Åとする。
半導体層のｎ型不純物濃度をｎ＝３×１０18ｃｍ-3に設
定し、また膜厚を８００Åとする。
【００２０】また、ｎ型ＡｌＧａＡｓ半導体層１のｎ型
不純物濃度をｎ＝１×１０18ｃｍ-3に設定し、この膜厚
を３００Åとする。
不純物濃度をｎ＝１×１０18ｃｍ-3に設定し、この膜厚
を３００Åとする。
【００２１】チャネル層２は、ｎ型ＩｎxＧａ1-xＡｓ
（ｘはＩｎ組成パラメータ）で構成し、その不純物濃度
をｎ＝２．５×１０18ｃｍ-3と設定する。
（ｘはＩｎ組成パラメータ）で構成し、その不純物濃度
をｎ＝２．５×１０18ｃｍ-3と設定する。
【００２２】チャネル層３は、アンド−プのＩｎxＧａ
1-xＡｓ（ｘはＩｎ組成パラメータ）で構成する。
1-xＡｓ（ｘはＩｎ組成パラメータ）で構成する。
【００２３】そして、チャネル層２のＩｎ組成パラメー
タｘを０．１５、膜厚５０ÅとしたものをＡ群とし、Ｉ
ｎ組成パラメータｘを０．１５、膜厚１００Åとしたも
のをＢ群とし、Ｉｎの組成パラメータｘ＝０．２０、膜
厚５０ÅとしたものをＣ群とする。
タｘを０．１５、膜厚５０ÅとしたものをＡ群とし、Ｉ
ｎ組成パラメータｘを０．１５、膜厚１００Åとしたも
のをＢ群とし、Ｉｎの組成パラメータｘ＝０．２０、膜
厚５０ÅとしたものをＣ群とする。
【００２４】尚、チャネル層３のＩｎの組成パラメータ
ｘの組成は夫々チャネル層２の上記群と同じくして、ア
ンド−プＩｎxＧａ1-xＡｓの膜厚Ｄを０、２０Å、５０
Å、１００Å、１２０Å、１５０Åと変化させて、上記
サンプルをＭＢＥ法で夫々の半導体層を成長させ、ゲー
ト長０．２μｍの電界効果型トランジスタを作成した。
その各電界効果型トランジスタを、１２ＧＨｚ（Ｖｄｓ
＝２Ｖ、Ｉｄｓ＝１０ｍＡ）での最小雑音指数ＮＦｍｉ
ｎを比較した結果を表１に示す。
ｘの組成は夫々チャネル層２の上記群と同じくして、ア
ンド−プＩｎxＧａ1-xＡｓの膜厚Ｄを０、２０Å、５０
Å、１００Å、１２０Å、１５０Åと変化させて、上記
サンプルをＭＢＥ法で夫々の半導体層を成長させ、ゲー
ト長０．２μｍの電界効果型トランジスタを作成した。
その各電界効果型トランジスタを、１２ＧＨｚ（Ｖｄｓ
＝２Ｖ、Ｉｄｓ＝１０ｍＡ）での最小雑音指数ＮＦｍｉ
ｎを比較した結果を表１に示す。
【００２５】
【表１】
【００２６】表１より、図３に示した従来構造（Ｄ＝０
Å）のものでは、ＮＦｍｉｎは１．０近傍である。
Å）のものでは、ＮＦｍｉｎは１．０近傍である。
【００２７】これに対して、本発明の構造、すなわち、
バッファ層４とチャネル層２との間にアンド−プのチャ
ネル層３を挿入したものにおいては、大幅に性能が向上
していることが分かる。
バッファ層４とチャネル層２との間にアンド−プのチャ
ネル層３を挿入したものにおいては、大幅に性能が向上
していることが分かる。
【００２８】また、この第１の具体的実施例では、チャ
ネル層３の膜厚が１００Åを越えると再び性能は低下し
ているので、このチャネル層３の膜厚は１００Å以下が
好ましい。
ネル層３の膜厚が１００Åを越えると再び性能は低下し
ているので、このチャネル層３の膜厚は１００Å以下が
好ましい。
【００２９】次に、上記第１の実施例よりも性能が優れ
る本発明の第２の具体的実施例について説明する。
る本発明の第２の具体的実施例について説明する。
【００３０】上記キャップ層５を構成するｎ型ＧａＡｓ
半導体層のｎ型不純物濃度をｎ＝３×１０18ｃｍ-3に設
定し、また膜厚を８００Åとする。
半導体層のｎ型不純物濃度をｎ＝３×１０18ｃｍ-3に設
定し、また膜厚を８００Åとする。
【００３１】また、ｎ型ＡｌＧａＡｓ半導体層１のｎ型
不純物濃度をｎ＝１×１０18ｃｍ-3に設定し、この膜厚
を３００Åとする。
不純物濃度をｎ＝１×１０18ｃｍ-3に設定し、この膜厚
を３００Åとする。
【００３２】チャネル層２は、ｎ型ＩｎxＧａ1-xＡｓ
（ｘはＩｎ組成パラメータ）で構成する。そして、チャ
ネル層２のＩｎ組成パラメータｘを０．１５、ｎ型不純
物濃度をｎ＝２．５×１０18ｃｍ-3、チャネル層２及び
３の合計膜厚を１５０ÅとしたものをＤ群とし、Ｉｎ組
成パラメータｘを０．２０、ｎ型不純物濃度をｎ＝２．
５×１０18ｃｍ-3、チャネル層２及び３の合計膜厚を１
５０ÅとしたものをＥ群とし、Ｉｎ組成パラメータｘを
０．１５、ｎ型不純物濃度をｎ＝４×１０18ｃｍ -3、チ
ャネル層２及び３の合計膜厚を１５０ÅとしたものをＦ
群とし、Ｉｎ組成パラメータｘを０．１５、ｎ型不純物
濃度をｎ＝２．５×１０18ｃｍ-3、チャネル層２及び３
の合計膜厚を１００ÅとしたものをＧ群とする。
（ｘはＩｎ組成パラメータ）で構成する。そして、チャ
ネル層２のＩｎ組成パラメータｘを０．１５、ｎ型不純
物濃度をｎ＝２．５×１０18ｃｍ-3、チャネル層２及び
３の合計膜厚を１５０ÅとしたものをＤ群とし、Ｉｎ組
成パラメータｘを０．２０、ｎ型不純物濃度をｎ＝２．
５×１０18ｃｍ-3、チャネル層２及び３の合計膜厚を１
５０ÅとしたものをＥ群とし、Ｉｎ組成パラメータｘを
０．１５、ｎ型不純物濃度をｎ＝４×１０18ｃｍ -3、チ
ャネル層２及び３の合計膜厚を１５０ÅとしたものをＦ
群とし、Ｉｎ組成パラメータｘを０．１５、ｎ型不純物
濃度をｎ＝２．５×１０18ｃｍ-3、チャネル層２及び３
の合計膜厚を１００ÅとしたものをＧ群とする。
【００３３】チャネル層３は、アンド−プのＩｎxＧａ
1-xＡｓ（ｘはＩｎ組成パラメータ）で構成する。
1-xＡｓ（ｘはＩｎ組成パラメータ）で構成する。
【００３４】尚、チャネル層３のＩｎの組成パラメータ
ｘの組成は夫々チャネル層２の上記群と同じくして、ｎ
型ＩｎxＧａ1-xＡｓの膜厚Ｄ’を１０Å、２０Å、３０
Å、４０Å、５０Å、７０Åと変化させて、上記サンプ
ルをＭＢＥ法で夫々の半導体層を成長させ、ゲート長
０．２μｍの電界効果型トランジスタを作成した。その
各電界効果型トランジスタを、１２ＧＨｚ（Ｖｄｓ＝２
Ｖ、Ｉｄｓ＝１０ｍＡ）での最小雑音指数ＮＦｍｉｎを
比較した結果を表２に示す。
ｘの組成は夫々チャネル層２の上記群と同じくして、ｎ
型ＩｎxＧａ1-xＡｓの膜厚Ｄ’を１０Å、２０Å、３０
Å、４０Å、５０Å、７０Åと変化させて、上記サンプ
ルをＭＢＥ法で夫々の半導体層を成長させ、ゲート長
０．２μｍの電界効果型トランジスタを作成した。その
各電界効果型トランジスタを、１２ＧＨｚ（Ｖｄｓ＝２
Ｖ、Ｉｄｓ＝１０ｍＡ）での最小雑音指数ＮＦｍｉｎを
比較した結果を表２に示す。
【００３５】
【表２】
【００３６】表２より、本発明の構造、すなわち、バッ
ファ層４とチャネル層２との間にアンド−プのチャネル
層３を挿入したものにおいては、大幅に性能が向上して
いることに加えて、この第２の具体的実施例は、第１の
具体的実施例のものよりも、性能が優れていることも分
かる。
ファ層４とチャネル層２との間にアンド−プのチャネル
層３を挿入したものにおいては、大幅に性能が向上して
いることに加えて、この第２の具体的実施例は、第１の
具体的実施例のものよりも、性能が優れていることも分
かる。
【００３７】また、この第２の具体的実施例では、チャ
ネル層２の膜厚が３０Åを越えると再び性能は低下して
いるので、このチャネル層２の膜厚は３０Å以下が好ま
しい。
ネル層２の膜厚が３０Åを越えると再び性能は低下して
いるので、このチャネル層２の膜厚は３０Å以下が好ま
しい。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
ゲート電極直下での雑音の発生を抑制でき、雑音指数の
大幅な向上を図ることができる。
ゲート電極直下での雑音の発生を抑制でき、雑音指数の
大幅な向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の断面図である。
【図２】本発明のゲート電極直下の伝導体バンド構造の
模式図である。
模式図である。
【図３】従来の電界効果型トランジスタの断面図であ
る。
る。
１・・・ｎ型ＡｌＧａＡｓ半導体層 ２・・・チャネル層 ３・・・チャネル層 ４・・・バッファ層 ５・・・キャップ層 ６・・・ソース電極 ７・・・ドレイン電極 ８・・・ゲート電極 10・・・半絶縁性ＧａＡｓ基板
Claims (1)
- 【請求項１】 半導体基板上に、第１の半導体からなる
バッファ層、この第１の半導体より電子親和力が大きい
第２の半導体からなるアンド−プのチャネル層、前記第
１の半導体より電子親和力が大きい第３の半導体からな
るチャネル層、前記第２、第３の半導体より電子親和力
が小さい第４の半導体層、及び第５の半導体からなるキ
ャップ層を備え、前記キャップ層に接続する１対の電極
と、この電極内の前記第４の半導体層に配設されたゲー
ト電極とを設けてなる電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31258491A JPH07147395A (ja) | 1991-11-27 | 1991-11-27 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31258491A JPH07147395A (ja) | 1991-11-27 | 1991-11-27 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147395A true JPH07147395A (ja) | 1995-06-06 |
Family
ID=18030967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31258491A Pending JPH07147395A (ja) | 1991-11-27 | 1991-11-27 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147395A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605831B1 (en) | 1999-09-09 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Field-effect semiconductor device |
| US7208777B1 (en) | 1999-09-09 | 2007-04-24 | Murata Manufacturing Co., Ltd. | Field-effect semiconductor device |
-
1991
- 1991-11-27 JP JP31258491A patent/JPH07147395A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605831B1 (en) | 1999-09-09 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Field-effect semiconductor device |
| US7208777B1 (en) | 1999-09-09 | 2007-04-24 | Murata Manufacturing Co., Ltd. | Field-effect semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| US5319223A (en) | High electron mobility transistor | |
| JPH06333956A (ja) | 電界効果型半導体装置 | |
| JPH0645366A (ja) | 電界効果トランジスタ | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JPH07147395A (ja) | 電界効果型半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH056905A (ja) | 電界効果型半導体装置 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPH05235054A (ja) | 電界効果型半導体装置 | |
| JPH04206736A (ja) | 電界効果型半導体装置 | |
| JP2659181B2 (ja) | 半導体装置 | |
| JPH04324643A (ja) | 電界効果型半導体装置 | |
| JPH04367233A (ja) | 電界効果型半導体装置 | |
| JPS6196770A (ja) | 半導体装置 | |
| JPH0818036A (ja) | 半導体装置 | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JPH04280640A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH04321239A (ja) | 電界効果型トランジスタ | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH05121454A (ja) | 化合物半導体装置 |