JPH05121454A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH05121454A JPH05121454A JP3311827A JP31182791A JPH05121454A JP H05121454 A JPH05121454 A JP H05121454A JP 3311827 A JP3311827 A JP 3311827A JP 31182791 A JP31182791 A JP 31182791A JP H05121454 A JPH05121454 A JP H05121454A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate electrode
- doped
- doped semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 150000001875 compounds Chemical class 0.000 title claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ソ−ス側の抵抗値を小さくし、それによってノ
イズ指数を改善したＨＥＭＴ構造の化合物半導体装置を
提供する。 【構成】アンド−プ半導体層２と、前記アンド−プ半導
体層２上に形成され該アンド−プ半導体層２よりも電子
親和力が小さく且つ不純物がド−プされたド−プ半導体
層３と、前記ド−プ半導体層３上に形成されたゲ−ト電
極４と、該ゲ−ト電極４の両側に形成されたソ−ス電極
６及びドレイン電極７とを有する化合物半導体装置にお
いて、前記ド−プ半導体層３のゲ−ト電極直下部分がゲ
−ト電極４へのゲ−ト電圧が非印加の状態では完全に空
乏化されず、前記ゲ−ト電極４にノイズ指数が最小とな
る負電圧を印加した状態では完全に空乏化されるように
前記ド−プ半導体層３の不純物濃度が選ばれている。
イズ指数を改善したＨＥＭＴ構造の化合物半導体装置を
提供する。 【構成】アンド−プ半導体層２と、前記アンド−プ半導
体層２上に形成され該アンド−プ半導体層２よりも電子
親和力が小さく且つ不純物がド−プされたド−プ半導体
層３と、前記ド−プ半導体層３上に形成されたゲ−ト電
極４と、該ゲ−ト電極４の両側に形成されたソ−ス電極
６及びドレイン電極７とを有する化合物半導体装置にお
いて、前記ド−プ半導体層３のゲ−ト電極直下部分がゲ
−ト電極４へのゲ−ト電圧が非印加の状態では完全に空
乏化されず、前記ゲ−ト電極４にノイズ指数が最小とな
る負電圧を印加した状態では完全に空乏化されるように
前記ド−プ半導体層３の不純物濃度が選ばれている。
Description
【０００１】
【産業上の利用分野】本発明はＨＥＭＴ（High Electr
onMobility Transistor）等の化合物半導体装置に関す
るものである。
onMobility Transistor）等の化合物半導体装置に関す
るものである。
【０００２】
【従来の技術】ヘテロ接合界面に蓄積された２次元電子
ガスを利用した電界効果トランジスタとしてＨＥＭＴ構
造が注目されている。このＨＥＭＴ構造は図１に示すよ
うに基板１上にアンド−プの半導体層２と、それより電
子親和力が小さく、且つ不純物がド−プされたド−プ半
導体層３と、その上に形成されたゲ−ト電極４及びその
両側のキャップ層５上に形成されたソ−ス電極６及びド
レイン電極７から構成されており、ゲ−ト電圧が非印加
状態でゲ−ト電極直下のド−プ半導体層３が完全に空乏
化されていることによりヘテロ界面に蓄積された２次元
電子ガスが直接ゲ−ト電圧により制御されることを特徴
としている。
ガスを利用した電界効果トランジスタとしてＨＥＭＴ構
造が注目されている。このＨＥＭＴ構造は図１に示すよ
うに基板１上にアンド−プの半導体層２と、それより電
子親和力が小さく、且つ不純物がド−プされたド−プ半
導体層３と、その上に形成されたゲ−ト電極４及びその
両側のキャップ層５上に形成されたソ−ス電極６及びド
レイン電極７から構成されており、ゲ−ト電圧が非印加
状態でゲ−ト電極直下のド−プ半導体層３が完全に空乏
化されていることによりヘテロ界面に蓄積された２次元
電子ガスが直接ゲ−ト電圧により制御されることを特徴
としている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにゲ−ト電圧の非印加状態でゲ−ト電極直下のド−プ
半導体層が完全に空乏化されている従来のＨＥＭＴ構造
ではソ−ス抵抗が大きくこのままでは高周波での雑音特
性が悪くなる。この点を説明すると、まずソ−ス抵抗は
ソ−ス電極６とキャップ層５の間のコンタクト抵抗とエ
ピタキシャル成長層のシ−ト抵抗の和で表わされる。エ
ピタキシャル成長層のシ−ト抵抗は図１に示したよう
に、更に（Ａ）と（Ｂ）の部分に分けられ、特に（Ｂ）
部分の方が抵抗は大きい。それは、（Ａ）の部分はＩ
１、Ｉ２で示される如く複数の電流路が存在するので、
抵抗が比較的小さいが、Ｂの部分はＩ３で示される如く
通路が少ないからである。
うにゲ−ト電圧の非印加状態でゲ−ト電極直下のド−プ
半導体層が完全に空乏化されている従来のＨＥＭＴ構造
ではソ−ス抵抗が大きくこのままでは高周波での雑音特
性が悪くなる。この点を説明すると、まずソ−ス抵抗は
ソ−ス電極６とキャップ層５の間のコンタクト抵抗とエ
ピタキシャル成長層のシ−ト抵抗の和で表わされる。エ
ピタキシャル成長層のシ−ト抵抗は図１に示したよう
に、更に（Ａ）と（Ｂ）の部分に分けられ、特に（Ｂ）
部分の方が抵抗は大きい。それは、（Ａ）の部分はＩ
１、Ｉ２で示される如く複数の電流路が存在するので、
抵抗が比較的小さいが、Ｂの部分はＩ３で示される如く
通路が少ないからである。
【０００４】ゲ−ト電圧が非印加状態でゲ−ト電極直下
のド−プ半導体層が完全に空乏化されているときのエネ
ルギ−バンドは図５に実線で示すように（Ｂ）部分及び
ゲ−ト電極直下部分とも全体的にやや高く、ゲ−ト電極
直下のド−プ半導体層は電子が殆ど残存しておらず、ま
た（Ｂ）部分のド−プ半導体層でも同様に電子は殆ど残
存しない。次に、ゲ−ト電極に負電圧が印加されたとき
（Ｂ）部分のエネルギ−バンドはゲ−ト電極直下部分ほ
どでないが、図５で点線の如く上昇する。そのため、も
ともと電子が少ない（Ｂ）部分の電子は少なくなる。従
って、使用状態において、（Ｂ）部分の電子が充分でな
く抵抗値が大きくなり、その分、ノイズも大きい。
（Ｂ）の部分の抵抗を下げるにはド−プ半導体層の不純
物濃度を高め電子を増加させればよいが、濃度を高くし
過ぎると上記ゲ−ト電圧を印加した状態でド−プ半導体
層のゲ−ト直下部分が空乏化しなくなり、その状態で素
子を動作させても良好な特性を得ることができなくな
る。
のド−プ半導体層が完全に空乏化されているときのエネ
ルギ−バンドは図５に実線で示すように（Ｂ）部分及び
ゲ−ト電極直下部分とも全体的にやや高く、ゲ−ト電極
直下のド−プ半導体層は電子が殆ど残存しておらず、ま
た（Ｂ）部分のド−プ半導体層でも同様に電子は殆ど残
存しない。次に、ゲ−ト電極に負電圧が印加されたとき
（Ｂ）部分のエネルギ−バンドはゲ−ト電極直下部分ほ
どでないが、図５で点線の如く上昇する。そのため、も
ともと電子が少ない（Ｂ）部分の電子は少なくなる。従
って、使用状態において、（Ｂ）部分の電子が充分でな
く抵抗値が大きくなり、その分、ノイズも大きい。
（Ｂ）の部分の抵抗を下げるにはド−プ半導体層の不純
物濃度を高め電子を増加させればよいが、濃度を高くし
過ぎると上記ゲ−ト電圧を印加した状態でド−プ半導体
層のゲ−ト直下部分が空乏化しなくなり、その状態で素
子を動作させても良好な特性を得ることができなくな
る。
【０００５】本発明はこのような点に鑑みなされたもの
であって、上記（Ｂ）部分の抵抗値を小さくし、それに
よってノイズ指数を改善したＨＥＭＴ構造の化合物半導
体装置を提供することを目的とする。
であって、上記（Ｂ）部分の抵抗値を小さくし、それに
よってノイズ指数を改善したＨＥＭＴ構造の化合物半導
体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明では、アンド−プ半導体層と、前記アンド−プ半
導体層上に形成され該アンド−プ半導体層よりも電子親
和力が小さく且つ不純物がド−プされたド−プ半導体層
と、前記ド−プ半導体層上に形成されたゲ−ト電極と、
その両側に形成されたソ−ス電極及びドレイン電極とを
有する化合物半導体装置において、前記ド−プ半導体層
のゲ−ト電極直下部分がゲ−ト電極へのゲ−ト電圧が非
印加の状態では完全に空乏化されず、前記ゲ−ト電極に
ノイズ指数が最小となる負電圧を印加した状態では完全
に空乏化されるように前記ド−プ半導体層の不純物濃度
が選ばれている。
本発明では、アンド−プ半導体層と、前記アンド−プ半
導体層上に形成され該アンド−プ半導体層よりも電子親
和力が小さく且つ不純物がド−プされたド−プ半導体層
と、前記ド−プ半導体層上に形成されたゲ−ト電極と、
その両側に形成されたソ−ス電極及びドレイン電極とを
有する化合物半導体装置において、前記ド−プ半導体層
のゲ−ト電極直下部分がゲ−ト電極へのゲ−ト電圧が非
印加の状態では完全に空乏化されず、前記ゲ−ト電極に
ノイズ指数が最小となる負電圧を印加した状態では完全
に空乏化されるように前記ド−プ半導体層の不純物濃度
が選ばれている。
【０００７】また、本発明では、前記ド−プ半導体層の
中央付近にプレナ−ド−プを施し、前記ゲ−ト電極へゲ
−ト電圧が非印加状態では前記ゲ−ト電極直下のプレナ
−ド−プの不純物が全てイオン化されず、前記ゲ−ト電
極にノイズ指数が最小となる負電圧を印加した状態では
全てイオン化するように構成してもよい。
中央付近にプレナ−ド−プを施し、前記ゲ−ト電極へゲ
−ト電圧が非印加状態では前記ゲ−ト電極直下のプレナ
−ド−プの不純物が全てイオン化されず、前記ゲ−ト電
極にノイズ指数が最小となる負電圧を印加した状態では
全てイオン化するように構成してもよい。
【０００８】
【作用】本発明の上記第１の構成によると、ゲ−ト電圧
の非印加状態でゲ−ト電極直下のド−プ半導体層が完全
にイオン化されていないので、（Ｂ）部分の電子の量が
充分多く、ゲ−トに負電圧を印加した状態でもその
（Ｂ）部分の電子はあまり減少しないので、ソ−ス側の
抵抗が小さくなる。しかも、ゲ−ト電極直下のド−プ半
導体層はゲ−ト電極に負電圧を印加した状態では完全に
空乏化しているのでＨＥＭＴ本来の動作特性を損なわな
い。本発明の上記第２の構成においても、ド−プ半導体
層に設けたプレナ−ド−プにより、上記第１の構成の場
合と同様にソ−ス側の抵抗が下がる。
の非印加状態でゲ−ト電極直下のド−プ半導体層が完全
にイオン化されていないので、（Ｂ）部分の電子の量が
充分多く、ゲ−トに負電圧を印加した状態でもその
（Ｂ）部分の電子はあまり減少しないので、ソ−ス側の
抵抗が小さくなる。しかも、ゲ−ト電極直下のド−プ半
導体層はゲ−ト電極に負電圧を印加した状態では完全に
空乏化しているのでＨＥＭＴ本来の動作特性を損なわな
い。本発明の上記第２の構成においても、ド−プ半導体
層に設けたプレナ−ド−プにより、上記第１の構成の場
合と同様にソ−ス側の抵抗が下がる。
【０００９】
【実施例】本発明の第１実施例においても化合物半導体
装置自体の構造は図１と同じ形で示されるが、第１実施
例ではド−プ半導体層の不純物濃度が、次の条件を
充足するように選ばれている点で従来例と相違する。即
ち、 ゲ−ト電極直下のド−プ半導体層がゲ−ト電極へのゲ
−ト電圧が非印加の状態では完全に空乏化されない。即
ち、ゲ−ト電極直下のド−プ半導体層の中で、ゲ−ト電
極側から延びる空乏層とアンド−プ半導体層側から延び
る空乏層の和がド−プ半導体層の厚さより小さい。 これはエネルギ−バンドで示すとゲ−ト電極直下のド−
プ半導体層の中央に図２（ｂ）の実線のようにフェルミ
レベルＥＦ付近の部分が存することを意味する。 前記ゲ−ト電極にノイズ指数が最小となる負電圧を印
加した状態ではゲ−ト電極直下のド−プ半導体層が完全
に空乏化される（図２（ｂ）の点線）。
装置自体の構造は図１と同じ形で示されるが、第１実施
例ではド−プ半導体層の不純物濃度が、次の条件を
充足するように選ばれている点で従来例と相違する。即
ち、 ゲ−ト電極直下のド−プ半導体層がゲ−ト電極へのゲ
−ト電圧が非印加の状態では完全に空乏化されない。即
ち、ゲ−ト電極直下のド−プ半導体層の中で、ゲ−ト電
極側から延びる空乏層とアンド−プ半導体層側から延び
る空乏層の和がド−プ半導体層の厚さより小さい。 これはエネルギ−バンドで示すとゲ−ト電極直下のド−
プ半導体層の中央に図２（ｂ）の実線のようにフェルミ
レベルＥＦ付近の部分が存することを意味する。 前記ゲ−ト電極にノイズ指数が最小となる負電圧を印
加した状態ではゲ−ト電極直下のド−プ半導体層が完全
に空乏化される（図２（ｂ）の点線）。
【００１０】このようにすると、ゲ−ト電圧非印加状態
で（Ｂ）部分の電子は多い。ゲ−ト電極に負電圧を印加
すると、ゲ−ト直下ではエネルギ−バンドが図２（ｂ）
に示すように実線（非印加状態）から点線（印加状態）
へ全体的に上がるが、（Ｂ）部分のド−プ半導体層はゲ
−トに印加された負電圧の影響が小さく図２（ａ）に示
すようにエネルギ−バンドは実線（非印加状態）から点
線（印加状態）へ僅かしか上昇しない。従ってこの
（Ｂ）部分では電子の充分な存在状態が保持されている
ので、使用状態（ゲ−トに負電圧が印加された状態）に
おいて（Ｂ）部分の抵抗は従来例に比し、かなり低い。
で（Ｂ）部分の電子は多い。ゲ−ト電極に負電圧を印加
すると、ゲ−ト直下ではエネルギ−バンドが図２（ｂ）
に示すように実線（非印加状態）から点線（印加状態）
へ全体的に上がるが、（Ｂ）部分のド−プ半導体層はゲ
−トに印加された負電圧の影響が小さく図２（ａ）に示
すようにエネルギ−バンドは実線（非印加状態）から点
線（印加状態）へ僅かしか上昇しない。従ってこの
（Ｂ）部分では電子の充分な存在状態が保持されている
ので、使用状態（ゲ−トに負電圧が印加された状態）に
おいて（Ｂ）部分の抵抗は従来例に比し、かなり低い。
【００１１】ノイズ指数ＮＦは ＮＦ＝１＋Ｋ（ｆ／ｆＴ）√｛ｇｍ（Ｒｓ＋Ｒｇ）｝ で表わされる。尚、この式において、Ｋはフィッティン
グ定数、ｆは周波数、ｆＴはカットオフ周波数、ｇｍは
相互インダクタンス、Ｒｓはソ−ス抵抗、Ｒｇはゲ−ト
抵抗である。これから分かるように上記第１実施例のよ
うにソ−ス抵抗Ｒｓが小さいＨＥＭＴではノイズが低減
されることになる。
グ定数、ｆは周波数、ｆＴはカットオフ周波数、ｇｍは
相互インダクタンス、Ｒｓはソ−ス抵抗、Ｒｇはゲ−ト
抵抗である。これから分かるように上記第１実施例のよ
うにソ−ス抵抗Ｒｓが小さいＨＥＭＴではノイズが低減
されることになる。
【００１２】尚、上記第１の実施例において、例えばア
ンド−プ半導体層２はＧａＡｓ、又は０．８の割合のＧ
ａを含むＩｎＧａＡｓで形成され、ド−プ半導体層３は
ｎ＋のＡｌＧａＡｓ（Ａｌが０．２２、Ｇａが０．７８
の割合）に不純物として２.５×（１０の１８乗／ｃ
ｍ3）以上の濃度のシリコンをド−プしている。また、
キャップ層５はｎ＋のＧａＡｓから成っている。これら
のアンド−プ半導体層２、ド−プ半導体層３、キャップ
層５は基板１上に順次エピタキシャル成長により形成さ
れる。
ンド−プ半導体層２はＧａＡｓ、又は０．８の割合のＧ
ａを含むＩｎＧａＡｓで形成され、ド−プ半導体層３は
ｎ＋のＡｌＧａＡｓ（Ａｌが０．２２、Ｇａが０．７８
の割合）に不純物として２.５×（１０の１８乗／ｃ
ｍ3）以上の濃度のシリコンをド−プしている。また、
キャップ層５はｎ＋のＧａＡｓから成っている。これら
のアンド−プ半導体層２、ド−プ半導体層３、キャップ
層５は基板１上に順次エピタキシャル成長により形成さ
れる。
【００１３】次に第２の実施例では、図３に示すように
ド−プ半導体層の中央付近にプレナ−ド−プ９が設けら
れている。そして、このプレナ−ド−プ９はゲ−ト電極
４へ電圧が非印加状態ではその不純物の全てがイオン化
せず、ゲ−ト電極にノイズが最小となる負電圧を印加し
たとき全てがイオン化する。このように構成した第２実
施例の場合も上述した第１の実施例とほぼ同様な理由で
ソ−ス抵抗が小さくなり、ノイズ低減が図られる。図３
のゲ−ト電極直下のエネルギ−バンドを図４に示す。こ
こで、実線はゲ−ト電圧非印加時、点線は負のゲ−ト電
圧印加時である。
ド−プ半導体層の中央付近にプレナ−ド−プ９が設けら
れている。そして、このプレナ−ド−プ９はゲ−ト電極
４へ電圧が非印加状態ではその不純物の全てがイオン化
せず、ゲ−ト電極にノイズが最小となる負電圧を印加し
たとき全てがイオン化する。このように構成した第２実
施例の場合も上述した第１の実施例とほぼ同様な理由で
ソ−ス抵抗が小さくなり、ノイズ低減が図られる。図３
のゲ−ト電極直下のエネルギ−バンドを図４に示す。こ
こで、実線はゲ−ト電圧非印加時、点線は負のゲ−ト電
圧印加時である。
【００１４】尚、図３の実施例において、プレ−ナ−ド
−プ９はＳｉが２．０×１０18／ｃｍ3以下ド−プされ
たＡｌＧａＡｓ（Ａｌが０．２２、Ｇａが０．８）のド
−プ半導体層中に５×１０11／ｃｍ2）以上のＳｉのド
−プにより形成されている。それ以外の部分２、５は図
２と同一の材料で形成されている。
−プ９はＳｉが２．０×１０18／ｃｍ3以下ド−プされ
たＡｌＧａＡｓ（Ａｌが０．２２、Ｇａが０．８）のド
−プ半導体層中に５×１０11／ｃｍ2）以上のＳｉのド
−プにより形成されている。それ以外の部分２、５は図
２と同一の材料で形成されている。
【００１５】
【発明の効果】以上説明した通り本発明の化合物半導体
装置によれば、ソ−ス抵抗が小さくなり、ノイズ指数が
改善されるという効果がある。
装置によれば、ソ−ス抵抗が小さくなり、ノイズ指数が
改善されるという効果がある。
【図１】 本発明を実施したＨＥＭＴ構造の化合物半導
体装置の構造図。
体装置の構造図。
【図２】 そのエネルギ−バンド図。
【図３】 本発明の他の実施例の構造図。
【図４】 そのエネルギ−バンド図。
【図５】 従来例のエネルギ−バンド図。
１ 基板 ２ アンド−プ半導体層 ３ ド−プ半導体層 ４ ゲ−ト電極 ５ キャップ層 ６ ソ−ス電極 ７ ドレイン電極 ８ ２次元電子ガス ９ プレナ−ド−プ。
Claims (2)
- 【請求項１】アンド−プ半導体層と、前記アンド−プ半
導体層上に形成され該アンド−プ半導体層よりも電子親
和力が小さく且つ不純物がド−プされたド−プ半導体層
と、前記ド−プ半導体層上に形成されたゲ−ト電極と、
該ゲ−ト電極の両側に形成されたソ−ス電極及びドレイ
ン電極とを有する化合物半導体装置において、 前記ド−プ半導体層のゲ−ト電極直下部分がゲ−ト電極
へのゲ−ト電圧が非印加の状態では完全に空乏化され
ず、前記ゲ−ト電極にノイズ指数が最小となる負電圧を
印加した状態では完全に空乏化されるように前記ド−プ
半導体層の不純物濃度が選ばれていることを特徴とする
化合物半導体装置。 - 【請求項２】アンド−プ半導体層と、前記アンド−プ半
導体層上に形成され該アンド−プ半導体層よりも電子親
和力が小さく且つ不純物がド−プされたド−プ半導体層
と、前記ド−プ半導体層上に形成されたゲ−ト電極と、
該ゲ−ト電極の両側に形成されたソ−ス電極及びドレイ
ン電極とを有する化合物半導体装置において、 前記ド−プ半導体層の中央付近にプレ−ナ−ド−プが施
されているとともに前記ゲ−ト電極へゲ−ト電圧が非印
加状態では前記ゲ−ト電極直下のプレナ−ド−プの不純
物が全てイオン化されず、前記ゲ−ト電極にノイズ指数
が最小となる負電圧を印加した状態では全てイオン化す
るようにしたことを特徴とする化合物半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311827A JPH05121454A (ja) | 1991-10-29 | 1991-10-29 | 化合物半導体装置 |
| US07/931,042 US5343056A (en) | 1991-10-29 | 1992-08-17 | Compound semiconductor device |
| EP92114718A EP0539690B1 (en) | 1991-10-29 | 1992-08-28 | Compound semiconductor device |
| DE69217326T DE69217326T2 (de) | 1991-10-29 | 1992-08-28 | Verbindungshalbleiterbauelement |
| CA002078941A CA2078941C (en) | 1991-10-29 | 1992-09-23 | Compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311827A JPH05121454A (ja) | 1991-10-29 | 1991-10-29 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121454A true JPH05121454A (ja) | 1993-05-18 |
Family
ID=18021880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311827A Pending JPH05121454A (ja) | 1991-10-29 | 1991-10-29 | 化合物半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343056A (ja) |
| EP (1) | EP0539690B1 (ja) |
| JP (1) | JPH05121454A (ja) |
| CA (1) | CA2078941C (ja) |
| DE (1) | DE69217326T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3123940B2 (ja) * | 1997-03-27 | 2001-01-15 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728322A (en) * | 1980-07-28 | 1982-02-16 | Fujitsu Ltd | Formation of semiconductor single crystal layer |
| JPS62266874A (ja) * | 1986-05-15 | 1987-11-19 | Fujitsu Ltd | 半導体装置 |
| JPH01171279A (ja) * | 1987-12-25 | 1989-07-06 | Mitsubishi Monsanto Chem Co | 半導体装置 |
-
1991
- 1991-10-29 JP JP3311827A patent/JPH05121454A/ja active Pending
-
1992
- 1992-08-17 US US07/931,042 patent/US5343056A/en not_active Expired - Fee Related
- 1992-08-28 EP EP92114718A patent/EP0539690B1/en not_active Expired - Lifetime
- 1992-08-28 DE DE69217326T patent/DE69217326T2/de not_active Expired - Fee Related
- 1992-09-23 CA CA002078941A patent/CA2078941C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2078941A1 (en) | 1993-04-30 |
| US5343056A (en) | 1994-08-30 |
| CA2078941C (en) | 1997-01-21 |
| EP0539690A3 (ja) | 1994-02-02 |
| DE69217326D1 (de) | 1997-03-20 |
| EP0539690A2 (en) | 1993-05-05 |
| DE69217326T2 (de) | 1997-08-07 |
| EP0539690B1 (en) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070120148A1 (en) | Hetero-junction bipolar transistor | |
| US20030213977A1 (en) | Heterojunction bipolar transistor | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
| US7091528B2 (en) | Semiconductor device | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| US5751027A (en) | Field effect semiconductor device with a low-noise drift layer and a high-power drift layer | |
| JPH05121454A (ja) | 化合物半導体装置 | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| US7023072B2 (en) | Bipolar transistor | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP2001210819A (ja) | 半導体ウェハ | |
| JPH07161727A (ja) | ヘテロバイポーラトランジスタ | |
| JPH05226372A (ja) | 電界効果トランジスタ及びそれを用いた低雑音増幅回路 | |
| JP3256643B2 (ja) | 半導体装置 | |
| JPH07147395A (ja) | 電界効果型半導体装置 | |
| JPH05121456A (ja) | 化合物半導体装置 | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2006228786A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及びそれから作製した電界効果トランジスタ | |
| JPH0645369A (ja) | 電界効果トランジスタ | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH056905A (ja) | 電界効果型半導体装置 | |
| JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH06151468A (ja) | 電界効果トランジスタおよびそれを用いた増幅回路 |