JP2001210819A - 半導体ウェハ - Google Patents
半導体ウェハInfo
- Publication number
- JP2001210819A JP2001210819A JP2000016238A JP2000016238A JP2001210819A JP 2001210819 A JP2001210819 A JP 2001210819A JP 2000016238 A JP2000016238 A JP 2000016238A JP 2000016238 A JP2000016238 A JP 2000016238A JP 2001210819 A JP2001210819 A JP 2001210819A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor wafer
- planar
- electron
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＶＰＥ法により製造されたプレーナドー
プ層を含む高電子移動度トランジスタの構造を有し、シ
ートキャリア濃度や移動度が共に高い化合物半導体ウェ
ハを提供すること。 【解決手段】 ＭＯＶＰＥ法により、基板３０上に形成
されたチャネル層３５と、前記チャネル層上にプレーナ
ドープ分離層３８を介して少なくとも２層に分離形成さ
れたプレーナドープ層３７、３９とを少なくとも備え
る。そして、各プレーナドープ層が表面空乏層の分の電
子とチャネル層の分の電子をそれぞれドープする。これ
により、一方のプレーナドープ層がチャネル層の近傍に
ドープする電子の量を低減することができ、移動度を高
めることができる。
プ層を含む高電子移動度トランジスタの構造を有し、シ
ートキャリア濃度や移動度が共に高い化合物半導体ウェ
ハを提供すること。 【解決手段】 ＭＯＶＰＥ法により、基板３０上に形成
されたチャネル層３５と、前記チャネル層上にプレーナ
ドープ分離層３８を介して少なくとも２層に分離形成さ
れたプレーナドープ層３７、３９とを少なくとも備え
る。そして、各プレーナドープ層が表面空乏層の分の電
子とチャネル層の分の電子をそれぞれドープする。これ
により、一方のプレーナドープ層がチャネル層の近傍に
ドープする電子の量を低減することができ、移動度を高
めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高電子移動度トラ
ンジスタの構造を有した半導体ウェハに関し、特に有機
金属気相成長法により製造されたプレーナドープ層を含
む高電子移動度トランジスタの構造を有した化合物半導
体ウェハに関するものである。
ンジスタの構造を有した半導体ウェハに関し、特に有機
金属気相成長法により製造されたプレーナドープ層を含
む高電子移動度トランジスタの構造を有した化合物半導
体ウェハに関するものである。
【０００２】
【従来の技術】ヘテロ接合形の電界効果トランジスタの
１つである高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌ
ｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ、以下、ＨＥＭＴという）の構造を有した半導体ウェ
ハは、電子親和力の大きい電子走行層を形成すると共
に、この電子走行層と比較して電子親和力の小さい電子
供給層を形成することでヘテロ接合をなす構造を有して
いる。
１つである高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌ
ｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏ
ｒ、以下、ＨＥＭＴという）の構造を有した半導体ウェ
ハは、電子親和力の大きい電子走行層を形成すると共
に、この電子走行層と比較して電子親和力の小さい電子
供給層を形成することでヘテロ接合をなす構造を有して
いる。
【０００３】このようなＨＥＭＴの構造を有した半導体
ウェハは、電子供給層が高濃度に不純物を含有するプレ
ーナドープ層を含む積層体とされており、電子供給層が
電子走行層への不純物の移動を防止しながら、電子走行
層の電子親和力と電子供給層の電子親和力の差に起因し
て発生する２次元電子ガスを電子走行層と電子供給層の
界面近傍の空間に十分に供給する機能を有するため、２
次元電子ガスがイオン化不純物散乱の影響を受けにく
く、高い電子移動度を得ることができ、ＨＥＭＴとした
ときのスイッチング速度の向上を図ることができる。
ウェハは、電子供給層が高濃度に不純物を含有するプレ
ーナドープ層を含む積層体とされており、電子供給層が
電子走行層への不純物の移動を防止しながら、電子走行
層の電子親和力と電子供給層の電子親和力の差に起因し
て発生する２次元電子ガスを電子走行層と電子供給層の
界面近傍の空間に十分に供給する機能を有するため、２
次元電子ガスがイオン化不純物散乱の影響を受けにく
く、高い電子移動度を得ることができ、ＨＥＭＴとした
ときのスイッチング速度の向上を図ることができる。
【０００４】特に、Ｓｉがドープされたプレーナドープ
層を含むシュードモルフィックＨＥＭＴの構造を有した
半導体ウェハは、高出力で高効率な携帯電話用のパワー
増幅器を製造する場合に、Ｓｉ−プレーナドープ層の代
わりにｎ−ＡｌＧａＡｓ層を含むシュードモルフィック
ＨＥＭＴ（均一ドープ）の構造を有した半導体ウェハよ
りも高濃度化や薄層化が実現可能であるという点で、ま
た高ゲート耐圧化が実現可能であるという点で有利であ
り、多用されている。尚、上記Ｓｉ−プレーナドープ層
は、オーミックコンタクトのシリーズ抵抗を小さくする
目的で挿入したＳｉ−プレーナドープ層とは目的が全く
異なるものである。
層を含むシュードモルフィックＨＥＭＴの構造を有した
半導体ウェハは、高出力で高効率な携帯電話用のパワー
増幅器を製造する場合に、Ｓｉ−プレーナドープ層の代
わりにｎ−ＡｌＧａＡｓ層を含むシュードモルフィック
ＨＥＭＴ（均一ドープ）の構造を有した半導体ウェハよ
りも高濃度化や薄層化が実現可能であるという点で、ま
た高ゲート耐圧化が実現可能であるという点で有利であ
り、多用されている。尚、上記Ｓｉ−プレーナドープ層
は、オーミックコンタクトのシリーズ抵抗を小さくする
目的で挿入したＳｉ−プレーナドープ層とは目的が全く
異なるものである。
【０００５】図３は、従来のダブルＳｉ−プレーナドー
プ層を含むシュードモルフィックＨＥＭＴの構造を有し
た半導体ウェハの構造を示す。この半導体ウェハ１は、
ＧａＡｓでなる半絶縁基板１０上に電子供給層の第１層
であるアンドープのＡｌＧａＡｓでなるスペーサ層１２
がバッファ層１１を介して形成され、スペーサ層１２上
に電子供給層の第２層であるＳｉがドーパントされたプ
レーナドープ層１３が形成され、プレーナドープ層１３
上に電子供給層の第３層であるアンドープのＡｌＧａＡ
ｓでなるスペーサ層１４が形成されている。
プ層を含むシュードモルフィックＨＥＭＴの構造を有し
た半導体ウェハの構造を示す。この半導体ウェハ１は、
ＧａＡｓでなる半絶縁基板１０上に電子供給層の第１層
であるアンドープのＡｌＧａＡｓでなるスペーサ層１２
がバッファ層１１を介して形成され、スペーサ層１２上
に電子供給層の第２層であるＳｉがドーパントされたプ
レーナドープ層１３が形成され、プレーナドープ層１３
上に電子供給層の第３層であるアンドープのＡｌＧａＡ
ｓでなるスペーサ層１４が形成されている。
【０００６】さらに、スペーサ層１４上に電子走行層で
あるアンドープのＩｎＧａＡｓでなるチャネル層１５が
形成され、チャネル層１５上に電子供給層の第４層であ
るアンドープのＡｌＧａＡｓでなるスペーサ層１６が形
成され、スペーサ層１６上に電子供給層の第５層である
Ｓｉがドーパントされたプレーナドープ層１７が形成さ
れ、プレーナドープ層１７上にアンドープのＡｌＧａＡ
ｓでなるショットキー層１８が形成され、ショットキー
層１８上にｎ+ −ＧａＡｓでなる最上層１９が形成され
た構成となっている。
あるアンドープのＩｎＧａＡｓでなるチャネル層１５が
形成され、チャネル層１５上に電子供給層の第４層であ
るアンドープのＡｌＧａＡｓでなるスペーサ層１６が形
成され、スペーサ層１６上に電子供給層の第５層である
Ｓｉがドーパントされたプレーナドープ層１７が形成さ
れ、プレーナドープ層１７上にアンドープのＡｌＧａＡ
ｓでなるショットキー層１８が形成され、ショットキー
層１８上にｎ+ −ＧａＡｓでなる最上層１９が形成され
た構成となっている。
【０００７】図４は、従来のシングルＳｉ−プレーナド
ープ層を含むシュードモルフィックＨＥＭＴの構造を有
した半導体ウェハの構造を示す。この半導体ウェハ２
は、ＧａＡｓでなる半絶縁基板２０上に電子走行層であ
るアンドープのＩｎＧａＡｓでなるチャネル層２３がバ
ッファ層２１及びアンドープのＧａＡｓ層２２を介して
形成され、チャネル層２３上に電子供給層の第１層であ
るアンドープのＡｌＧａＡｓでなるスペーサ層２４が形
成され、スペーサ層２４上に電子供給層の第２層である
Ｓｉがドーパントされたプレーナドープ層２５が形成さ
れ、プレーナドープ層２５上にアンドープのＡｌＧａＡ
ｓでなるショットキー層２６が形成され、ショットキー
層２６上にｎ+ −ＧａＡｓでなる最上層２７が形成され
た構成となっている。
ープ層を含むシュードモルフィックＨＥＭＴの構造を有
した半導体ウェハの構造を示す。この半導体ウェハ２
は、ＧａＡｓでなる半絶縁基板２０上に電子走行層であ
るアンドープのＩｎＧａＡｓでなるチャネル層２３がバ
ッファ層２１及びアンドープのＧａＡｓ層２２を介して
形成され、チャネル層２３上に電子供給層の第１層であ
るアンドープのＡｌＧａＡｓでなるスペーサ層２４が形
成され、スペーサ層２４上に電子供給層の第２層である
Ｓｉがドーパントされたプレーナドープ層２５が形成さ
れ、プレーナドープ層２５上にアンドープのＡｌＧａＡ
ｓでなるショットキー層２６が形成され、ショットキー
層２６上にｎ+ −ＧａＡｓでなる最上層２７が形成され
た構成となっている。
【０００８】以上のようなＳｉ−プレーナドープ層を含
むシュードモルフィックＨＥＭＴの構造を有した半導体
ウェハ１、２を製造する方法としては、有機金属気相成
長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈ
ａｓｅ Ｅｐｉｔａｘｙ、以下、ＭＯＶＰＥ法という）
と、分子線エピタキシ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ、以下、ＭＢＥ法という）がある。
むシュードモルフィックＨＥＭＴの構造を有した半導体
ウェハ１、２を製造する方法としては、有機金属気相成
長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈ
ａｓｅ Ｅｐｉｔａｘｙ、以下、ＭＯＶＰＥ法という）
と、分子線エピタキシ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ、以下、ＭＢＥ法という）がある。
【０００９】そして、これらの半導体ウェハ１、２の特
性は、通常、ショットキー層１９、２６まで成長させた
ものをＰａｎ ｄｅｒ Ｐａｕｗ法により測定して得ら
れるシートキャリア濃度（ｎｓ）と移動度（μ）で評価
する。即ち、一般に、シートキャリア濃度（ｎｓ）が高
くなると移動度（μ）は低下するため、シートキャリア
濃度（ｎｓ）と移動度（μ）が共に高い半導体ウェハが
特性の良いものということになる。
性は、通常、ショットキー層１９、２６まで成長させた
ものをＰａｎ ｄｅｒ Ｐａｕｗ法により測定して得ら
れるシートキャリア濃度（ｎｓ）と移動度（μ）で評価
する。即ち、一般に、シートキャリア濃度（ｎｓ）が高
くなると移動度（μ）は低下するため、シートキャリア
濃度（ｎｓ）と移動度（μ）が共に高い半導体ウェハが
特性の良いものということになる。
【００１０】ＭＯＶＰＥ法により製造された半導体ウェ
ハ１、２とＭＢＥ法により製造された半導体ウェハ１、
２の各特性を評価すると、シートキャリア濃度（ｎｓ）
に関しては大きな差は見られない。
ハ１、２とＭＢＥ法により製造された半導体ウェハ１、
２の各特性を評価すると、シートキャリア濃度（ｎｓ）
に関しては大きな差は見られない。
【００１１】
【発明が解決しようとする課題】しかし、従来のプレー
ナドープ層を含む高電子移動度トランジスタによると、
量産性に優れたＭＯＶＰＥ法によって製造すると、量産
性の低いＭＢＥ法によって製造されたものに比較すると
移動度が低くなるという問題が生じる。この原因は、２
次元的にドープされたＳｉの活性化率に差があるためと
推定される。
ナドープ層を含む高電子移動度トランジスタによると、
量産性に優れたＭＯＶＰＥ法によって製造すると、量産
性の低いＭＢＥ法によって製造されたものに比較すると
移動度が低くなるという問題が生じる。この原因は、２
次元的にドープされたＳｉの活性化率に差があるためと
推定される。
【００１２】従って、本発明の目的は、ＭＯＶＰＥ法に
より製造されたプレーナドープ層を含む高電子移動度ト
ランジスタの構造を有し、シートキャリア濃度や移動度
が共に高い化合物半導体ウェハを提供することにある。
より製造されたプレーナドープ層を含む高電子移動度ト
ランジスタの構造を有し、シートキャリア濃度や移動度
が共に高い化合物半導体ウェハを提供することにある。
【００１３】
【課題を解決するための手段】本発明は、上記目的を実
現するため、半導体基板あるいは半絶縁基板の上方に形
成された電子走行層と、前記電子走行層の上方に形成さ
れたプレーナ状の電子供給層を備え、前記電子供給層は
分離層を介して少なくとも２層に分離されていることを
特徴とする高電子移動度トランジスタ構造の半導体ウェ
ハを提供する。
現するため、半導体基板あるいは半絶縁基板の上方に形
成された電子走行層と、前記電子走行層の上方に形成さ
れたプレーナ状の電子供給層を備え、前記電子供給層は
分離層を介して少なくとも２層に分離されていることを
特徴とする高電子移動度トランジスタ構造の半導体ウェ
ハを提供する。
【００１４】また、本発明は、上記目的を実現するた
め、半導体基板あるいは半絶縁基板の上方に形成された
プレーナ状の第１の電子供給層と、前記第１の電子供給
層の上方に形成された電子走行層と、前記電子走行層の
上方に形成されたプレーナ状の第２の電子供給層を備
え、前記第２の電子供給層は、分離層を介して少なくと
も２層に分離されていることを特徴とする高電子移動度
トランジスタ構造の半導体ウェハを提供する。
め、半導体基板あるいは半絶縁基板の上方に形成された
プレーナ状の第１の電子供給層と、前記第１の電子供給
層の上方に形成された電子走行層と、前記電子走行層の
上方に形成されたプレーナ状の第２の電子供給層を備
え、前記第２の電子供給層は、分離層を介して少なくと
も２層に分離されていることを特徴とする高電子移動度
トランジスタ構造の半導体ウェハを提供する。
【００１５】上記構成によれば、最表面に位置する層は
アンドープ層あるいはｎ- 層であるため、表面空乏層が
プレーナ状の電子供給層側に必ず延びている。従って、
ドープした不純物から実際に出る電子の一部が、表面空
乏層により消費され、残りの電子が、電子走行層に供給
されることになる。このため、プレーナ状の電子供給層
が１層の場合は、表面空乏層と電子走行層の両者の分の
電子を電子走行層の近傍に大量にドープする必要がある
が、プレーナ状の電子供給層を２層以上に分離している
ため、各プレーナ状の電子供給層が表面空乏層の分の電
子と電子走行層の分の電子をそれぞれドープすればよい
ことになる。よって、一方のプレーナ状の電子供給層が
電子走行層の近傍にドープする電子の量を低減すること
ができ、移動度を高めることができる。
アンドープ層あるいはｎ- 層であるため、表面空乏層が
プレーナ状の電子供給層側に必ず延びている。従って、
ドープした不純物から実際に出る電子の一部が、表面空
乏層により消費され、残りの電子が、電子走行層に供給
されることになる。このため、プレーナ状の電子供給層
が１層の場合は、表面空乏層と電子走行層の両者の分の
電子を電子走行層の近傍に大量にドープする必要がある
が、プレーナ状の電子供給層を２層以上に分離している
ため、各プレーナ状の電子供給層が表面空乏層の分の電
子と電子走行層の分の電子をそれぞれドープすればよい
ことになる。よって、一方のプレーナ状の電子供給層が
電子走行層の近傍にドープする電子の量を低減すること
ができ、移動度を高めることができる。
【００１６】
【発明の実施の形態】図１は、本発明の半導体ウェハの
実施形態の構造を示す。この半導体ウェハ３は、ダブル
Ｓｉ−プレーナドープ層を含むシュードモルフィックＨ
ＥＭＴの構造を有した半導体ウェハであり、ＧａＡｓで
なる半絶縁基板３０上に電子供給層の第１層であるアン
ドープのＡｌＧａＡｓでなるスペーサ層３２がバッファ
層３１を介して形成され、スペーサ層３２上に電子供給
層の第２層であるＳｉがドーパントされたプレーナドー
プ層３３が形成されている。
実施形態の構造を示す。この半導体ウェハ３は、ダブル
Ｓｉ−プレーナドープ層を含むシュードモルフィックＨ
ＥＭＴの構造を有した半導体ウェハであり、ＧａＡｓで
なる半絶縁基板３０上に電子供給層の第１層であるアン
ドープのＡｌＧａＡｓでなるスペーサ層３２がバッファ
層３１を介して形成され、スペーサ層３２上に電子供給
層の第２層であるＳｉがドーパントされたプレーナドー
プ層３３が形成されている。
【００１７】そして、プレーナドープ層３３上に電子供
給層の第３層であるアンドープのＡｌＧａＡｓでなるス
ペーサ層３４が形成され、スペーサ層３４上に電子走行
層であるアンドープのＩｎＧａＡｓでなるチャネル層３
５が形成され、チャネル層３５上に電子供給層の第４層
であるアンドープのＡｌＧａＡｓでなるスペーサ層３６
が形成され、スペーサ層３６上に電子供給層の第５層で
あるＳｉがドーパントされたプレーナドープ層３７が形
成されている。
給層の第３層であるアンドープのＡｌＧａＡｓでなるス
ペーサ層３４が形成され、スペーサ層３４上に電子走行
層であるアンドープのＩｎＧａＡｓでなるチャネル層３
５が形成され、チャネル層３５上に電子供給層の第４層
であるアンドープのＡｌＧａＡｓでなるスペーサ層３６
が形成され、スペーサ層３６上に電子供給層の第５層で
あるＳｉがドーパントされたプレーナドープ層３７が形
成されている。
【００１８】さらに、プレーナドープ層３７上に電子供
給層の第６層であるアンドープのＡｌＧａＡｓでなるプ
レーナドープ分離層３８が形成され、プレーナドープ分
離層３８上に電子供給層の第７層であるＳｉがドーパン
トされたプレーナドープ層３９が形成され、プレーナド
ープ層３９上にアンドープのＡｌＧａＡｓでなるショッ
トキー層４０が形成され、ショットキー層４０上にｎ+
−ＧａＡｓでなる最上層４１が形成された構成となって
いる。
給層の第６層であるアンドープのＡｌＧａＡｓでなるプ
レーナドープ分離層３８が形成され、プレーナドープ分
離層３８上に電子供給層の第７層であるＳｉがドーパン
トされたプレーナドープ層３９が形成され、プレーナド
ープ層３９上にアンドープのＡｌＧａＡｓでなるショッ
トキー層４０が形成され、ショットキー層４０上にｎ+
−ＧａＡｓでなる最上層４１が形成された構成となって
いる。
【００１９】このような構成の半導体ウェハ３をショッ
トキー層４０までＭＯＶＰＥ法により製造した。ＡｌＧ
ａＡｓのＡｌ組成は、０．２４、ＩｎＧａＡｓのＩｎ組
成は、０．２０とした。また、プレーナドープ層３７
は、チャネル層３５に電子を供給するためのものであ
り、Ｓｉのドーパント量を３．５×１０12ｃｍ-2とし、
また、プレーナドープ層３９は、ショットキー層４０側
の表面空乏層の電子の消費分を補償するためのものであ
り、Ｓｉのドーパント量を２．５×１０12ｃｍ-2とし
た。また、プレーナドープ分離層３８は、プレーナドー
プ層３７、３９を分離するためのものであり、厚さを２
ｎｍとし、ショットキー層４０は、後で説明する比較例
とＶｔｈを合わせるために、厚さを２８ｎｍとした。
トキー層４０までＭＯＶＰＥ法により製造した。ＡｌＧ
ａＡｓのＡｌ組成は、０．２４、ＩｎＧａＡｓのＩｎ組
成は、０．２０とした。また、プレーナドープ層３７
は、チャネル層３５に電子を供給するためのものであ
り、Ｓｉのドーパント量を３．５×１０12ｃｍ-2とし、
また、プレーナドープ層３９は、ショットキー層４０側
の表面空乏層の電子の消費分を補償するためのものであ
り、Ｓｉのドーパント量を２．５×１０12ｃｍ-2とし
た。また、プレーナドープ分離層３８は、プレーナドー
プ層３７、３９を分離するためのものであり、厚さを２
ｎｍとし、ショットキー層４０は、後で説明する比較例
とＶｔｈを合わせるために、厚さを２８ｎｍとした。
【００２０】そして、このＭＯＶＰＥ法により製造した
ショットキー層４０までの半導体ウェハ３のシートキャ
リア濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ
Ｐａｕｗ法により室温で測定して得たところ、シートキ
ャリア濃度（ｎｓ）は、３．３×１０12ｃｍ-2となり、
移動度（μ）は、６２１０ｃｍ2 ／Ｖ・Ｓとなった。
ショットキー層４０までの半導体ウェハ３のシートキャ
リア濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ
Ｐａｕｗ法により室温で測定して得たところ、シートキ
ャリア濃度（ｎｓ）は、３．３×１０12ｃｍ-2となり、
移動度（μ）は、６２１０ｃｍ2 ／Ｖ・Ｓとなった。
【００２１】一方、比較例として、図３に示す従来の半
導体ウェハ１をショットキー層１８までＭＢＥ法及びＭ
ＯＶＰＥ法により製造した。Ａｌ組成は、０．２４、Ｉ
ｎ組成は、０．２０とした。また、プレーナドープ層１
３のＳｉのドーパント量を１．５×１０12ｃｍ-2とし、
また、プレーナドープ層１７のＳｉのドーパント量を
６．０×１０12ｃｍ-2とした。また、スペーサ層１４、
１６の厚さを３ｎｍとし、チャネル層１５の厚さを１５
ｎｍとし、ショットキー層１８の厚さを３０ｎｍとし
た。
導体ウェハ１をショットキー層１８までＭＢＥ法及びＭ
ＯＶＰＥ法により製造した。Ａｌ組成は、０．２４、Ｉ
ｎ組成は、０．２０とした。また、プレーナドープ層１
３のＳｉのドーパント量を１．５×１０12ｃｍ-2とし、
また、プレーナドープ層１７のＳｉのドーパント量を
６．０×１０12ｃｍ-2とした。また、スペーサ層１４、
１６の厚さを３ｎｍとし、チャネル層１５の厚さを１５
ｎｍとし、ショットキー層１８の厚さを３０ｎｍとし
た。
【００２２】そして、このＭＢＥ法により製造したショ
ットキー層１８までの半導体ウェハ１のシートキャリア
濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ Ｐａ
ｕｗ法により室温で測定して得たところ、シートキャリ
ア濃度（ｎｓ）は、３．３×１０12ｃｍ-2となり、移動
度（μ）は、６１５０ｃｍ2 ／Ｖ・Ｓとなった。また、
ＭＯＶＰＥ法により製造したショットキー層１８までの
半導体ウェハ１のシートキャリア濃度（ｎｓ）と移動度
（μ）を、Ｐａｎ ｄｅｒ Ｐａｕｗ法により室温で測
定して得たところ、シートキャリア濃度（ｎｓ）は、
３．３×１０12ｃｍ-2となり、移動度（μ）は、５４３
０ｃｍ2 ／Ｖ・Ｓとなった。
ットキー層１８までの半導体ウェハ１のシートキャリア
濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ Ｐａ
ｕｗ法により室温で測定して得たところ、シートキャリ
ア濃度（ｎｓ）は、３．３×１０12ｃｍ-2となり、移動
度（μ）は、６１５０ｃｍ2 ／Ｖ・Ｓとなった。また、
ＭＯＶＰＥ法により製造したショットキー層１８までの
半導体ウェハ１のシートキャリア濃度（ｎｓ）と移動度
（μ）を、Ｐａｎ ｄｅｒ Ｐａｕｗ法により室温で測
定して得たところ、シートキャリア濃度（ｎｓ）は、
３．３×１０12ｃｍ-2となり、移動度（μ）は、５４３
０ｃｍ2 ／Ｖ・Ｓとなった。
【００２３】以上のように、本実施形態のＭＯＶＰＥ法
により製造した半導体ウェハ３の特性は、従来のＭＯＶ
ＰＥ法により製造した半導体ウェハ１の特性より高くな
り、さらにＭＢＥ法により製造した半導体ウェハ１の特
性と同等以上の結果を得ることができた。この理由は、
最表面に位置するショットキー層４０はアンドープ層で
あるため、表面空乏層がプレーナドープ層３９側に必ず
延びている。従って、プレーナドープ層３９から実際に
出る電子の一部が、表面空乏層により消費され、残りの
電子が、チャネル層３５に供給されることになるが、プ
レーナドープ層３７があるため、プレーナドープ層３９
が表面空乏層の分の電子をドープし、プレーナドープ層
３７がチャネル層３５の分の電子をドープすることにな
る。よって、プレーナドープ層３９がチャネル層３５の
近傍にドープする電子の量を低減することができ、移動
度（μ）を高めることができる。
により製造した半導体ウェハ３の特性は、従来のＭＯＶ
ＰＥ法により製造した半導体ウェハ１の特性より高くな
り、さらにＭＢＥ法により製造した半導体ウェハ１の特
性と同等以上の結果を得ることができた。この理由は、
最表面に位置するショットキー層４０はアンドープ層で
あるため、表面空乏層がプレーナドープ層３９側に必ず
延びている。従って、プレーナドープ層３９から実際に
出る電子の一部が、表面空乏層により消費され、残りの
電子が、チャネル層３５に供給されることになるが、プ
レーナドープ層３７があるため、プレーナドープ層３９
が表面空乏層の分の電子をドープし、プレーナドープ層
３７がチャネル層３５の分の電子をドープすることにな
る。よって、プレーナドープ層３９がチャネル層３５の
近傍にドープする電子の量を低減することができ、移動
度（μ）を高めることができる。
【００２４】尚、プレーナドープ層３７、３９を分離す
るためのプレーナドープ分離層３８は、０．５ｎｍ〜１
５ｎｍに形成することが好ましい。この理由は、０．５
ｎｍより小さくすると、従来の半導体ウェハ１と殆ど変
わらなくなるためであり、また、通常は２０ｎｍ〜３０
ｎｍの厚さのショットキー層４０側の表面空乏層に消費
されるプレーナドープ層３９の位置がゲート金属に近く
なればなるほどゲート耐圧は低下するため、１５ｎｍが
最大と考えられるためである。
るためのプレーナドープ分離層３８は、０．５ｎｍ〜１
５ｎｍに形成することが好ましい。この理由は、０．５
ｎｍより小さくすると、従来の半導体ウェハ１と殆ど変
わらなくなるためであり、また、通常は２０ｎｍ〜３０
ｎｍの厚さのショットキー層４０側の表面空乏層に消費
されるプレーナドープ層３９の位置がゲート金属に近く
なればなるほどゲート耐圧は低下するため、１５ｎｍが
最大と考えられるためである。
【００２５】図２は、本発明の半導体ウェハの別の実施
形態の構造を示す。この半導体ウェハ５は、シングルＳ
ｉ−プレーナドープ層を含むシュードモルフィックＨＥ
ＭＴの構造を有した半導体ウェハであり、ＧａＡｓでな
る半絶縁基板５０上に電子走行層であるアンドープのＩ
ｎＧａＡｓでなるチャネル層５３がバッファ層５１及び
アンドープのＧａＡｓ層５２を介して形成され、チャネ
ル層５３上に電子供給層の第１層であるアンドープのＡ
ｌＧａＡｓでなるスペーサ層５４が形成され、スペーサ
層５４上に電子供給層の第２層であるＳｉがドーパント
されたプレーナドープ層５５が形成されている。
形態の構造を示す。この半導体ウェハ５は、シングルＳ
ｉ−プレーナドープ層を含むシュードモルフィックＨＥ
ＭＴの構造を有した半導体ウェハであり、ＧａＡｓでな
る半絶縁基板５０上に電子走行層であるアンドープのＩ
ｎＧａＡｓでなるチャネル層５３がバッファ層５１及び
アンドープのＧａＡｓ層５２を介して形成され、チャネ
ル層５３上に電子供給層の第１層であるアンドープのＡ
ｌＧａＡｓでなるスペーサ層５４が形成され、スペーサ
層５４上に電子供給層の第２層であるＳｉがドーパント
されたプレーナドープ層５５が形成されている。
【００２６】さらに、プレーナドープ層５５上に電子供
給層の第３層であるアンドープのＡｌＧａＡｓでなるプ
レーナドープ分離層５６が形成され、プレーナドープ分
離層５６上に電子供給層の第４層であるＳｉがドーパン
トされたプレーナドープ層５７が形成され、プレーナド
ープ層５７上にアンドープのＡｌＧａＡｓでなるショッ
トキー層５８が形成され、ショットキー層５８上にｎ+
−ＧａＡｓでなる最上層５９が形成された構成となって
いる。
給層の第３層であるアンドープのＡｌＧａＡｓでなるプ
レーナドープ分離層５６が形成され、プレーナドープ分
離層５６上に電子供給層の第４層であるＳｉがドーパン
トされたプレーナドープ層５７が形成され、プレーナド
ープ層５７上にアンドープのＡｌＧａＡｓでなるショッ
トキー層５８が形成され、ショットキー層５８上にｎ+
−ＧａＡｓでなる最上層５９が形成された構成となって
いる。
【００２７】このような構成の半導体ウェハ５をショッ
トキー層５８までＭＯＶＰＥ法により製造した。ＡｌＧ
ａＡｓのＡｌ組成は、０．２４、ＩｎＧａＡｓのＩｎ組
成は、０．２０とした。また、プレーナドープ層５５
は、チャネル層５３に電子を供給するためのものであ
り、Ｓｉのドーパント量を２．０×１０12ｃｍ-2とし、
また、プレーナドープ層５７は、ショットキー層５８側
の表面空乏層の電子の消費分を補償するためのものであ
り、Ｓｉのドーパント量を１．０×１０12ｃｍ-2とし
た。また、プレーナドープ分離層５６は、プレーナドー
プ層５５、５７を分離するためのものであり、厚さを２
ｎｍとし、ショットキー層５８の厚さを２８ｎｍとし
た。
トキー層５８までＭＯＶＰＥ法により製造した。ＡｌＧ
ａＡｓのＡｌ組成は、０．２４、ＩｎＧａＡｓのＩｎ組
成は、０．２０とした。また、プレーナドープ層５５
は、チャネル層５３に電子を供給するためのものであ
り、Ｓｉのドーパント量を２．０×１０12ｃｍ-2とし、
また、プレーナドープ層５７は、ショットキー層５８側
の表面空乏層の電子の消費分を補償するためのものであ
り、Ｓｉのドーパント量を１．０×１０12ｃｍ-2とし
た。また、プレーナドープ分離層５６は、プレーナドー
プ層５５、５７を分離するためのものであり、厚さを２
ｎｍとし、ショットキー層５８の厚さを２８ｎｍとし
た。
【００２８】そして、このＭＯＶＰＥ法により製造した
ショットキー層５８までの半導体ウェハ５のシートキャ
リア濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ
Ｐａｕｗ法により室温で測定して得たところ、シートキ
ャリア濃度（ｎｓ）は、１．８×１０12ｃｍ-2となり、
移動度（μ）は、６５８０ｃｍ2 ／Ｖ・Ｓとなった。
ショットキー層５８までの半導体ウェハ５のシートキャ
リア濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ
Ｐａｕｗ法により室温で測定して得たところ、シートキ
ャリア濃度（ｎｓ）は、１．８×１０12ｃｍ-2となり、
移動度（μ）は、６５８０ｃｍ2 ／Ｖ・Ｓとなった。
【００２９】一方、比較例として、図４に示す従来の半
導体ウェハ２をショットキー層２６までＭＢＥ法及びＭ
ＯＶＰＥ法により製造した。Ａｌ組成は、０．２４、Ｉ
ｎ組成は、０．２０とした。また、プレーナドープ層２
５のＳｉのドーパント量を３．０×１０12ｃｍ-2とし
た。また、チャネル層２３の厚さを１５ｎｍとし、スペ
ーサ層２４の厚さを３ｎｍとし、ショットキー層２６の
厚さを３０ｎｍとした。
導体ウェハ２をショットキー層２６までＭＢＥ法及びＭ
ＯＶＰＥ法により製造した。Ａｌ組成は、０．２４、Ｉ
ｎ組成は、０．２０とした。また、プレーナドープ層２
５のＳｉのドーパント量を３．０×１０12ｃｍ-2とし
た。また、チャネル層２３の厚さを１５ｎｍとし、スペ
ーサ層２４の厚さを３ｎｍとし、ショットキー層２６の
厚さを３０ｎｍとした。
【００３０】そして、このＭＢＥ法により製造したショ
ットキー層２６までの半導体ウェハ２のシートキャリア
濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ Ｐａ
ｕｗ法により室温で測定して得たところ、シートキャリ
ア濃度（ｎｓ）は、１．８×１０12ｃｍ-2となり、移動
度（μ）は、６５３０ｃｍ2 ／Ｖ・Ｓとなった。また、
ＭＯＶＰＥ法により製造したショットキー層２６までの
半導体ウェハ２のシートキャリア濃度（ｎｓ）と移動度
（μ）を、Ｐａｎ ｄｅｒ Ｐａｕｗ法により室温で測
定して得たところ、シートキャリア濃度（ｎｓ）は、
１．８×１０12ｃｍ-2となり、移動度（μ）は、５６８
０ｃｍ2 ／Ｖ・Ｓとなった。
ットキー層２６までの半導体ウェハ２のシートキャリア
濃度（ｎｓ）と移動度（μ）を、Ｐａｎ ｄｅｒ Ｐａ
ｕｗ法により室温で測定して得たところ、シートキャリ
ア濃度（ｎｓ）は、１．８×１０12ｃｍ-2となり、移動
度（μ）は、６５３０ｃｍ2 ／Ｖ・Ｓとなった。また、
ＭＯＶＰＥ法により製造したショットキー層２６までの
半導体ウェハ２のシートキャリア濃度（ｎｓ）と移動度
（μ）を、Ｐａｎ ｄｅｒ Ｐａｕｗ法により室温で測
定して得たところ、シートキャリア濃度（ｎｓ）は、
１．８×１０12ｃｍ-2となり、移動度（μ）は、５６８
０ｃｍ2 ／Ｖ・Ｓとなった。
【００３１】以上のように、本実施形態のＭＯＶＰＥ法
により製造した半導体ウェハ５の特性は、従来のＭＯＶ
ＰＥ法により製造した半導体ウェハ２の特性より高くな
り、さらにＭＢＥ法により製造した半導体ウェハ２の特
性と同等以上の結果を得ることができた。この理由は、
最表面に位置するショットキー層５８はアンドープ層で
あるため、表面空乏層がプレーナドープ層５７側に必ず
延びている。従って、プレーナドープ層５７から実際に
出る電子の一部が、表面空乏層により消費され、残りの
電子が、チャネル層５３に供給されることになるが、プ
レーナドープ層５５があるため、プレーナドープ層５７
が表面空乏層の分の電子をドープし、プレーナドープ層
５５がチャネル層５３の分の電子をドープすることにな
る。よって、プレーナドープ層５７がチャネル層５３の
近傍にドープする電子の量を低減することができ、移動
度（μ）を高めることができる。
により製造した半導体ウェハ５の特性は、従来のＭＯＶ
ＰＥ法により製造した半導体ウェハ２の特性より高くな
り、さらにＭＢＥ法により製造した半導体ウェハ２の特
性と同等以上の結果を得ることができた。この理由は、
最表面に位置するショットキー層５８はアンドープ層で
あるため、表面空乏層がプレーナドープ層５７側に必ず
延びている。従って、プレーナドープ層５７から実際に
出る電子の一部が、表面空乏層により消費され、残りの
電子が、チャネル層５３に供給されることになるが、プ
レーナドープ層５５があるため、プレーナドープ層５７
が表面空乏層の分の電子をドープし、プレーナドープ層
５５がチャネル層５３の分の電子をドープすることにな
る。よって、プレーナドープ層５７がチャネル層５３の
近傍にドープする電子の量を低減することができ、移動
度（μ）を高めることができる。
【００３２】尚、プレーナドープ層５５、５７を分離す
るためのプレーナドープ分離層５６は、０．５ｎｍ〜１
５ｎｍに形成することが好ましい。この理由は、０．５
ｎｍより小さくすると、従来の半導体ウェハ２と殆ど変
わらなくなるためであり、また、通常は２０ｎｍ〜３０
ｎｍの厚さのショットキー層５８側の表面空乏層に消費
されるプレーナドープ層５７の位置がゲート金属に近く
なればなるほどゲート耐圧は低下するため、１５ｎｍが
最大と考えられるためである。
るためのプレーナドープ分離層５６は、０．５ｎｍ〜１
５ｎｍに形成することが好ましい。この理由は、０．５
ｎｍより小さくすると、従来の半導体ウェハ２と殆ど変
わらなくなるためであり、また、通常は２０ｎｍ〜３０
ｎｍの厚さのショットキー層５８側の表面空乏層に消費
されるプレーナドープ層５７の位置がゲート金属に近く
なればなるほどゲート耐圧は低下するため、１５ｎｍが
最大と考えられるためである。
【００３３】尚、上述した半導体ウェハ３のＡｌ組成
や、プレーナドープ層３７のＳｉのドープ量とプレーナ
ドープ層３９のＳｉのドープ量の比、及び半導体ウェハ
５のＡｌ組成や、プレーナドープ層５５のＳｉのドープ
量とプレーナドープ層５７のＳｉのドープ量の比は、上
記値に限定されるものではない。また、半導体ウェハ３
のプレーナドープ層３７、３９を分離するためのプレー
ナドープ分離層３８や、半導体ウェハ５のプレーナドー
プ層５５、５７を分離するためのプレーナドープ分離層
５６は、ＡｌＧａＡｓに限定されるものではなく、例え
ばＧａＡｓやＩｎＧａＰでも同様の効果を得ることがで
きる。さらに、半導体ウェハ３のショットキー層４０
や、半導体ウェハ５のショットキー層５８も、ＡｌＧａ
Ａｓに限定されるものではなく、例えばＩｎＧａＰでも
同様の効果を得ることができる。また、半絶縁性基板は
半導体基板に置換可能であり、本発明の半導体ウェハを
ＭＢＥ法によって製造することを妨げるものではない。
や、プレーナドープ層３７のＳｉのドープ量とプレーナ
ドープ層３９のＳｉのドープ量の比、及び半導体ウェハ
５のＡｌ組成や、プレーナドープ層５５のＳｉのドープ
量とプレーナドープ層５７のＳｉのドープ量の比は、上
記値に限定されるものではない。また、半導体ウェハ３
のプレーナドープ層３７、３９を分離するためのプレー
ナドープ分離層３８や、半導体ウェハ５のプレーナドー
プ層５５、５７を分離するためのプレーナドープ分離層
５６は、ＡｌＧａＡｓに限定されるものではなく、例え
ばＧａＡｓやＩｎＧａＰでも同様の効果を得ることがで
きる。さらに、半導体ウェハ３のショットキー層４０
や、半導体ウェハ５のショットキー層５８も、ＡｌＧａ
Ａｓに限定されるものではなく、例えばＩｎＧａＰでも
同様の効果を得ることができる。また、半絶縁性基板は
半導体基板に置換可能であり、本発明の半導体ウェハを
ＭＢＥ法によって製造することを妨げるものではない。
【００３４】
【発明の効果】以上述べたように、本発明によれば、プ
レーナドープ層を含む高電子移動度トランジスタの構造
を有したシートキャリア濃度や移動度共に高い半導体ウ
ェハをＭＯＶＰＥ法により製造することができるので、
量産性を高めることができ、製造コストを低減すること
ができる。
レーナドープ層を含む高電子移動度トランジスタの構造
を有したシートキャリア濃度や移動度共に高い半導体ウ
ェハをＭＯＶＰＥ法により製造することができるので、
量産性を高めることができ、製造コストを低減すること
ができる。
【図１】本発明の半導体ウェハの実施形態の構造を示す
説明図である。
説明図である。
【図２】本発明の半導体ウェハの別の実施形態の構造を
示す説明図である。
示す説明図である。
【図３】従来の半導体ウェハの構造を示す説明図であ
る。
る。
【図４】従来の半導体ウェハの別の構造を示す説明図で
ある。
ある。
１ 半導体ウェハ ２ 半導体ウェハ ３ 半導体ウェハ ４ 半導体ウェハ １０ 半絶縁基板 １１ バッファ層 １２ スペーサ層 １３ プレーナドープ層 １４ スペーサ層 １５ チャネル層 １６ スペーサ層 １７ プレーナドープ層 １８ ショットキー層 １９ 最上層 ２０ 半絶縁基板 ２１ バッファ層 ２２ ＧａＡｓ層 ２３ チャネル層 ２４ スペーサ層 ２５ プレーナドープ層 ２６ ショットキー層 ２７ 最上層 ３０ 半絶縁基板 ３１ バッファ層 ３２ スペーサ層 ３３ プレーナドープ層 ３４ スペーサ層 ３５ チャネル層 ３６ スペーサ層 ３７ プレーナドープ層 ３８ プレーナドープ分離層 ３９ プレーナドープ層 ４０ ショットキー層 ４１ 最上層 ５０ 半絶縁基板 ５１ バッファ層 ５２ ＧａＡｓ層 ５３ チャネル層 ５４ スペーサ層 ５５ プレーナドープ層 ５６ プレーナドープ分離層 ５７ プレーナドープ層 ５８ ショットキー層 ５９ 最上層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F102 FA00 GB01 GC01 GD01 GJ05 GK05 GL04 GL20 GM00 GM05 GM06 GM07 GM08 GM10 GN05 GQ01 GQ04 GR00 GR07 HC01 HC04
Claims (8)
- 【請求項１】 半導体基板あるいは半絶縁基板の上方に
形成された電子走行層と、 前記電子走行層の上方に形成されたプレーナ状の電子供
給層を備え、 前記電子供給層は分離層を介して少なくとも２層に分離
されていることを特徴とする高電子移動度トランジスタ
構造の半導体ウェハ。 - 【請求項２】 前記電子走行層および前記電子供給層
は、有機金属気相成長法によって形成されることを特徴
とする請求項１に記載の半導体ウェハ。 - 【請求項３】 前記電子供給層は、Ｓｉ−プレーナドー
プ層であることを特徴とする請求項２に記載の半導体ウ
ェハ。 - 【請求項４】 前記分離層は、０．５ｎｍ〜１５ｎｍの
厚さを有することを特徴とする請求項１に記載の半導体
ウェハ。 - 【請求項５】 半導体基板あるいは半絶縁基板の上方に
形成されたプレーナ状の第１の電子供給層と、 前記第１の電子供給層の上方に形成された電子走行層
と、 前記電子走行層の上方に形成されたプレーナ状の第２の
電子供給層を備え、 前記第２の電子供給層は、分離層を介して少なくとも２
層に分離されていることを特徴とする高電子移動度トラ
ンジスタ構造の半導体ウェハ。 - 【請求項６】 前記第１および第２の電子供給層および
前記電子走行層は、有機金属気相成長法によって形成さ
れることを特徴とする請求項５に記載の半導体ウェハ。 - 【請求項７】 前記第１および第２の電子供給層は、Ｓ
ｉ−プレーナドープ層であることを特徴とする請求項６
に記載の半導体ウェハ。 - 【請求項８】 前記分離層は、０．５ｎｍ〜１５ｎｍの
厚さを有することを特徴とする請求項５に記載の半導体
ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016238A JP2001210819A (ja) | 2000-01-25 | 2000-01-25 | 半導体ウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016238A JP2001210819A (ja) | 2000-01-25 | 2000-01-25 | 半導体ウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001210819A true JP2001210819A (ja) | 2001-08-03 |
Family
ID=18543407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016238A Pending JP2001210819A (ja) | 2000-01-25 | 2000-01-25 | 半導体ウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001210819A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059744A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 化合物半導体エピタキシャル基板及びその製造方法 |
| WO2004059742A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 高電子移動度エピタキシャル基板 |
| US6933543B2 (en) | 2003-12-05 | 2005-08-23 | Electronics And Telecommunications Research Institute | Compound semiconductor high frequency switch device |
| JP2008103546A (ja) * | 2006-10-19 | 2008-05-01 | Hitachi Cable Ltd | Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ |
| JP2009105120A (ja) * | 2007-10-22 | 2009-05-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2013187345A (ja) * | 2012-03-08 | 2013-09-19 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
-
2000
- 2000-01-25 JP JP2000016238A patent/JP2001210819A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059744A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 化合物半導体エピタキシャル基板及びその製造方法 |
| WO2004059742A1 (ja) * | 2002-12-25 | 2004-07-15 | Sumitomo Chemical Company, Limited | 高電子移動度エピタキシャル基板 |
| US7291873B2 (en) | 2002-12-25 | 2007-11-06 | Sumitomo Chemical Company, Limited | High electron mobility epitaxial substrate |
| US7732836B2 (en) | 2002-12-25 | 2010-06-08 | Sumitomo Chemical Company, Limited | Compound semiconductor epitaxial substrate and method for manufacturing the same |
| KR101032010B1 (ko) | 2002-12-25 | 2011-05-02 | 스미카 에피 솔루션 컴퍼니 리미티드 | 화합물 반도체 에피택셜 기판 및 그 제조 방법 |
| US6933543B2 (en) | 2003-12-05 | 2005-08-23 | Electronics And Telecommunications Research Institute | Compound semiconductor high frequency switch device |
| JP2008103546A (ja) * | 2006-10-19 | 2008-05-01 | Hitachi Cable Ltd | Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ |
| JP2009105120A (ja) * | 2007-10-22 | 2009-05-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2013187345A (ja) * | 2012-03-08 | 2013-09-19 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11417520B2 (en) | Semiconductor structure having sets of III-V compound layers and method of forming | |
| JP6330148B2 (ja) | 半導体装置 | |
| US8698202B2 (en) | Semiconductor device | |
| JP4474292B2 (ja) | 半導体装置 | |
| US20160276473A1 (en) | Access Conductivity Enhanced High Electron Mobility Transistor | |
| US8803197B2 (en) | Semiconductor wafer, insulated gate field effect transistor, and method for producing semiconductor wafer | |
| US6396085B1 (en) | GaN-type semiconductor vertical field effect transistor | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| JP2001210819A (ja) | 半導体ウェハ | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| US20130320403A1 (en) | Epitaxial Base Layers For Heterojunction Bipolar Transistors | |
| JPH09260643A (ja) | 高電子移動度トランジスタ | |
| JPH10313096A (ja) | 相補型半導体装置とその製造方法 | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| JP2006228786A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及びそれから作製した電界効果トランジスタ | |
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JP2004281702A (ja) | 半導体装置 | |
| JP2010267817A (ja) | 電界効果トランジスタ | |
| JP2011166005A (ja) | 窒化物半導体を用いた半導体装置およびその製造方法 | |
| JP2003100777A (ja) | 高電子移動度トランジスタ及びエピタキシャル成長化合物半導体結晶 | |
| JP2001244455A (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JPH0955356A (ja) | 半導体結晶成長方法 | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2002083823A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040107 |