JP3271619B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP3271619B2 JP3271619B2 JP2000005926A JP2000005926A JP3271619B2 JP 3271619 B2 JP3271619 B2 JP 3271619B2 JP 2000005926 A JP2000005926 A JP 2000005926A JP 2000005926 A JP2000005926 A JP 2000005926A JP 3271619 B2 JP3271619 B2 JP 3271619B2
- Authority
- JP
- Japan
- Prior art keywords
- gainp
- layer
- effect transistor
- disorder
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタに関する。
スタに関する。
【０００２】
【従来の技術】III族化合物を含む化合物半導体多層薄
膜は、高電子移動度、広い禁制帯幅、大きい伝導帯・価
電子帯不連続量を有しているため、高出力や高耐圧を要
求される様々な半導体装置に広く応用されている。これ
ら化合物半導体装置には、ＭＥＳＦＥＴやＨＥＭＴ等の
電界効果トランジスタが含まれる。
膜は、高電子移動度、広い禁制帯幅、大きい伝導帯・価
電子帯不連続量を有しているため、高出力や高耐圧を要
求される様々な半導体装置に広く応用されている。これ
ら化合物半導体装置には、ＭＥＳＦＥＴやＨＥＭＴ等の
電界効果トランジスタが含まれる。
【０００３】半絶縁性のＧａＡｓ基板上に成長されたｕ
ｎ−ＡｌＧａＡｓバッファ層上にｎ−ＧａＩｎＰ層をチ
ャネルとして形成した構造を有する化合物半導体多層薄
膜を利用した電界効果トランジスタは、チャネル層の禁
制帯幅が広いことからゲート・ドレイン間の耐圧に優れ
ており、高出力を要する移動体基地局や衛星通信等の分
野での応用が期待されている。
ｎ−ＡｌＧａＡｓバッファ層上にｎ−ＧａＩｎＰ層をチ
ャネルとして形成した構造を有する化合物半導体多層薄
膜を利用した電界効果トランジスタは、チャネル層の禁
制帯幅が広いことからゲート・ドレイン間の耐圧に優れ
ており、高出力を要する移動体基地局や衛星通信等の分
野での応用が期待されている。
【０００４】
【発明が解決しようとする課題】ところで、ＧａＩｎＰ
やＡｌＧａＩｎＰのような三元あるいは四元のリン系化
合物半導体薄膜は、有機金属気相成長（ＭＯＶＰＥ）法
で成膜させると、オーダリングあるいは自然超格子形成
と呼ばれる現象が生じる。このオーダリングは III族元
素であるＧａやＩｎが均等に混合せず［１−１１］面や
この［１−１１］面と等価な面方向に、Ｇａを多く含む
面とＩｎを多く含む面とが１枚ずつ配列される相分離を
意味する。
やＡｌＧａＩｎＰのような三元あるいは四元のリン系化
合物半導体薄膜は、有機金属気相成長（ＭＯＶＰＥ）法
で成膜させると、オーダリングあるいは自然超格子形成
と呼ばれる現象が生じる。このオーダリングは III族元
素であるＧａやＩｎが均等に混合せず［１−１１］面や
この［１−１１］面と等価な面方向に、Ｇａを多く含む
面とＩｎを多く含む面とが１枚ずつ配列される相分離を
意味する。
【０００５】オーダリングが生じると、この層の上下で
異常なキャリアプロファイルが観察されることが知られ
ている（Ｔ．Ｋｉｋｋａｗａ ｅｔ ａｌ．：Ｉｎｓ
ｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．１５５（１９９６）
８７７）。
異常なキャリアプロファイルが観察されることが知られ
ている（Ｔ．Ｋｉｋｋａｗａ ｅｔ ａｌ．：Ｉｎｓ
ｔ．Ｐｈｙｓ．Ｃｏｎｆ．Ｓｅｒ．１５５（１９９６）
８７７）。
【０００６】このオーダリングに起因して、オーダリン
グしたＧａＩｎＰをチャネルとした電界効果トランジス
タにおいては、ピンチオフに要するゲート電圧が設計値
を大きく上回ってしまう等、特性劣化の問題が生じる。
グしたＧａＩｎＰをチャネルとした電界効果トランジス
タにおいては、ピンチオフに要するゲート電圧が設計値
を大きく上回ってしまう等、特性劣化の問題が生じる。
【０００７】そこで、このような問題を解決するため、
薄膜の形成条件、すなわち成長温度や成長速度、 III族
元素原料とＶ族元素原料との供給量比等を調整すること
により、ＧａＩｎＰやＡｌＧａＩｎＰのような三元ある
いは四元のリン系化合物半導体薄膜をディスオーダ化さ
せると、異常キャリヤの蓄積を抑止することは可能であ
る。
薄膜の形成条件、すなわち成長温度や成長速度、 III族
元素原料とＶ族元素原料との供給量比等を調整すること
により、ＧａＩｎＰやＡｌＧａＩｎＰのような三元ある
いは四元のリン系化合物半導体薄膜をディスオーダ化さ
せると、異常キャリヤの蓄積を抑止することは可能であ
る。
【０００８】しかしながら、このような異常キャリアの
抑止は極端な成長条件下での薄膜形成であるため、不純
物濃度が高くなる等の影響により結晶特性が劣化し、電
子移動度（キャリアモビリティ）の低下が起こるという
問題があった。
抑止は極端な成長条件下での薄膜形成であるため、不純
物濃度が高くなる等の影響により結晶特性が劣化し、電
子移動度（キャリアモビリティ）の低下が起こるという
問題があった。
【０００９】そこで、本発明の目的は、上記課題を解決
し、界面キャリアの発生を抑止すると共に、電子移動度
を向上させた電界効果トランジスタを提供することにあ
る。
し、界面キャリアの発生を抑止すると共に、電子移動度
を向上させた電界効果トランジスタを提供することにあ
る。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明の電界効果トランジスタは、ＧａＡｓ基板と、
ＧａＡｓ基板上に形成されたＡｌＧａＡｓ層と、ＡｌＧ
ａＡｓ層上に形成されたディスオーダＧａＩｎＰ層と、
ディスオーダＧａＩｎＰ層上に形成されたオーダＧａＩ
ｎＰ層とを備えたものである。
に本発明の電界効果トランジスタは、ＧａＡｓ基板と、
ＧａＡｓ基板上に形成されたＡｌＧａＡｓ層と、ＡｌＧ
ａＡｓ層上に形成されたディスオーダＧａＩｎＰ層と、
ディスオーダＧａＩｎＰ層上に形成されたオーダＧａＩ
ｎＰ層とを備えたものである。
【００１１】本発明の電界効果トランジスタは、ＧａＡ
ｓ基板と、ＧａＡｓ基板上に形成されたアンドープＡｌ
ＧａＡｓバッファ層と、アンドープＡｌＧａＡｓバッフ
ァ層上に形成されたｎ型ドープ−ディスオーダＧａＩｎ
Ｐチャネル層と、ｎ型ドープ−ディスオーダＧａＩｎＰ
チャネル層上に形成されたｎ型ドープ−オーダＧａＩｎ
Ｐチャネル層とを備えたものである。
ｓ基板と、ＧａＡｓ基板上に形成されたアンドープＡｌ
ＧａＡｓバッファ層と、アンドープＡｌＧａＡｓバッフ
ァ層上に形成されたｎ型ドープ−ディスオーダＧａＩｎ
Ｐチャネル層と、ｎ型ドープ−ディスオーダＧａＩｎＰ
チャネル層上に形成されたｎ型ドープ−オーダＧａＩｎ
Ｐチャネル層とを備えたものである。
【００１２】本発明の電界効果トランジスタは、ＧａＡ
ｓ基板と、ＧａＡｓ基板上に形成されたアンドープＡｌ
ＧａＡｓバッファ層と、アンドープＡｌＧａＡｓバッフ
ァ層上に形成されたアンドープ−ディスオーダＧａＩｎ
Ｐバッファ層と、アンドープ−ディスオーダＧａＩｎＰ
バッファ層上に形成されたｎ型ドープオーダＧａＩｎＰ
チャネル層とを備えたものである。
ｓ基板と、ＧａＡｓ基板上に形成されたアンドープＡｌ
ＧａＡｓバッファ層と、アンドープＡｌＧａＡｓバッフ
ァ層上に形成されたアンドープ−ディスオーダＧａＩｎ
Ｐバッファ層と、アンドープ−ディスオーダＧａＩｎＰ
バッファ層上に形成されたｎ型ドープオーダＧａＩｎＰ
チャネル層とを備えたものである。
【００１３】上記構成に加え本発明の電界効果トランジ
スタは、ＧａＩｎＰ層中の III族原子の組成比をＧａX
Ｉｎ1-X Ｐとしたときに、ディスオーダＧａＩｎＰのフ
ォトルミネッセンスによる発光波長のエネルギーが室温
で数１式
スタは、ＧａＩｎＰ層中の III族原子の組成比をＧａX
Ｉｎ1-X Ｐとしたときに、ディスオーダＧａＩｎＰのフ
ォトルミネッセンスによる発光波長のエネルギーが室温
で数１式
【００１４】
【数１】 １．３３５＋０．６６８ｘ＋０．７５８ｘ2 （ｅＶ） で表される値（ｘ＝０．５１６のとき１．８８ｅＶ）以
上であり、かつオーダＧａＩｎＰ層のフォトルミネッセ
ンスによる発光波長のエネルギーが室温で数１式で表さ
れる値（ｘ＝０．５１６のとき１．８８ｅＶ）未満であ
るのが好ましい。
上であり、かつオーダＧａＩｎＰ層のフォトルミネッセ
ンスによる発光波長のエネルギーが室温で数１式で表さ
れる値（ｘ＝０．５１６のとき１．８８ｅＶ）未満であ
るのが好ましい。
【００１５】上記構成に加え本発明の電界効果トランジ
スタは、ｎ型ドープ層のキャリア濃度が１×１０16〜１
×１０18ｃｍ-3であるのが好ましい。
スタは、ｎ型ドープ層のキャリア濃度が１×１０16〜１
×１０18ｃｍ-3であるのが好ましい。
【００１６】本発明によれば、電界効果トランジスタの
ＧａＩｎＰチャネルのうち界面近傍のみをディスオーダ
化させ、残りのＧａＩｎＰチャネルをオーダリングする
ことにより、界面キャリアの発生が抑止され、電子移動
度が向上する。
ＧａＩｎＰチャネルのうち界面近傍のみをディスオーダ
化させ、残りのＧａＩｎＰチャネルをオーダリングする
ことにより、界面キャリアの発生が抑止され、電子移動
度が向上する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００１８】図１（ａ）は本発明の電界効果トランジス
タに用いられる半導体多層薄膜の一実施の形態を示す断
面図であり、図１（ｂ）は図１（ａ）に示した半導体多
層薄膜の膜厚−キャリア濃度特性を示す図である。図１
（ｂ）において横軸は表面からの距離を示し、縦軸はキ
ャリア濃度を示している。
タに用いられる半導体多層薄膜の一実施の形態を示す断
面図であり、図１（ｂ）は図１（ａ）に示した半導体多
層薄膜の膜厚−キャリア濃度特性を示す図である。図１
（ｂ）において横軸は表面からの距離を示し、縦軸はキ
ャリア濃度を示している。
【００１９】この電界効果トランジスタ用の半導体多層
薄膜は、ＧａＡｓ基板１上に、ｉ−ＧａＡｓバッファ層
２、ｉ−ＡｌＧａＡｓバッファ層３、ディスオーダＧａ
ＩｎＰ層４、オーダＧａＩｎＰ層５及びｎ型ドープＧａ
ＩｎＰ層６を順次形成したものである。
薄膜は、ＧａＡｓ基板１上に、ｉ−ＧａＡｓバッファ層
２、ｉ−ＡｌＧａＡｓバッファ層３、ディスオーダＧａ
ＩｎＰ層４、オーダＧａＩｎＰ層５及びｎ型ドープＧａ
ＩｎＰ層６を順次形成したものである。
【００２０】すなわち、本電界効果トランジスタは、Ｇ
ａＩｎＰチャネルのうち界面近傍のみをディスオーダ化
させ、残りのＧａＩｎＰチャネルをオーダリングしたも
のであり、このような構成にすることにより、界面キャ
リアの発生が抑止され、電子移動度が向上する。
ａＩｎＰチャネルのうち界面近傍のみをディスオーダ化
させ、残りのＧａＩｎＰチャネルをオーダリングしたも
のであり、このような構成にすることにより、界面キャ
リアの発生が抑止され、電子移動度が向上する。
【００２１】なお、本実施の形態ではＧａＡｓ基板１上
に、ｉ−ＧａＡｓバッファ層２、ｉ−ＡｌＧａＡｓバッ
ファ層３、ディスオーダＧａＩｎＰ層４、オーダＧａＩ
ｎＰ層５及びｎ型ドープＧａＩｎＰ層６を順次形成した
が、(1) ＧａＡｓ基板上に、ＡｌＧａＡｓ層、ディスオ
ーダＧａＩｎＰ層及びオーダＧａＩｎＰ層を順次形成し
てもよく、(2) ＧａＡｓ基板上に、アンドープＡｌＧａ
Ａｓバッファ層、ｎ型ドープ−ディスオーダＧａＩｎＰ
チャネル層及びｎ型ドープ−オーダＧａＩｎＰチャネル
層を順次形成してもよく、(3) ＧａＡｓ基板上に、アン
ドープＡｌＧａＡｓバッファ層、アンドープ−ディスオ
ーダＧａＩｎＰバッファ層及びｎ型ドープオーダＧａＩ
ｎＰチャネル層を順次形成してもよい。
に、ｉ−ＧａＡｓバッファ層２、ｉ−ＡｌＧａＡｓバッ
ファ層３、ディスオーダＧａＩｎＰ層４、オーダＧａＩ
ｎＰ層５及びｎ型ドープＧａＩｎＰ層６を順次形成した
が、(1) ＧａＡｓ基板上に、ＡｌＧａＡｓ層、ディスオ
ーダＧａＩｎＰ層及びオーダＧａＩｎＰ層を順次形成し
てもよく、(2) ＧａＡｓ基板上に、アンドープＡｌＧａ
Ａｓバッファ層、ｎ型ドープ−ディスオーダＧａＩｎＰ
チャネル層及びｎ型ドープ−オーダＧａＩｎＰチャネル
層を順次形成してもよく、(3) ＧａＡｓ基板上に、アン
ドープＡｌＧａＡｓバッファ層、アンドープ−ディスオ
ーダＧａＩｎＰバッファ層及びｎ型ドープオーダＧａＩ
ｎＰチャネル層を順次形成してもよい。
【００２２】
【実施例】次に具体的な数値を挙げて説明するが、これ
に限定されるものではない。
に限定されるものではない。
【００２３】図２（ａ）は電界効果トランジスタに用い
られる半導体多層薄膜の比較例を示す断面図であり、図
２（ｂ）は図２（ａ）に示した半導体多層薄膜の膜厚−
キャリア濃度特性を示す図である。図３（ａ）は電界効
果トランジスタに用いられる半導体多層薄膜の他の従来
例を示す断面図であり、図３（ｂ）は図３（ａ）に示し
た半導体多層薄膜の膜厚−キャリア濃度特性を示す図で
ある。図２（ｂ）及び図３（ｂ）において横軸は表面か
らの距離を示し、縦軸はキャリア濃度を示している。
られる半導体多層薄膜の比較例を示す断面図であり、図
２（ｂ）は図２（ａ）に示した半導体多層薄膜の膜厚−
キャリア濃度特性を示す図である。図３（ａ）は電界効
果トランジスタに用いられる半導体多層薄膜の他の従来
例を示す断面図であり、図３（ｂ）は図３（ａ）に示し
た半導体多層薄膜の膜厚−キャリア濃度特性を示す図で
ある。図２（ｂ）及び図３（ｂ）において横軸は表面か
らの距離を示し、縦軸はキャリア濃度を示している。
【００２４】なお、半導体製造装置として減圧ＭＯＶＰ
Ｅ機を用い、原料としてＴＭＡ（トリメチルアルミニウ
ム）、ＴＥＧ（トリエチルガリウム）、ＴＭＩ（トリメ
チルインジウム）、ＰＨ3 （ホスフィン）、ＡｓＨ
3 （アルシン）およびＳｉ2 Ｈ6（ジシラン）を用い
た。また、各半導体多層薄膜の電気的特性を評価するた
め、水銀プローブを用いたＣ−Ｖ法によるキャリア濃度
プロファイル測定及びｖａｎｄｅｒ Ｐａｕｗ法による
ホール測定を行った。
Ｅ機を用い、原料としてＴＭＡ（トリメチルアルミニウ
ム）、ＴＥＧ（トリエチルガリウム）、ＴＭＩ（トリメ
チルインジウム）、ＰＨ3 （ホスフィン）、ＡｓＨ
3 （アルシン）およびＳｉ2 Ｈ6（ジシラン）を用い
た。また、各半導体多層薄膜の電気的特性を評価するた
め、水銀プローブを用いたＣ−Ｖ法によるキャリア濃度
プロファイル測定及びｖａｎｄｅｒ Ｐａｕｗ法による
ホール測定を行った。
【００２５】（実施例）図１（ａ）に示すようにＧａＡ
ｓ基板１上に、膜厚５００ｎｍのｉ−ＧａＡｓバッファ
層２、膜厚２００ｎｍのｉ−ＡｌＧａＡｓバッファ層
３、膜厚２０ｎｍのディスオーダＧａＩｎＰ層４、膜厚
１５０ｎｍのオーダＧａＩｎＰ層５及び膜厚７０ｎｍで
Ｓｉ濃度が７×１０17ｃｍ-3のｎ型ドープＧａＩｎＰ層
６を順次形成した。
ｓ基板１上に、膜厚５００ｎｍのｉ−ＧａＡｓバッファ
層２、膜厚２００ｎｍのｉ−ＡｌＧａＡｓバッファ層
３、膜厚２０ｎｍのディスオーダＧａＩｎＰ層４、膜厚
１５０ｎｍのオーダＧａＩｎＰ層５及び膜厚７０ｎｍで
Ｓｉ濃度が７×１０17ｃｍ-3のｎ型ドープＧａＩｎＰ層
６を順次形成した。
【００２６】（比較例１）図２（ａ）に示すようにＧａ
Ａｓ基板１上に、膜厚５００ｎｍのｉ−ＧａＡｓバッフ
ァ層２、膜厚２００ｎｍのｉ−ＡｌＧａＡｓバッファ層
３、膜厚１７０ｎｍのディスオーダＧａＩｎＰ層４及び
膜厚７０ｎｍでＳｉ濃度が７×１０17ｃｍ-3のｎ型ドー
プＧａＩｎＰ層６を順次形成した。
Ａｓ基板１上に、膜厚５００ｎｍのｉ−ＧａＡｓバッフ
ァ層２、膜厚２００ｎｍのｉ−ＡｌＧａＡｓバッファ層
３、膜厚１７０ｎｍのディスオーダＧａＩｎＰ層４及び
膜厚７０ｎｍでＳｉ濃度が７×１０17ｃｍ-3のｎ型ドー
プＧａＩｎＰ層６を順次形成した。
【００２７】（比較例２）図３（ａ）に示すようにＧａ
Ａｓ基板１上に、膜厚５００ｎｍのｉ−ＧａＡｓバッフ
ァ層２、膜厚２００ｎｍのｉ−ＡｌＧａＡｓバッファ層
３、膜厚１５０ｎｍのオーダＧａＩｎＰ層５及び膜厚７
０ｎｍでＳｉ濃度が７×１０17ｃｍ-3のｎ型ドープＧａ
ＩｎＰ層６を順次形成した。
Ａｓ基板１上に、膜厚５００ｎｍのｉ−ＧａＡｓバッフ
ァ層２、膜厚２００ｎｍのｉ−ＡｌＧａＡｓバッファ層
３、膜厚１５０ｎｍのオーダＧａＩｎＰ層５及び膜厚７
０ｎｍでＳｉ濃度が７×１０17ｃｍ-3のｎ型ドープＧａ
ＩｎＰ層６を順次形成した。
【００２８】図１（ｂ）及び図２（ｂ）より、ＧａＩｎ
Ｐの全域あるいは界面部がディスオーダ化した構造で
は、ＧａＩｎＰ／ＡｌＧａＡｓ界面に異常なキャリア蓄
積は存在していないことが分かる。その一方で、図３
（ｂ）からＧａＩｎＰチャネル層の全域がオーダリング
した比較例２にはＧａＩｎＰ／ＡｌＧａＡｓ界面で高濃
度のキャリア蓄積が起こっていることが分かる。
Ｐの全域あるいは界面部がディスオーダ化した構造で
は、ＧａＩｎＰ／ＡｌＧａＡｓ界面に異常なキャリア蓄
積は存在していないことが分かる。その一方で、図３
（ｂ）からＧａＩｎＰチャネル層の全域がオーダリング
した比較例２にはＧａＩｎＰ／ＡｌＧａＡｓ界面で高濃
度のキャリア蓄積が起こっていることが分かる。
【００２９】前述したように、このような界面キャリア
が存在するとピンチオフに要する電圧が大きくなる等、
電界効果トランジスタのピンチオフ特性が著しく劣化し
てしまうため、図３（ａ）に示す構造を有するＧａＩｎ
Ｐウェハの応用は不可能である。
が存在するとピンチオフに要する電圧が大きくなる等、
電界効果トランジスタのピンチオフ特性が著しく劣化し
てしまうため、図３（ａ）に示す構造を有するＧａＩｎ
Ｐウェハの応用は不可能である。
【００３０】次に図１（ａ）、図２（ａ）、図３（ａ）
に示す半導体多層膜についてホール測定を行った結果を
表１に示す。
に示す半導体多層膜についてホール測定を行った結果を
表１に示す。
【００３１】
【表１】
【００３２】ＧａＩｎＰ層全体をディスオーダ化した比
較例１では、極端な成長条件で成長したために、結晶性
が悪化し、２０８ｃｍ2 ／Ｖｓという低い電子移動度し
か得られない。
較例１では、極端な成長条件で成長したために、結晶性
が悪化し、２０８ｃｍ2 ／Ｖｓという低い電子移動度し
か得られない。
【００３３】一方、ＧａＩｎＰ層全体がオーダリング化
した比較例２では、電子移動度こそ１，３２０ｃｍ2 ／
Ｖｓと高いものの、前述したとおりキャリア蓄積の影響
により電界効果トランジスタ化した場合、ピンチオフし
ないという欠陥があるため、応用が不可能である。
した比較例２では、電子移動度こそ１，３２０ｃｍ2 ／
Ｖｓと高いものの、前述したとおりキャリア蓄積の影響
により電界効果トランジスタ化した場合、ピンチオフし
ないという欠陥があるため、応用が不可能である。
【００３４】これに対して本実施例では、８１５ｃｍ2
／Ｖｓという良好な電子移動度が得られ、電界効果トラ
ンジスタに用いた際に高い相互コンダクタンスが得られ
る等有利である。
／Ｖｓという良好な電子移動度が得られ、電界効果トラ
ンジスタに用いた際に高い相互コンダクタンスが得られ
る等有利である。
【００３５】以上の結果は、本発明によるオーダｎ−Ｇ
ａＩｎＰ／ディスオーダｎ−ＧａＩｎＰの２段チャネル
構造が、高ピンチオフ特性・高電子移動度を有する優れ
た電界効果トランジスタを可能とするものであることを
示している。
ａＩｎＰ／ディスオーダｎ−ＧａＩｎＰの２段チャネル
構造が、高ピンチオフ特性・高電子移動度を有する優れ
た電界効果トランジスタを可能とするものであることを
示している。
【００３６】なお、ｎ−ＧａＩｎＰ層中のｎ型キャリア
濃度については、チャネルの相互コンダクタンスを上げ
るためには高い方がよいが、１×１０18ｃｍ-3以上の高
濃度ではイオン化不純物散乱が激しくなり電子移動度が
低下してしまうという影響もあるため、１×１０16〜１
０18ｃｍ-3が好ましい。また、ＧａＩｎＰ層中の III族
原子の組成比をＧａX Ｉｎ1-X Ｐとしたときに、ディス
オーダＧａＩｎＰのフォトルミネッセンスによる発光波
長のエネルギーが室温で数１式（図４参照）
濃度については、チャネルの相互コンダクタンスを上げ
るためには高い方がよいが、１×１０18ｃｍ-3以上の高
濃度ではイオン化不純物散乱が激しくなり電子移動度が
低下してしまうという影響もあるため、１×１０16〜１
０18ｃｍ-3が好ましい。また、ＧａＩｎＰ層中の III族
原子の組成比をＧａX Ｉｎ1-X Ｐとしたときに、ディス
オーダＧａＩｎＰのフォトルミネッセンスによる発光波
長のエネルギーが室温で数１式（図４参照）
【００３７】
【数１】 １．３３５＋０．６６８ｘ＋０．７５８ｘ2 （ｅＶ） で表される値（ｘ＝０．５１６のとき１．８８ｅＶ）以
上であり、かつオーダＧａＩｎＰ層のフォトルミネッセ
ンスによる発光波長のエネルギーが室温で数１式で表さ
れる値（ｘ＝０．５１６のとき１．８８ｅＶ）未満であ
るのが好ましい。
上であり、かつオーダＧａＩｎＰ層のフォトルミネッセ
ンスによる発光波長のエネルギーが室温で数１式で表さ
れる値（ｘ＝０．５１６のとき１．８８ｅＶ）未満であ
るのが好ましい。
【００３８】なお、図４はディスオーダ領域とオーダ領
域との関係を示す図であり、横軸がＧａＩｎＰ中のＧａ
組成比軸であり、縦軸が発光波長のエネルギー軸であ
る。
域との関係を示す図であり、横軸がＧａＩｎＰ中のＧａ
組成比軸であり、縦軸が発光波長のエネルギー軸であ
る。
【００３９】
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
な優れた効果を発揮する。
【００４０】界面キャリアの発生を抑止すると共に、電
子移動度を向上させた電界効果トランジスタの提供を実
現することができる。
子移動度を向上させた電界効果トランジスタの提供を実
現することができる。
【図１】（ａ）は本発明の電界効果トランジスタに用い
られる半導体多層薄膜の一実施の形態を示す断面図であ
り、（ｂ）は（ａ）に示した半導体多層薄膜の膜厚−キ
ャリア濃度特性を示す図である。
られる半導体多層薄膜の一実施の形態を示す断面図であ
り、（ｂ）は（ａ）に示した半導体多層薄膜の膜厚−キ
ャリア濃度特性を示す図である。
【図２】（ａ）は電界効果トランジスタに用いられる半
導体多層薄膜の比較例を示す断面図であり、（ｂ）は
（ａ）に示した半導体多層薄膜の膜厚−キャリア濃度特
性を示す図である。
導体多層薄膜の比較例を示す断面図であり、（ｂ）は
（ａ）に示した半導体多層薄膜の膜厚−キャリア濃度特
性を示す図である。
【図３】（ａ）は電界効果トランジスタに用いられる半
導体多層薄膜の他の従来例を示す断面図であり、（ｂ）
は（ａ）に示した半導体多層薄膜の膜厚−キャリア濃度
特性を示す図である。
導体多層薄膜の他の従来例を示す断面図であり、（ｂ）
は（ａ）に示した半導体多層薄膜の膜厚−キャリア濃度
特性を示す図である。
【図４】ディスオーダ領域とオーダ領域との関係を示す
図である。
図である。
１ ＧａＡｓ基板 ２ ｉ−ＧａＡｓバッファ層 ３ ｉ−ＡｌＧａＡｓバッファ層 ４ ディスオーダＧａＩｎＰ層 ５ オーダＧａＩｎＰ層 ６ ｎ型ドープＧａＩｎＰ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 和人 茨城県土浦市木田余町3550番地 日立電 線株式会社 アドバンスリサーチセンタ 内 (56)参考文献 特開2001−85674（ＪＰ，Ａ) 特開 平10−261653（ＪＰ，Ａ) 特開2000−243757（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/812 H01L 21/205
Claims (5)
- 【請求項１】 ＧａＡｓ基板と、該ＧａＡｓ基板上に形
成されたＡｌＧａＡｓ層と、該ＡｌＧａＡｓ層上に形成
されたディスオーダＧａＩｎＰ層と、該ディスオーダＧ
ａＩｎＰ層上に形成されたオーダＧａＩｎＰ層とを備え
たことを特徴とする電界効果トランジスタ。 - 【請求項２】 ＧａＡｓ基板と、該ＧａＡｓ基板上に形
成されたアンドープＡｌＧａＡｓバッファ層と、該アン
ドープＡｌＧａＡｓバッファ層上に形成されたｎ型ドー
プ−ディスオーダＧａＩｎＰチャネル層と、該ｎ型ドー
プ−ディスオーダＧａＩｎＰチャネル層上に形成された
ｎ型ドープ−オーダＧａＩｎＰチャネル層とを備えたこ
とを特徴とする電界効果トランジスタ。 - 【請求項３】 ＧａＡｓ基板と、該ＧａＡｓ基板上に形
成されたアンドープＡｌＧａＡｓバッファ層と、該アン
ドープＡｌＧａＡｓバッファ層上に形成されたアンドー
プ−ディスオーダＧａＩｎＰバッファ層と、該アンドー
プ−ディスオーダＧａＩｎＰバッファ層上に形成された
ｎ型ドープオーダＧａＩｎＰチャネル層とを備えたこと
を特徴とする電界効果トランジスタ。 - 【請求項４】 上記ＧａＩｎＰ層中の III族原子の組成
比をＧａX Ｉｎ1-XＰとしたときに、上記ディスオーダ
ＧａＩｎＰのフォトルミネッセンスによる発光波長のエ
ネルギーが室温で数１式 【数１】 １．３３５＋０．６６８ｘ＋０．７５８ｘ2 （ｅＶ） で表される値（ｘ＝０．５１６のとき１．８８ｅＶ）以
上であり、かつ上記オーダＧａＩｎＰ層のフォトルミネ
ッセンスによる発光波長のエネルギーが室温で数１式で
表される値（ｘ＝０．５１６のとき１．８８ｅＶ）未満
である請求項１から３のいずれかに記載の電界効果トラ
ンジスタ。 - 【請求項５】 上記ｎ型ドープ層のキャリア濃度が１×
１０16〜１×１０18ｃｍ-3である請求項２または３に記
載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005926A JP3271619B2 (ja) | 2000-01-07 | 2000-01-07 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005926A JP3271619B2 (ja) | 2000-01-07 | 2000-01-07 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196388A JP2001196388A (ja) | 2001-07-19 |
| JP3271619B2 true JP3271619B2 (ja) | 2002-04-02 |
Family
ID=18534532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000005926A Expired - Fee Related JP3271619B2 (ja) | 2000-01-07 | 2000-01-07 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271619B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5301507B2 (ja) * | 2010-07-07 | 2013-09-25 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
-
2000
- 2000-01-07 JP JP2000005926A patent/JP3271619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196388A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428962B2 (ja) | ＧａＮ系高移動度トランジスタ | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP2539268B2 (ja) | 半導体装置 | |
| US5751028A (en) | Semiconductor device formed on a substrate having an off-angle surface | |
| WO2020009020A1 (ja) | トンネル電界効果トランジスタ | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US6506618B1 (en) | Method of forming a GaInNAs layer | |
| JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JP3180734B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| CN112366136B (zh) | 高电子迁移率晶体管的制备方法 | |
| JP2000349278A (ja) | Ｉｉｉ−ｖ族化合物半導体結晶 | |
| JPH11251334A (ja) | 電界効果トランジスタ | |
| JP3338911B2 (ja) | 半導体装置とその製造方法 | |
| JPH10284510A (ja) | 半導体基板 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 | |
| JP2006114659A (ja) | 電界効果トランジスタ | |
| JP2000260978A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR20230090573A (ko) | 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |