JP3547320B2 - GaN系化合物半導体装置 - Google Patents

GaN系化合物半導体装置 Download PDF

Info

Publication number
JP3547320B2
JP3547320B2 JP23454898A JP23454898A JP3547320B2 JP 3547320 B2 JP3547320 B2 JP 3547320B2 JP 23454898 A JP23454898 A JP 23454898A JP 23454898 A JP23454898 A JP 23454898A JP 3547320 B2 JP3547320 B2 JP 3547320B2
Authority
JP
Japan
Prior art keywords
layer
gan
semiconductor device
active layer
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23454898A
Other languages
English (en)
Other versions
JP2000068497A (ja
Inventor
清輝 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP23454898A priority Critical patent/JP3547320B2/ja
Publication of JP2000068497A publication Critical patent/JP2000068497A/ja
Application granted granted Critical
Publication of JP3547320B2 publication Critical patent/JP3547320B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はGaN系化合物半導体装置に関し、さらに詳しくは高電子移動度トランジスタ(HEMT)に使用できる半導体装置に関する。
【0002】
【従来の技術】
近年、Siに比べて電子移動度の大きいGaAsに着目して、半絶縁性の基板の表面に高純度のGaAs層(活性層)を形成し、さらにその上層にn型不純物を拡散したAlGaAs層(電子供給層)をヘテロ接合した素子構造を有する高電子移動度トランジスタ(以下、「HEMT」という)の開発が行われている。
【0003】
このようなHEMTにおいては、電子供給層中のドナーがイオン化して電子が発生し、この電子が電子親和力の大きなGaAsから成る活性層に移って、電子供給層と接する活性層の表層に、いわゆる2次元電子ガス層が形成される。
そして、上記2次元電子ガス層は高純度なGaAs層中に存在しているため、イオン化したドナーによって電子がクーロン散乱を受ける問題はなく、上記2次元電子ガス層が高移動度チャンネルとなってトランジスタを動作させることができる。従って、このような素子構造を有するHEMTは高出力マイクロ波素子として期待されている。
【0004】
さらに最近では、GaNを利用したHEMTの開発も行われている。GaNは結晶中の電子移動度はGaAsに比べて低いものの、ヘテロ接合させた場合に上記2次元電子ガス層に閉じ込められる電子密度がGaAsより約10倍大きく、極めて実現性の高いHEMTを製造することができる。このようなGaN系化合物を用いたHEMTの素子構造の一例を図4に示す。
【0005】
図4において、サファイアから成る半絶縁性基板16の表面に、AlNバッファ層14が形成され、さらにその上層に高純度GaN層(活性層)12と、n型のAlGaN層(電子供給層)10がこの順で形成されている。そして、電子供給層10の上層にはSiOから成る酸化膜22が形成され、その一部をエッチングしてAuGe/Niから成るソース電極20a、ドレイン電極20b、およびゲート電極20cが電子供給層10の上に形成されている。
【0006】
この素子では、電子供給層10の電子が活性層12に移り、電子供給層10と接する活性層12の表層にはこれらの電子から成る2次元電子ガス層eが形成されてチャンネルとなっている。この場合、2次元電子ガス層eにおいて電子を高速で移動させるためには、活性層12の結晶中に電子の移動を妨げる不純物や結晶欠陥がないことが必要である。
【0007】
【発明が解決しようとする課題】
しかしながら、上記したGaN結晶をエピタキシャル成長させる場合、GaN結晶中のN原子の蒸気圧がGa原子の蒸気圧に比べて高いためにN原子が選択的に蒸発してしまい、結晶中に空孔が発生するという問題が生じる。そして、上記空孔の発生に伴って結晶中に多量の格子欠陥が生起され、格子振動によって電子の散乱源となるので、結晶中の電子移動度が低下することになる。
【0008】
一般に、III−V族化合物のエピタキシャル成長においては、蒸気圧の高いV族元素が選択的に蒸発して結晶に格子欠陥が生じるのを防止するため、成長室の雰囲気中にV族元素の蒸気を導入してV族元素の蒸発を補償する、いわゆる蒸気圧制御法が用いられている。
しかしながら、この方法によってGaAsやGaPの完全結晶を得ることはできるものの、AsやPに比べてさらに蒸気圧が高いN原子から構成されるGaNの完全結晶を得るのは困難であり、GaN系化合物半導体の格子欠陥を低減させるには至っていない。
【0009】
本発明は、上記した問題を解決することができるGaN系化合物半導体装置の提供を目的とする。
【0010】
【課題を解決するための手段】
上記した目的を達成するために、請求項1記載の本発明においては、GaN系化合物半導体から成り2次元電子ガス層が形成される活性層と、前記活性層の上層にn型不純物を拡散したGaNまたはAlGaNにAsおよび/またはPが1×1018〜1×1020cm-3の濃度でドープされて成る電子供給層を有し、前記活性層にIn x Ga 1-x 1-y-z As y z (ただし、0≦x≦0 . 7,0≦y≦0 . 3,0≦z≦0 . 3、ただし、yとzが同時に0となることはない)で表される化合物半導体を用いることを特徴とするGaN系化合物半導体装置が提供される。
【0011】
また、請求項2記載の本発明においては、前記活性層と前記電子供給層の少なくとも一方には、さらにInがドープされていることを特徴とするGaN系化合物半導体装置が提供される
【0012】
【発明の実施の形態】
本発明は、GaN系化合物半導体をHEMT素子に用いる場合において、2次元電子ガス層が形成される活性層のみならず、その上層の電子供給層の格子欠陥をも低減させることによって、電子移動度を向上させることを特徴とする。さらに、活性層のバンドギャップを電子供給層に比べて低下させ、電子の2次元電子ガス層への閉じ込め効果を増大させることを特徴とする。本発明の半導体装置の構造を図1に示す。
【0013】
図1において、半絶縁性のSi基板8の表面に、GaNバッファ層6と高純度GaN層4がこの順で形成されている。
基板8は、半絶縁性の材料であればよく、Siの他に、例えばサファイア(Al)を用いることができる。
バッファ層6は、その上層に各種の膜をエピタキシャル形成させる際に、界面での結晶配列の不整合を防止するためのものであり、例えばGaNやAlNを用いることができる。
【0014】
また、高純度GaN層4は、その上層にエピタキシャル形成させる膜の結晶性を向上させるためのものである。
そして、GaN層4の上層には活性層2が形成されている。活性層2は、GaN系化合物半導体から成っていて、具体的にはGaNAs、GaNP、またはGaNAsPで表される化合物を用いることができる。
【0015】
ここで、上記化合物の組成をGaN1−x−yAsで表した場合に、0≦x≦0.5、0≦y≦0.3の関係式を満たしているのが好ましい(ただし、xとyが同時に0となることはない)。AsおよびPがこの関係式で規定される量より少ない場合には、結晶の格子欠陥が増加して電子移動度が低下するとともに、バンドギャップを低下させることができなくなる。一方、AsおよびPの量が多い場合には、結晶性が低下して結晶の相分離が起こり、均一な混晶が得られなくなるからである。
【0016】
さらに、活性層2の上層には電子供給層1が形成されている。電子供給層1は、n型不純物を拡散したGaNまたはAlGaNにAsおよび/またはPが1×1018〜1×1020cm−3の濃度でドープされている。ここで、n型不純物としては、例えばSi、Sn、Geを用いることができる。
AsおよびPのドーパント濃度が1×1018cm−3より低い場合には、GaN結晶中の格子欠陥を低減させることができず、電子移動度が低下する。一方、ドーパント濃度が1×1020cm−3を超える場合には、電子供給層1のバンドギャップ等の特性が変化してしまう。なお、AsおよびPを同時にドープする場合には、両者の濃度の合計が上記範囲となっていることが必要である。
【0017】
このように、電子供給層1と活性層2をヘテロ接合することによって、電子供給層1から活性層2へ電子が移り、活性層2の表層に2次元電子ガス層eが形成される。
さらに、電子供給層1に酸化膜を成膜し、その一部をエッチングして、図示しないソース電極、ドレイン電極、およびゲート電極を電子供給層1の表面に装荷することにより、HEMTを作成することができる.
本発明の半導体装置においては、少なくとも活性層2とその上層に電子供給層1を有していればよく、活性層2の下層には種々の皮膜が形成されていてもよい。
【0018】
例えば、活性層2の下層にn型不純物を拡散したGaN系化合物半導体膜等を形成させてもよい。n型不純物を拡散したGaN結晶は、後述するAsやPを添加した本発明のGaN系化合物半導体と同様に、N原子の蒸発に基づく格子欠陥が低減されているので、その上層の活性層2の電子移動度をさらに向上させることができる。
【0019】
次に、本発明において、活性層2および電子供給層1を構成するGaN結晶にAsおよびPを添加することによって、結晶中の格子欠陥が低減する理由について説明する。
上記したように、通常のGaN層においては、N原子の蒸発に伴って結晶に空孔が発生し、格子欠陥が形成されて電子を散乱してしまう。一方、GaN結晶にN原子より蒸気圧が低いAsおよびPを添加すると、N原子が蒸発した後の空孔にAsおよびPが侵入して空孔を埋めるため、結果的にGaN結晶中の格子欠陥が低減することになる。さらに、AsおよびPは、N原子と物理・化学的性質が近似しているV族元素であるので、GaN結晶の特性を劣化させることもない。
【0020】
この結果、2次元電子ガス層中の電子は結晶中の格子欠陥によって散乱されることがなく、高移動度チャンネルとなってHEMTを動作させることができるようになる。
さらに、本発明において、活性層2のバンドギャップを電子供給層1に比べて低下させて、2次元電子層eへの電子の閉じ込め効果を増大させる機構について説明する。
【0021】
活性層2を構成するGaN結晶にAsおよびPを添加すると、この半導体は直接遷移型半導体となって、そのバンドギャップはGaN結晶単体の値である3.4eVから、最低1.0eVまで低下する。図2は、本発明の半導体装置のエネルギーバンドを模式的に示している。
図2において、電子供給層1のバンドギャップをE、高純度GaN層4のバンドギャップをEとする。AsおよびPを添加した活性層2のバンドギャップはEとなっていて、電子供給層1との接合面で大きなバンドエネルギの不連続が生じている。従って、活性層2には、電子供給層1から供給された多数の電子9が閉じ込めれられ、2次元電子ガス層eが形成されることになる。
【0022】
一方、AsおよびPを添加しない場合、活性層2のバンドギャップEは図示仮想線で表されるようになり、電子供給層1とのバンドエネルギの不連続は小さくなって、閉じ込められる電子の数が少なくなる。
このように、GaN結晶にAsおよびPを添加したものを活性層2に用いることによって、2次元電子ガス層eに閉じ込められる電子密度を向上させることができる。
【0023】
さらに、本発明においては、活性層2と電子供給層1の少なくとも一方に、さらにInをドープしてもよい。InGaN結晶中では、電子移動度がGaN結晶単体の約3倍(3000cm/V・sec)に向上すると考えられるからである。
活性層2におけるInの添加量は、結晶の組成をInGa1−x1−y−zAsで表した場合に、0≦x≦0.7、0≦y≦0.5、0≦z≦0.3の関係式を満たすのが望ましい(ただし、yとzが同時に0となることはない)。Inの添加量がこの関係式で規定される量より少ない場合には上記効果が十分に得られず、添加量が多い場合には結晶の混晶が不均一となり結晶性が低下するからである。
【0024】
また、電子供給層1におけるInの添加量は、1×1018〜1×1021cm-3となっているのが好ましい。添加量がこの範囲より少ない場合には上記効果が十分に得られず、添加量が多い場合には大きなバンドギャップの差が得にくいからである
本発明の半導体装置は、有機金属による分子線エピタキシ法(MBE)によって形成すればよく、また、有機金属を用いた化学気相蒸着法(MOCVD)で形成することもできる。
【0025】
以下に、図1で示した半導体装置をMBEによって製造する場合の方法を説明する。
まず、所定のMBE装置に基板8を設置する。基板温度は850℃程度とするのがよい。
そして、Gaのソースとして例えば金属Gaもしくはトリメチルガリウムを、Nのソースとして例えばジメチルヒドラジンもしくはアンモニアを用い、基板8上にバッファ層6、およびGaN層4を成長させる。
【0026】
次に、Gaのソースとして例えば金属Gaもしくはトリメチルガリウムを、Nのソースとして例えばジメチルヒドラジンもしくはアンモニアを、Asのソースとして例えばアルシン(AsH)、金属Asもしくはトリメチルヒ素を、Pのソースとして例えばホスフィン(PH)、金属Pもしくはトリメチルリンを用い、GaN層4上に、GaNAsPから成る活性層2を成長させる。
【0027】
さらに、上記Ga、N、AsおよびPの分子ビームに加えて、Alソースとして例えば金属Alもしくはトリメチルアルミニウムを、Siソースとして例えば金属Siもしくはシラン(SiH)を用い、活性層2上に、n型AlGaN系化合物から成る電子供給層1を成長させる。
なお、活性層2および電子供給層1を成長させる際に、AsおよびPの供給圧力を変えてAsおよびPの添加量を調整することができる。またAsおよびPの噴出セルのシャッタを適宜閉じることによって、AsまたはPのみを添加した膜を成長させることもできる。さらに、電子供給層1を成長させる際にAlの噴出セルのシャッタを閉じることによって、n型GaN層を成膜させることもできる。
【0028】
活性層2および電子供給層1に、さらにInを添加した膜を成長させる場合には、上記各ソースに加えて、Inソースとして例えば金属Inもしくはトリメチルインジウムを用いればよい。
そして、上記半導体装置の表面に酸化膜を形成させる。酸化膜としては、例えばプラズマCVDによって成長させたSiO膜を用いることができる。さらに、酸化膜表面をマスクし、レジストによって所定のパターンを作成しエッチングを行う。
【0029】
さらに、SiO膜をエッチングして露出させた電子供給層1の表面に、例えばNi下地層の上にAuGe層を蒸着して電極(ソース電極、ドレイン電極、ゲート電極)を形成させて、本発明の半導体装置を用いたHEMTが製造される。
【0030】
【実施例】
比較例1
MBEによって、図3で示した半導体装置を製造した。
まず、所定のMBE装置内にSi基板8を設置した。
Gaのソースとして金属Ga(5×10-7Torr)、Nのソースとしてジメチルヒドラジン(5×10-5Torr)を用い、温度640℃で基板8上に厚さ50Åのバッファ層6を成膜した。
【0031】
次に、これらの供給を停止して温度を850℃に昇温してから、Gaのソースとして金属Ga(5×10−7Torr)、Nのソースとしてアンモニア(5×10−5Torr)を用い、バッファ層6上に厚さ1μmの高純度GaN層4を成膜した。
そして、金属Gaを上記圧力で供給し、アンモニアの供給圧力を2×10−5Torrに減圧しながら、さらにAsのソースとしてアルシン(3×10−7Torr)、Pのソースとしてホスフィン(4×10−8Torr)、n型不純物としてSi(4×10−9Torr)を用いて、高純度GaN層4上に厚さ2000Åのn型不純物拡散層3を成膜した。このn型不純物拡散層3の組成は、GaN0.88As0.10.02となっている。
【0032】
さらに、Siの供給を止め、他のソースは上記圧力のまま供給して、GaNAsP層3の上に厚さ100Åの活性層2を成膜した。この活性層2はn型不純物を含有せず、その組成は、GaN0.8As0.150.05となっている。
ここで、これらの供給を停止して温度を800℃に降温してから、Alのソースとして金属Al(1×10−7Torr)、Gaのソースとして金属Ga(5×10−7Torr)、Nのソースとしてアンモニア(5×10−5Torr)、Asのソースとしてアルシン(8×10−9Torr)、Pのソースとしてホスフィン(7×10−9Torr)を用い、さらにn型不純物としてSi(8×10−9Torr)を用いて、活性層2の上に厚さ500Åの電子供給層1を成膜した。
【0033】
以上のようにして、AlGaN/GaNAsP系の半導体装置を製造した。
この半導体装置の表面を光学顕微鏡で観察したところ、極めて平滑となっていた。
次に、この半導体装置の電子移動度をホール測定によって測定したところ、室温(300K)で600cm/V・sec、77Kで7800cm/V・secとなった。ホール測定は、試料を5mm角程度の大きさに切り出して四隅に電極を取り付け、3Kガウス程度の磁場中に設置して、磁場をかけたときとかけないときの各電極間の電位差を比較し、磁場によるホール起電力を求めることによって半導体の移動度およびキャリア濃度を求める方法である。
【0034】
さらに、この半導体の結晶性をフォトルミネッセンスにより評価した。室温で励起光にHe−Cdレーザを用い、350〜800nmの波長範囲で測定を行ったが、GaN結晶の格子欠陥に基づく深い準位の発光は測定されなかった。
【0035】
実施例
次に、図3で示したAlGaN/InGaNAsP系の半導体装置を製造した。
まず、MBEによって比較例1と同一条件で、Si基板8上に、GaNバッファ層6および高純度GaN層4を成膜した。
次に、温度850℃において、Gaのソースとして金属Ga(5×10-7Torr)、Nのソースとしてアンモニア(2×10-5Torr)、Asのソースとしてアルシン(2×10-8Torr)、Pのソースとしてホスフィン(2×10-8Torr)、Inのソースとして金属In(1×10-7Torr)を用い、さらにn型不純物としてSi(4×10-9Torr)を用いて、高純度GaN層4上に厚さ2000Åのn型不純物拡散層3を成膜した。このn型不純物拡散層3の組成は、In0.1Ga0.9N0.98As0.010.01となっている。
【0036】
さらに、Siの供給を止め、他のソースは上記圧力のまま供給して、n型不純物拡散層3の上に厚さ100Åの活性層2を成膜した。この活性層2はn型不純物を含有せず、その組成は、In0.1Ga0.90.98As0.010.01となっている。
次に、比較例1と同様の条件で、活性層2の上に電子供給層1を成膜した。
【0037】
この半導体装置の表面を光学顕微鏡で観察したところ、極めて平滑でとなっていた。
次に、この半導体装置の電子移動度を測定したところ、室温(300K)で580cm/V・sec、77Kで7000cm/V・secとなった。
さらに、この半導体の結晶性をフォトルミネッセンスにより評価したところ、GaN結晶の格子欠陥に基づく深い準位の発光は測定されなかった。
【0038】
比較例
実施例1の半導体装置において、活性層2を成膜する際に、AsおよびPの供給を停止し、GaN単体の結晶とした。
その結果、この半導体装置の電子移動度は、室温(300K)で200cm2/V・sec、77Kで800cm2/V・secとなり、本発明の半導体装置の値に比べて大幅に低下した。
【0039】
さらに、この半導体の結晶性をフォトルミネッセンスにより評価したところ、GaN結晶の格子欠陥に基づく深い準位の発光が測定された。
以上のことから、本発明の半導体装置においては、GaN結晶の格子欠陥が低減されているために電子の散乱源が減少し、電子移動度が向上したものと考えられる。
【0040】
なお、本発明においては、上記の皮膜の組み合わせに限らず、例えばGaN/GaNAsP系半導体装置や、InAlGaN/InGaNAs系半導体装置等を製造することもできる。
【0041】
【発明の効果】
以上の説明で明らかなように、本発明の半導体装置は、電子供給層および活性層を構成するGaN結晶中の格子欠陥を低減させた結果、電子移動度を大幅に向上させることができ、高電子移動度トランジスタ(HEMT)に好適に使用できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の一例を示す断面図である。
【図2】本発明の半導体装置のエネルギーバンドを模式的に示す図である。
【図3】本発明の半導体装置の別の例を示す断面図である。
【図4】従来の半導体装置を用いた高電子移動度トランジスタ(HEMT)の一例を示す断面図である。
【符号の説明】
1 電子供給層
2 活性層
3 n型不純物拡散層
4 高純度GaN層
6 GaNバッファ層
8 基板

Claims (3)

  1. GaN系化合物半導体から成り2次元電子ガス層が形成される活性層と、前記活性層の上層にn型不純物を拡散したGaNまたはAlGaNにAsおよび/またはPが1×1018〜1×1020cm-3の濃度でドープされて成る電子供給層を有し、前記活性層にIn x Ga 1-x 1-y-z As y z (ただし、0≦x≦0 . 7,0≦y≦0 . 3,0≦z≦0 . 3、ただし、yとzが同時に0となることはない)で表される化合物半導体を用いることを特徴とするGaN系化合物半導体装置。
  2. 前記活性層と前記電子供給層の少なくとも一方には、さらにInがドープされていることを特徴とする請求項1記載のGaN系化合物半導体装置。
  3. 前記GaN系化合物半導体装置が高電子移動度トランジスタである請求項1または2記載のGaN系化合物半導体装置。
JP23454898A 1998-08-20 1998-08-20 GaN系化合物半導体装置 Expired - Lifetime JP3547320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23454898A JP3547320B2 (ja) 1998-08-20 1998-08-20 GaN系化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23454898A JP3547320B2 (ja) 1998-08-20 1998-08-20 GaN系化合物半導体装置

Publications (2)

Publication Number Publication Date
JP2000068497A JP2000068497A (ja) 2000-03-03
JP3547320B2 true JP3547320B2 (ja) 2004-07-28

Family

ID=16972757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23454898A Expired - Lifetime JP3547320B2 (ja) 1998-08-20 1998-08-20 GaN系化合物半導体装置

Country Status (1)

Country Link
JP (1) JP3547320B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP4759923B2 (ja) * 2004-03-11 2011-08-31 住友電気工業株式会社 半導体装置
JP4889203B2 (ja) * 2004-04-21 2012-03-07 新日本無線株式会社 窒化物半導体装置及びその製造方法
JP2010123899A (ja) * 2008-11-21 2010-06-03 Panasonic Corp 電界効果トランジスタ
CN102576729A (zh) * 2009-12-16 2012-07-11 国家半导体公司 用于基于氮化镓或其它氮化物的功率装置的含有锗的低欧姆触点
JP5548905B2 (ja) * 2010-08-30 2014-07-16 古河電気工業株式会社 窒化物系化合物半導体素子およびその製造方法
KR101680767B1 (ko) 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법

Also Published As

Publication number Publication date
JP2000068497A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes
JP3428962B2 (ja) GaN系高移動度トランジスタ
US20120064653A1 (en) Nitride semiconductor device and method for growing nitride semiconductor crystal layer
JP3093904B2 (ja) 化合物半導体結晶の成長方法
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
US5945690A (en) Compound semiconductor device
JP3286920B2 (ja) 半導体装置の製造方法
US8872231B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and electronic device
KR20040104959A (ko) 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물
EP1122841A1 (en) Process for producing nitride semiconductor device
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP4719689B2 (ja) 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子
US5952672A (en) Semiconductor device and method for fabricating the same
JP3547320B2 (ja) GaN系化合物半導体装置
US6159834A (en) Method of forming a gate quality oxide-compound semiconductor structure
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR101069571B1 (ko) 고전자 이동도 에피택셜 기판
CN114551563A (zh) 成核层结构、半导体器件及成核层结构的制造方法
US5738722A (en) III-V system compound semiconductor device and method for manufacturing the semiconductor device
Ohori et al. Uniform and abrupt InGaP/GaAs selectively doped heterostructures grown by MOVPE for HEMT ICs
JPH05259077A (ja) 半導体装置及びその製造方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
Feng et al. In0. 49Ga0. 51P/GaAs heterostructures grown by low‐pressure metalorganic chemical vapor deposition
WO2011105066A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2001308315A (ja) Iii−v族化合物半導体エピタキシャルウェハ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040413

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

EXPY Cancellation because of completion of term