JP2000260978A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JP2000260978A JP2000260978A JP11057684A JP5768499A JP2000260978A JP 2000260978 A JP2000260978 A JP 2000260978A JP 11057684 A JP11057684 A JP 11057684A JP 5768499 A JP5768499 A JP 5768499A JP 2000260978 A JP2000260978 A JP 2000260978A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- layer
- sub
- electron supply
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 V族がAsであるチャネル層とV族がPであ
る電子供給層を有する2次元電子ガス電界効果トランジ
スタに関し、高性能を発揮でき、かつ、大量生産に適し
た積層構造及び製造方法を提供する。 【解決手段】 チャネル層112と電子供給層114と
の間に電子供給層114よりも大きい電子親和力を有
し、III族元素としてIn、V族元素としてAs、Pの
みをその構成要素とするIII―V族化合物半導体で構成
されるサブチャネル層113を挿入する。また、チャネ
ル層成膜工程と電子供給層との間にサブチャネル層成膜
工程を設ける。
る電子供給層を有する2次元電子ガス電界効果トランジ
スタに関し、高性能を発揮でき、かつ、大量生産に適し
た積層構造及び製造方法を提供する。 【解決手段】 チャネル層112と電子供給層114と
の間に電子供給層114よりも大きい電子親和力を有
し、III族元素としてIn、V族元素としてAs、Pの
みをその構成要素とするIII―V族化合物半導体で構成
されるサブチャネル層113を挿入する。また、チャネ
ル層成膜工程と電子供給層との間にサブチャネル層成膜
工程を設ける。
Description
【0001】
【発明の利用分野】本発明は、III―V族化合物ヘテロ
接合電界効果トランジスタ及びその製造方法に関し、特
にヘテロ界面での2次元電子ガスを利用した電界効果ト
ランジスタおよびその製造方法に関する。
接合電界効果トランジスタ及びその製造方法に関し、特
にヘテロ界面での2次元電子ガスを利用した電界効果ト
ランジスタおよびその製造方法に関する。
【0002】
【従来の技術】III―V族化合物半導体基板上にノンド
ープIII―V族化合物半導体層とn型III―V化合物半導
体層を形成したときにそのヘテロ接合界面に発生する高
い移動度の2次元電子ガス濃度をゲート電極により制御
する高電子移動度トランジスタ(HEMT)が知られて
いる。
ープIII―V族化合物半導体層とn型III―V化合物半導
体層を形成したときにそのヘテロ接合界面に発生する高
い移動度の2次元電子ガス濃度をゲート電極により制御
する高電子移動度トランジスタ(HEMT)が知られて
いる。
【0003】従来、ヘテロ界面での2次元電子ガスを利
用した電界効果トランジスタは、主としてGaAs基板
上にアンドープGaAsの電子走行層(チャネル層)を
エピタキシャル成長し、その上にn型AlGaAsの電
子供給層をエピタキシャル成長した構成を用いている。
電子供給層には、n型不純物として通常Siが高濃度に
ドープされ、電子走行層に電子をキャリアとして供給す
る。
用した電界効果トランジスタは、主としてGaAs基板
上にアンドープGaAsの電子走行層(チャネル層)を
エピタキシャル成長し、その上にn型AlGaAsの電
子供給層をエピタキシャル成長した構成を用いている。
電子供給層には、n型不純物として通常Siが高濃度に
ドープされ、電子走行層に電子をキャリアとして供給す
る。
【0004】SiドープのAlGaAsには、DXセン
タと呼ばれる深い準位が形成される。このDXセンタの
ため、AlGaAs/GaAsヘテロ界面の2次元電子
ガスを利用した電界効果トランジスタの素子特性は制限
される。特に、液体窒素温度等の低温動作をさせようと
すると、DXセンタが特性を著しく低下させてしまう。
タと呼ばれる深い準位が形成される。このDXセンタの
ため、AlGaAs/GaAsヘテロ界面の2次元電子
ガスを利用した電界効果トランジスタの素子特性は制限
される。特に、液体窒素温度等の低温動作をさせようと
すると、DXセンタが特性を著しく低下させてしまう。
【0005】このため、DXセンタを含まない電子供給
層を用いる構造が注目されるようになっている。DXセ
ンタを含まない電子供給層の材料としては、InGaP
系やInAlAs系等が注目されている。
層を用いる構造が注目されるようになっている。DXセ
ンタを含まない電子供給層の材料としては、InGaP
系やInAlAs系等が注目されている。
【0006】電子供給層にn型InGaPを利用した2
次元電子ガス電界効果トランジスタは、例えば特公平7
―32247号公報に記載されている。図12(A)に
その積層構造を示す。この電界効果トランジスタは、半
絶縁性GaAs基板1211、アンドープGaAsチャ
ネル層1212、n型InGaP電子供給層1213、
n型GaAsキャップ層1214、ソース電極121
5、ゲート電極1216、ドレイン電極1217により
構成される。この電界効果トランジスタでは、n型In
GaP電子供給層1213とアンドープGaAsチャネ
ル層1212とのヘテロ界面に蓄積される2次元電子ガ
スを利用している。
次元電子ガス電界効果トランジスタは、例えば特公平7
―32247号公報に記載されている。図12(A)に
その積層構造を示す。この電界効果トランジスタは、半
絶縁性GaAs基板1211、アンドープGaAsチャ
ネル層1212、n型InGaP電子供給層1213、
n型GaAsキャップ層1214、ソース電極121
5、ゲート電極1216、ドレイン電極1217により
構成される。この電界効果トランジスタでは、n型In
GaP電子供給層1213とアンドープGaAsチャネ
ル層1212とのヘテロ界面に蓄積される2次元電子ガ
スを利用している。
【0007】2次元電子ガスが高い移動度を示しその性
能を十分に発揮するためには、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成する必要がある。図12
(B)は、このような理想的なヘテロ接合が形成された
ときの伝導帯のポテンシャル分布である。n型InGa
P電子供給層1213からアンドープGaAsチャネル
層1212にかけて、極めて急峻なポテンシャル変化を
示している。このような急峻なポテンシャル変化は高い
閉じこめ効果を示すために、このヘテロ界面に蓄積され
た2次元電子ガスは高い移動度を示す。
能を十分に発揮するためには、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成する必要がある。図12
(B)は、このような理想的なヘテロ接合が形成された
ときの伝導帯のポテンシャル分布である。n型InGa
P電子供給層1213からアンドープGaAsチャネル
層1212にかけて、極めて急峻なポテンシャル変化を
示している。このような急峻なポテンシャル変化は高い
閉じこめ効果を示すために、このヘテロ界面に蓄積され
た2次元電子ガスは高い移動度を示す。
【0008】ところが、実際にV族がAsであるIII―
V族化合物半導体とV族がPであるIII―V族化合物半
導体との間で、原子層オーダーで平坦かつ急峻なヘテロ
接合を形成するのは困難であるとされている。その理由
を以下に説明する。
V族化合物半導体とV族がPであるIII―V族化合物半
導体との間で、原子層オーダーで平坦かつ急峻なヘテロ
接合を形成するのは困難であるとされている。その理由
を以下に説明する。
【0009】V族がPであるIII―V族化合物半導体を
含む半導体装置の大量生産を考えると、蒸気圧が高く可
燃性のPを取り扱える有機金属気相成長(MOVPE)
法が適しており、また大面積における高い均一性を保持
するためには、減圧成長室内でエピタキシャル成長を行
う減圧MOVPE法が望ましいと考えられる。
含む半導体装置の大量生産を考えると、蒸気圧が高く可
燃性のPを取り扱える有機金属気相成長(MOVPE)
法が適しており、また大面積における高い均一性を保持
するためには、減圧成長室内でエピタキシャル成長を行
う減圧MOVPE法が望ましいと考えられる。
【0010】このような成長方法を用いてヘテロ接合を
形成する場合、下の層を成長後、気相中に残留したIII
族成分が上の層へ取り込まれるのを防ぐため、成長中断
が設けられる。すなわち、III族原料とV族原料の両方
を成長室内に供給して所望の厚さの下の層を成長した
後、III族原料の供給を停止し、V族原料のみを成長室
内に供給して成長中断を行う。このとき、V族原料の供
給も停止することはできない。その理由は、蒸気圧の高
いV族は成長表面から脱離しやすく、V族原料の供給を
停止すると、成長した下の層の成分が再蒸発して成長表
面の平坦性が損なわれるためである。
形成する場合、下の層を成長後、気相中に残留したIII
族成分が上の層へ取り込まれるのを防ぐため、成長中断
が設けられる。すなわち、III族原料とV族原料の両方
を成長室内に供給して所望の厚さの下の層を成長した
後、III族原料の供給を停止し、V族原料のみを成長室
内に供給して成長中断を行う。このとき、V族原料の供
給も停止することはできない。その理由は、蒸気圧の高
いV族は成長表面から脱離しやすく、V族原料の供給を
停止すると、成長した下の層の成分が再蒸発して成長表
面の平坦性が損なわれるためである。
【0011】このように、成長中断中にV族原料の供給
を停止できず、また、成長室雰囲気中に存在する下の層
のV族成分を瞬時に上の層のV族成分に置換することが
極めて困難であるために、上の層の成長開始直後には、
下の層のV族成分が成長室雰囲気中に残留しており、こ
れが上の層に取り込まれる。例えば、上述の図12
(A)のように、アンドープGaAsチャネル層121
2上にn型InGaP電子供給層1213を成長する場
合には、下のチャネル層1212のV族成分であるAs
が上の電子供給層1213中に取り込まれ、界面近傍に
In―Ga―As―P層が形成される。以上が、V族が
AsであるIII―V族化合物半導体とV族がPであるIII
―V族化合物半導体との間で、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成するのが困難な理由である。
を停止できず、また、成長室雰囲気中に存在する下の層
のV族成分を瞬時に上の層のV族成分に置換することが
極めて困難であるために、上の層の成長開始直後には、
下の層のV族成分が成長室雰囲気中に残留しており、こ
れが上の層に取り込まれる。例えば、上述の図12
(A)のように、アンドープGaAsチャネル層121
2上にn型InGaP電子供給層1213を成長する場
合には、下のチャネル層1212のV族成分であるAs
が上の電子供給層1213中に取り込まれ、界面近傍に
In―Ga―As―P層が形成される。以上が、V族が
AsであるIII―V族化合物半導体とV族がPであるIII
―V族化合物半導体との間で、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成するのが困難な理由である。
【0012】図12(C)には、このようなIn―Ga
―As―P界面領域が存在する場合の伝導帯のポテンシ
ャル分布を示す。In―Ga―As―P界面領域121
8では、n型InGaP層1213側ではPの組成が高
く、アンドープGaAs層1212側ではAsの組成が
高い緩やかな組成変化をしていると考えられ、そのた
め、伝導帯のポテンシャルはn型InGaP層1213
側からアンドープGaAs層1212側にかけて緩やか
に変化すると考えられる。このようにヘテロ界面での組
成およびポテンシャル変化が緩やかになると閉じこめ効
果は低減し、2次元電子ガスの電子供給層1213への
滲み出しが増大するために、この2次元電子ガスの移動
度は大幅に低減してしまう。
―As―P界面領域が存在する場合の伝導帯のポテンシ
ャル分布を示す。In―Ga―As―P界面領域121
8では、n型InGaP層1213側ではPの組成が高
く、アンドープGaAs層1212側ではAsの組成が
高い緩やかな組成変化をしていると考えられ、そのた
め、伝導帯のポテンシャルはn型InGaP層1213
側からアンドープGaAs層1212側にかけて緩やか
に変化すると考えられる。このようにヘテロ界面での組
成およびポテンシャル変化が緩やかになると閉じこめ効
果は低減し、2次元電子ガスの電子供給層1213への
滲み出しが増大するために、この2次元電子ガスの移動
度は大幅に低減してしまう。
【0013】このように、V族がAsであるIII―V族
化合物半導体とV族がPであるIII―V族化合物半導体
との間のヘテロ接合に蓄積される2次元電子ガスを利用
した電界効果トランジスタの作製においては、前記ヘテ
ロ界面を原子層オーダーで平坦かつ急峻に形成すること
が困難であり、前記2次元電子ガスが期待したような高
い移動度を示さないという問題がある。
化合物半導体とV族がPであるIII―V族化合物半導体
との間のヘテロ接合に蓄積される2次元電子ガスを利用
した電界効果トランジスタの作製においては、前記ヘテ
ロ界面を原子層オーダーで平坦かつ急峻に形成すること
が困難であり、前記2次元電子ガスが期待したような高
い移動度を示さないという問題がある。
【0014】上述のようなIn―Ga―As―P界面領
域の形成を抑制する成長中断の方法として、下の層のV
族原料の供給を停止すると同時に上の層のV族原料のみ
を成長室内に導入して成長中断を行うという方法が用い
られる。これについては、例えば大堀ら(T.Ohor
i et al.)がジャーナル・オブ・クリスタル・
グロウス、1988年、第93巻、905頁(Joun
al of Cristal Growth,VOL.
93,P.905)に報告している。
域の形成を抑制する成長中断の方法として、下の層のV
族原料の供給を停止すると同時に上の層のV族原料のみ
を成長室内に導入して成長中断を行うという方法が用い
られる。これについては、例えば大堀ら(T.Ohor
i et al.)がジャーナル・オブ・クリスタル・
グロウス、1988年、第93巻、905頁(Joun
al of Cristal Growth,VOL.
93,P.905)に報告している。
【0015】この報告では、GaAsチャネル層上にn
型InGaP電子供給層をMOVPE成長させる場合の
各原料ガスの成長室内への導入手順を次のようにしてい
る。
型InGaP電子供給層をMOVPE成長させる場合の
各原料ガスの成長室内への導入手順を次のようにしてい
る。
【0016】まず、所望の厚さのGaAs層を成長した
後、III族原料であるトリメチルガリウム(TMG)と
V族原料であるアルシン(AsH3)の供給を停止し、
同時に次のInGaP層のV族原料であるホスフィン
(PH3)のみを成長室内に導入してT1秒間の成長中断
を行い、その後、InGaP層のIII族原料であるトリ
メチルインジウム(TMI)とTMGを成長室内に導入
して、InGaP層の成長を開始するというものであ
る。この報告では、成長中断時間T1を最適化すること
により、InGaP/GaAsヘテロ接合で、高い移動
度を示す2次元電子ガスが得られたとしている。
後、III族原料であるトリメチルガリウム(TMG)と
V族原料であるアルシン(AsH3)の供給を停止し、
同時に次のInGaP層のV族原料であるホスフィン
(PH3)のみを成長室内に導入してT1秒間の成長中断
を行い、その後、InGaP層のIII族原料であるトリ
メチルインジウム(TMI)とTMGを成長室内に導入
して、InGaP層の成長を開始するというものであ
る。この報告では、成長中断時間T1を最適化すること
により、InGaP/GaAsヘテロ接合で、高い移動
度を示す2次元電子ガスが得られたとしている。
【0017】また、特開平6―168960号公報に
は、In―Ga―As―P界面領域の形成を防止できる
結晶構造を有する2次元電子ガス電界効果トランジスタ
が記載されている。図13はその主たる積層構造を示す
図である。この電界効果トランジスタは、半絶縁性Ga
As基板1311、アンドープGaAs電子走行層13
12、アンドープInxGa1-xP(x≦0.48)歪ス
ペーサ層1313、n型In0.49Ga0.51P電子供給層
1314、n型GaAsキャップ層1315、ソース電
極1316、ゲート電極1317、ドレイン電極131
8により構成される。
は、In―Ga―As―P界面領域の形成を防止できる
結晶構造を有する2次元電子ガス電界効果トランジスタ
が記載されている。図13はその主たる積層構造を示す
図である。この電界効果トランジスタは、半絶縁性Ga
As基板1311、アンドープGaAs電子走行層13
12、アンドープInxGa1-xP(x≦0.48)歪ス
ペーサ層1313、n型In0.49Ga0.51P電子供給層
1314、n型GaAsキャップ層1315、ソース電
極1316、ゲート電極1317、ドレイン電極131
8により構成される。
【0018】歪スペーサ層1313は、電子供給層13
14と格子整合する組成x=0.49よりもxの値が小
さいため、格子定数が小さくなって、基板1311およ
び電子供給層1314と格子不整を生じている。このた
め、スペーサ層1313には歪が発生する。
14と格子整合する組成x=0.49よりもxの値が小
さいため、格子定数が小さくなって、基板1311およ
び電子供給層1314と格子不整を生じている。このた
め、スペーサ層1313には歪が発生する。
【0019】この歪みにより、電子供給層1314から
のn型不純物の固相拡散が抑制され、その結果、ヘテロ
接合近傍での各層の成分の固相拡散も抑制できると記載
されている。すなわち、ヘテロ接合近傍でのIn―Ga
―As―P界面領域の形成を抑制でき、高い移動度を示
す2次元電子ガスが得られるとしている。
のn型不純物の固相拡散が抑制され、その結果、ヘテロ
接合近傍での各層の成分の固相拡散も抑制できると記載
されている。すなわち、ヘテロ接合近傍でのIn―Ga
―As―P界面領域の形成を抑制でき、高い移動度を示
す2次元電子ガスが得られるとしている。
【0020】
【発明が解決しようとする課題】しかしながら、上の層
のV族原料のみを成長室内に導入して成長中断を行う方
法における問題点は、成長中断の最適条件が狭い範囲に
限定されてしまうため大量生産に適さない、ということ
である。その理由を上述の大堀らの報告を例に説明す
る。
のV族原料のみを成長室内に導入して成長中断を行う方
法における問題点は、成長中断の最適条件が狭い範囲に
限定されてしまうため大量生産に適さない、ということ
である。その理由を上述の大堀らの報告を例に説明す
る。
【0021】上の層のV族原料であるPH3のみを成長
室内に導入して行う成長中断の時間T1が短いと、下の
層のV族成分であるAsが成長室内に残留しているのを
完全に除去できず、次に成長するn型InGaP電子供
給層にAs原子が取り込まれてIn―Ga―As―P界
面領域が形成されるため、2次元電子ガスの移動度は低
下する。一方、T1が長いと、PがGaAsチャネル層
表面近傍のAsと置換して移動度の低いGaP界面層を
形成してしまうために、この界面近傍に形成される2次
元電子ガスの移動度が低下する。
室内に導入して行う成長中断の時間T1が短いと、下の
層のV族成分であるAsが成長室内に残留しているのを
完全に除去できず、次に成長するn型InGaP電子供
給層にAs原子が取り込まれてIn―Ga―As―P界
面領域が形成されるため、2次元電子ガスの移動度は低
下する。一方、T1が長いと、PがGaAsチャネル層
表面近傍のAsと置換して移動度の低いGaP界面層を
形成してしまうために、この界面近傍に形成される2次
元電子ガスの移動度が低下する。
【0022】従って、この方法においては上の層のV族
原料のみを成長室内に導入して行われる成長中断の時間
T1に対してある最適値が存在し、高移動度を示す2次
元電子ガスを得るための条件として、T1が狭い範囲に
限定されてしまう。
原料のみを成長室内に導入して行われる成長中断の時間
T1に対してある最適値が存在し、高移動度を示す2次
元電子ガスを得るための条件として、T1が狭い範囲に
限定されてしまう。
【0023】ところが、大量生産に適した多数枚同時成
長を行える装置では成長室が大型であり、狭い範囲の適
切な成長中断条件を成長室内全体で実現することが極め
て困難となるために、このような方法は、大量生産には
適さないと考えられる。
長を行える装置では成長室が大型であり、狭い範囲の適
切な成長中断条件を成長室内全体で実現することが極め
て困難となるために、このような方法は、大量生産には
適さないと考えられる。
【0024】次に、特開平6―168960号公報で提
案された歪スペーサ層を有する構造における問題点は、
ソース電極やドレイン電極と2次元電子ガスとの間の抵
抗が高くなり、トランジスタの低雑音、高出力等の特性
が劣化する、ということである。
案された歪スペーサ層を有する構造における問題点は、
ソース電極やドレイン電極と2次元電子ガスとの間の抵
抗が高くなり、トランジスタの低雑音、高出力等の特性
が劣化する、ということである。
【0025】その理由は、歪スペーサ層1313を形成
するInxGa1-xPの組成xは0.48以下であり、そ
の電子親和力は電子供給層1314を構成するIn0.49
Ga0.51Pよりも小さい、すなわち、歪スペーサ層13
13は、2次元電子ガスと電子供給層1314の間で電
子の流れを妨げるポテンシャル障壁となり、ソース抵抗
やドレイン抵抗を増大させるためである。
するInxGa1-xPの組成xは0.48以下であり、そ
の電子親和力は電子供給層1314を構成するIn0.49
Ga0.51Pよりも小さい、すなわち、歪スペーサ層13
13は、2次元電子ガスと電子供給層1314の間で電
子の流れを妨げるポテンシャル障壁となり、ソース抵抗
やドレイン抵抗を増大させるためである。
【0026】本発明は、上記事情にかんがみてなされた
もので、III―V族化合物半導体におけるヘテロ接合界
面に発生する高い移動度の2次元電子ガス濃度をゲート
電極により制御する高電子移動度トランジスタ(HEM
T)において、大量生産に適し、かつソース抵抗・ドレ
イン抵抗の増大を伴わずに高い移動度を示す2次元電子
ガスが形成できる電界効果トランジスタの提供を目的と
する。
もので、III―V族化合物半導体におけるヘテロ接合界
面に発生する高い移動度の2次元電子ガス濃度をゲート
電極により制御する高電子移動度トランジスタ(HEM
T)において、大量生産に適し、かつソース抵抗・ドレ
イン抵抗の増大を伴わずに高い移動度を示す2次元電子
ガスが形成できる電界効果トランジスタの提供を目的と
する。
【0027】また、本発明は、III―V族化合物半導体
におけるヘテロ接合界面に発生する高い移動度の2次元
電子ガス濃度をゲート電極により制御する高電子移動度
トランジスタ(HEMT)において、大量生産に適し、
かつソース抵抗・ドレイン抵抗の増大を伴わずに高い移
動度を示す2次元電子ガスが形成できる電界効果トラン
ジスタの製造方法の提供を目的とする。
におけるヘテロ接合界面に発生する高い移動度の2次元
電子ガス濃度をゲート電極により制御する高電子移動度
トランジスタ(HEMT)において、大量生産に適し、
かつソース抵抗・ドレイン抵抗の増大を伴わずに高い移
動度を示す2次元電子ガスが形成できる電界効果トラン
ジスタの製造方法の提供を目的とする。
【0028】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の電界効果トランジスタは、III−V
族半導体基板と、チャネル層と、電子供給層と、ゲート
電極とを備え、前記電子供給層と前記チャネル層とのヘ
テロ界面に生じる二次元電子ガスを前記ゲート電極によ
り制御する電界効果トランジスタにおいて、前記チャネ
ル層が、V族がAsであり、かつIII族として少なくと
もGaを含むIII―V族化合物半導体で構成され、
め、請求項1記載の電界効果トランジスタは、III−V
族半導体基板と、チャネル層と、電子供給層と、ゲート
電極とを備え、前記電子供給層と前記チャネル層とのヘ
テロ界面に生じる二次元電子ガスを前記ゲート電極によ
り制御する電界効果トランジスタにおいて、前記チャネ
ル層が、V族がAsであり、かつIII族として少なくと
もGaを含むIII―V族化合物半導体で構成され、
【0029】前記電子供給層が、前記チャネル層よりも
電子親和力が小さく、V族がPであるIII―V族化合物
半導体で構成され、前記チャネル層と前記電子供給層と
の間に介在するサブチャネル層を備え、前記サブチャネ
ル層が、前記電子供給層よりも大きい電子親和力を有
し、III族元素としてIn、V族元素としてAs、Pの
みをその構成要素とするIII―V族化合物半導体で構成
される構成としてある。
電子親和力が小さく、V族がPであるIII―V族化合物
半導体で構成され、前記チャネル層と前記電子供給層と
の間に介在するサブチャネル層を備え、前記サブチャネ
ル層が、前記電子供給層よりも大きい電子親和力を有
し、III族元素としてIn、V族元素としてAs、Pの
みをその構成要素とするIII―V族化合物半導体で構成
される構成としてある。
【0030】このような構成の発明によれば、チャネル
層と電子供給層との間に介在するサブチャネル層が、M
OVPEにおけるこれらのチャネル層と電子供給層のV
族元素の原料ガス切り替えゾーンとして機能する。例え
ば、いずれかの層を形成した後、成長室内のV族元素原
料ガスを使い切るようにサブチャネル層を形成する。ま
た、いずれかの層を形成した後、同じV族元素の原料ガ
スを用いてサブチャネル層を形成し、その後、V族原料
ガスを他の層のV族原料ガスに切り替えることにより、
切り替えたV族元素の原料ガスでサブチャネル層のV族
原料ガスが置換されても、依然として移動度が高いサブ
チャネル層になるだけであるので、電子供給層側に組成
変化の緩やかな界面層が形成されるのを防ぐことがで
き、サブチャネル層と電子供給層との間のヘテロ界面で
極めて急峻なポテンシャル変化を示すと共に、チャネル
層側に移動度の低いGaP界面層が形成されない。その
ため、ヘテロ界面に閉じこめられた2次元電子ガスは高
い移動度を示す。また、成長中断時間を長くしても、性
能に影響がないので、高い生産性を有する。
層と電子供給層との間に介在するサブチャネル層が、M
OVPEにおけるこれらのチャネル層と電子供給層のV
族元素の原料ガス切り替えゾーンとして機能する。例え
ば、いずれかの層を形成した後、成長室内のV族元素原
料ガスを使い切るようにサブチャネル層を形成する。ま
た、いずれかの層を形成した後、同じV族元素の原料ガ
スを用いてサブチャネル層を形成し、その後、V族原料
ガスを他の層のV族原料ガスに切り替えることにより、
切り替えたV族元素の原料ガスでサブチャネル層のV族
原料ガスが置換されても、依然として移動度が高いサブ
チャネル層になるだけであるので、電子供給層側に組成
変化の緩やかな界面層が形成されるのを防ぐことがで
き、サブチャネル層と電子供給層との間のヘテロ界面で
極めて急峻なポテンシャル変化を示すと共に、チャネル
層側に移動度の低いGaP界面層が形成されない。その
ため、ヘテロ界面に閉じこめられた2次元電子ガスは高
い移動度を示す。また、成長中断時間を長くしても、性
能に影響がないので、高い生産性を有する。
【0031】さらに、このサブチャネル層は、電子供給
層よりも大きい電子親和力を有しているため、2次元電
子ガスとオーミック電極の間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。
層よりも大きい電子親和力を有しているため、2次元電
子ガスとオーミック電極の間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。
【0032】請求項2記載の電界効果トランジスタは、
請求項1記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記チャネル層、前記サブチャネル
層、及び前記電子供給層の順に積層されている構造を有
する構成としてある。
請求項1記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記チャネル層、前記サブチャネル
層、及び前記電子供給層の順に積層されている構造を有
する構成としてある。
【0033】このような構成の発明によれば、チャネル
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いGaP界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、2次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いGaP界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、2次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
【0034】請求項3記載の電界効果トランジスタは、
請求項1記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、及び前記チャネル層の順に積層されている構造を有
する構成としてある。
請求項1記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、及び前記チャネル層の順に積層されている構造を有
する構成としてある。
【0035】このような構成の発明によれば、チャネル
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いGaP界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、2次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いGaP界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、2次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
【0036】請求項4記載の電界効果トランジスタは、
請求項1記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、前記チャネル層、前記サブチャネル層、及び前記電
子供給層の順に積層されている構造を有する構成として
ある。
請求項1記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、前記チャネル層、前記サブチャネル層、及び前記電
子供給層の順に積層されている構造を有する構成として
ある。
【0037】このような構成の発明によれば、チャネル
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いGaP界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、2次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。また、
単一の電子供給層を有する構造に対して2倍のキャリア
濃度を有する。
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いGaP界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、2次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。また、
単一の電子供給層を有する構造に対して2倍のキャリア
濃度を有する。
【0038】請求項5記載の電界効果トランジスタは、
請求項1〜4のいずれかに記載の電界効果トランジスタ
において、前記III―V族半導体基板が、GaAs又は
InP基板であり、前記チャネル層がGaAs、InG
aAs、又はInAlGaAsであり、前記電子供給層
がInGaP、AlInGaP、AlInP、InP、
GaP、AlP、AlGaP、InGaAsP、又はA
lGaInAsPである構成としてある。このような構
成の発明によれば、かかる化合物半導体を用いることに
より、上記目的を達成することができる。
請求項1〜4のいずれかに記載の電界効果トランジスタ
において、前記III―V族半導体基板が、GaAs又は
InP基板であり、前記チャネル層がGaAs、InG
aAs、又はInAlGaAsであり、前記電子供給層
がInGaP、AlInGaP、AlInP、InP、
GaP、AlP、AlGaP、InGaAsP、又はA
lGaInAsPである構成としてある。このような構
成の発明によれば、かかる化合物半導体を用いることに
より、上記目的を達成することができる。
【0039】請求項6記載の電界効果トランジスタは、
請求項1〜5のいずれかに記載の電界効果トランジスタ
において、前記III―V族半導体基板がGaAs基板で
あり、前記チャネル層がGaAs又はInGaAsであ
り、前記電子供給層がInGaP又はAlInGaPで
ある構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
請求項1〜5のいずれかに記載の電界効果トランジスタ
において、前記III―V族半導体基板がGaAs基板で
あり、前記チャネル層がGaAs又はInGaAsであ
り、前記電子供給層がInGaP又はAlInGaPで
ある構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
【0040】請求項7記載の電界効果トランジスタは、
請求項1〜5のいずれかに記載の電界効果トランジスタ
において、前記III―V族半導体基板がInP基板であ
り、前記チャネル層がInGaAsであり、前記電子供
給層がInPである構成としてある。このような構成の
発明によれば、かかる化合物半導体を用いることによ
り、上記目的を達成することができる。かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
請求項1〜5のいずれかに記載の電界効果トランジスタ
において、前記III―V族半導体基板がInP基板であ
り、前記チャネル層がInGaAsであり、前記電子供
給層がInPである構成としてある。このような構成の
発明によれば、かかる化合物半導体を用いることによ
り、上記目的を達成することができる。かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
【0041】請求項8記載の電界効果トランジスタは、
請求項1〜7のいずれかに記載の電界効果トランジスタ
において、前記サブチャネル層が、InAsP、In
P、InAsのいずれかよりなる層を少なくとも一層以
上含む構成としてある。このような構成の発明によれ
ば、かかる化合物半導体を用いることにより、上記目的
を達成することができる。
請求項1〜7のいずれかに記載の電界効果トランジスタ
において、前記サブチャネル層が、InAsP、In
P、InAsのいずれかよりなる層を少なくとも一層以
上含む構成としてある。このような構成の発明によれ
ば、かかる化合物半導体を用いることにより、上記目的
を達成することができる。
【0042】請求項9記載の電界効果トランジスタは、
請求項8記載の電界効果トランジスタにおいて、前記サ
ブチャネル層が、InP、InAsPの二層で構成さ
れ、InAsPが前記チャネル層側に存在する構成とし
てある。このような構成の発明によれば、かかる化合物
半導体を用いることにより、上記目的を達成することが
できる。
請求項8記載の電界効果トランジスタにおいて、前記サ
ブチャネル層が、InP、InAsPの二層で構成さ
れ、InAsPが前記チャネル層側に存在する構成とし
てある。このような構成の発明によれば、かかる化合物
半導体を用いることにより、上記目的を達成することが
できる。
【0043】請求項10記載の電界効果トランジスタ
は、請求項8記載の電界効果トランジスタにおいて、前
記サブチャネル層が、InAsP、InAsの二層で構
成され、InAsがチャネル層側に存在する構成として
ある。このような構成の発明によれば、かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
は、請求項8記載の電界効果トランジスタにおいて、前
記サブチャネル層が、InAsP、InAsの二層で構
成され、InAsがチャネル層側に存在する構成として
ある。このような構成の発明によれば、かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
【0044】請求項11記載の電界効果トランジスタ
は、請求項8の記載の電界効果トランジスタにおいて、
前記サブチャネル層がInP、InAsの二層で構成さ
れ、InAsがチャネル層側に存在する構成としてあ
る。このような構成の発明によれば、かかる化合物半導
体を用いることにより、上記目的を達成することができ
る。
は、請求項8の記載の電界効果トランジスタにおいて、
前記サブチャネル層がInP、InAsの二層で構成さ
れ、InAsがチャネル層側に存在する構成としてあ
る。このような構成の発明によれば、かかる化合物半導
体を用いることにより、上記目的を達成することができ
る。
【0045】請求項12記載の電界効果トランジスタ
は、請求項8記載の電界効果トランジスタにおいて、前
記サブチャネル層がInP、InAsP、InAsの三
層で構成され、前記チャネル層側から前記電子供給層側
に向かってInAs、InAsP、InPの順に並んで
いる構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
は、請求項8記載の電界効果トランジスタにおいて、前
記サブチャネル層がInP、InAsP、InAsの三
層で構成され、前記チャネル層側から前記電子供給層側
に向かってInAs、InAsP、InPの順に並んで
いる構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
【0046】請求項13記載の電界効果トランジスタ
は、請求項8、9、10及び12のいずれかに記載の電
界効果トランジスタにおいて、前記サブチャネル層中の
InAsPのP組成が前記チャネル層側から前記電子供
給層側に近づくに従って高くなる構成としてある。
は、請求項8、9、10及び12のいずれかに記載の電
界効果トランジスタにおいて、前記サブチャネル層中の
InAsPのP組成が前記チャネル層側から前記電子供
給層側に近づくに従って高くなる構成としてある。
【0047】このような構成の発明によれば、成長室内
のV族原料ガスを使い切るようにサブチャネル層を形成
するか、サブチャネル層を形成した後、他のV族原料ガ
スに切り替えることにより、このような構造になる。
のV族原料ガスを使い切るようにサブチャネル層を形成
するか、サブチャネル層を形成した後、他のV族原料ガ
スに切り替えることにより、このような構造になる。
【0048】請求項14記載の電界効果トランジスタの
製造方法は、III−V族半導体基板上に、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたAs原料ガスが雰囲気中に残って
いる状態でIn原料ガス及びP原料ガスを導入して、雰
囲気中のAsを使い切ってInAsPからなる第1サブ
チャネル層を有機金属気相成長法により成膜する工程
と、InPからなる第2サブチャネル層を有機金属気相
成長法により成膜する工程と、前記チャネル層及び前記
サブチャネル層よりも電子親和力が小さく、V族がPで
あるIII―V族化合物半導体で構成される電子供給層を
有機金属気相成長法により成膜する電子供給層成膜工程
とを有する。
製造方法は、III−V族半導体基板上に、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたAs原料ガスが雰囲気中に残って
いる状態でIn原料ガス及びP原料ガスを導入して、雰
囲気中のAsを使い切ってInAsPからなる第1サブ
チャネル層を有機金属気相成長法により成膜する工程
と、InPからなる第2サブチャネル層を有機金属気相
成長法により成膜する工程と、前記チャネル層及び前記
サブチャネル層よりも電子親和力が小さく、V族がPで
あるIII―V族化合物半導体で構成される電子供給層を
有機金属気相成長法により成膜する電子供給層成膜工程
とを有する。
【0049】このような発明によれば、サブチャネル層
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【0050】請求項15記載の電界効果トランジスタの
製造方法は、III−V族半導体基板上に、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたAs原料ガスを雰囲気中に流しな
がらIn原料ガス及びP原料ガスを導入してInAsP
からなる第1サブチャネル層を有機金属気相成長法によ
り成膜する工程と、P原料ガスを導入して雰囲気を前記
P原料ガスで置換する成長中断工程と、前記チャネル層
及び前記サブチャネル層よりも電子親和力が小さく、V
族がPであるIII―V族化合物半導体で構成される電子
供給層を有機金属気相成長法により成膜する電子供給層
成膜工程とを有する。
製造方法は、III−V族半導体基板上に、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたAs原料ガスを雰囲気中に流しな
がらIn原料ガス及びP原料ガスを導入してInAsP
からなる第1サブチャネル層を有機金属気相成長法によ
り成膜する工程と、P原料ガスを導入して雰囲気を前記
P原料ガスで置換する成長中断工程と、前記チャネル層
及び前記サブチャネル層よりも電子親和力が小さく、V
族がPであるIII―V族化合物半導体で構成される電子
供給層を有機金属気相成長法により成膜する電子供給層
成膜工程とを有する。
【0051】このような発明によれば、サブチャネル層
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【0052】請求項16記載の電界効果トランジスタの
製造方法は、III−V族半導体基板上に、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、In原料ガ
ス及びAs原料ガスを導入してInAsで構成される第
1サブチャネル層を有機金属気相成長法により成膜する
サブチャネル層成膜工程と、P原料ガスを導入して雰囲
気を前記P原料ガスで置換してInAsPで構成される
第2サブチャネル層を形成する成長中断工程と、前記チ
ャネル層及び前記サブチャネル層よりも電子親和力が小
さく、V族がPであるIII―V族化合物半導体で構成さ
れる電子供給層を有機金属気相成長法により成膜する電
子供給層成膜工程とを有する。
製造方法は、III−V族半導体基板上に、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、In原料ガ
ス及びAs原料ガスを導入してInAsで構成される第
1サブチャネル層を有機金属気相成長法により成膜する
サブチャネル層成膜工程と、P原料ガスを導入して雰囲
気を前記P原料ガスで置換してInAsPで構成される
第2サブチャネル層を形成する成長中断工程と、前記チ
ャネル層及び前記サブチャネル層よりも電子親和力が小
さく、V族がPであるIII―V族化合物半導体で構成さ
れる電子供給層を有機金属気相成長法により成膜する電
子供給層成膜工程とを有する。
【0053】このような発明によれば、サブチャネル層
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【0054】請求項17記載の電界効果トランジスタの
製造方法は、III−V族半導体基板上に、V族がPであ
るIII―V族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたP原料ガスが雰囲
気中に残っている状態でIn原料ガス及びAs原料ガス
を導入して、雰囲気中のPを使い切ってInAsPから
なり、前記電子供給層より大きい電子親和力を有する第
1サブチャネル層を有機金属気相成長法により成膜する
工程と、InAsからなる第2サブチャネル層を有機金
属気相成長法により成膜する工程と、V族がAsであ
り、かつIII族として少なくともGaを含むIII―V族化
合物半導体で構成され、前記電子供給層より大きい電子
親和力を有するチャネル層を有機金属気相成長法により
成膜するチャネル層成膜工程とを有する。
製造方法は、III−V族半導体基板上に、V族がPであ
るIII―V族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたP原料ガスが雰囲
気中に残っている状態でIn原料ガス及びAs原料ガス
を導入して、雰囲気中のPを使い切ってInAsPから
なり、前記電子供給層より大きい電子親和力を有する第
1サブチャネル層を有機金属気相成長法により成膜する
工程と、InAsからなる第2サブチャネル層を有機金
属気相成長法により成膜する工程と、V族がAsであ
り、かつIII族として少なくともGaを含むIII―V族化
合物半導体で構成され、前記電子供給層より大きい電子
親和力を有するチャネル層を有機金属気相成長法により
成膜するチャネル層成膜工程とを有する。
【0055】このような発明によれば、サブチャネル層
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【0056】請求項18記載の電界効果トランジスタの
製造方法は、III−V族半導体基板上に、V族がPであ
るIII―V族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたP原料ガスを雰囲
気中に流しながらIn原料ガス及びAs原料ガスを導入
してInAsPからなり、前記電子供給層より電子親和
力が大きい第1サブチャネル層を有機金属気相成長法に
より成膜する工程と、As原料ガスを導入して、雰囲気
をAs原料ガスで置換する成長中断工程と、V族がAs
であり、かつIII族として少なくともGaを含むIII―V
族化合物半導体で構成され、前記電子供給層より電子親
和力が大きいチャネル層を有機金属気相成長法により成
膜するチャネル層成膜工程とを有する。
製造方法は、III−V族半導体基板上に、V族がPであ
るIII―V族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたP原料ガスを雰囲
気中に流しながらIn原料ガス及びAs原料ガスを導入
してInAsPからなり、前記電子供給層より電子親和
力が大きい第1サブチャネル層を有機金属気相成長法に
より成膜する工程と、As原料ガスを導入して、雰囲気
をAs原料ガスで置換する成長中断工程と、V族がAs
であり、かつIII族として少なくともGaを含むIII―V
族化合物半導体で構成され、前記電子供給層より電子親
和力が大きいチャネル層を有機金属気相成長法により成
膜するチャネル層成膜工程とを有する。
【0057】このような発明によれば、サブチャネル層
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【0058】請求項19記載の電界効果トランジスタの
製造方法は、III−V族半導体基板上に、V族がPであ
るIII―V族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、In原料ガスを導入してInPより構成され、前記
電子供給層より電子親和力が大きい第1サブチャネル層
を有機金属気相成長法により形成する第1サブチャネル
層成膜工程と、As原料ガスを導入して雰囲気を前記A
s原料ガスで置換してInAsPから構成される第2サ
ブチャネル層を形成する成長中断工程と、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成され、前記電子供給層より電子親和
力が大きいチャネル層を有機金属気相成長法により成膜
するチャネル層成膜工程とを有する。
製造方法は、III−V族半導体基板上に、V族がPであ
るIII―V族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、In原料ガスを導入してInPより構成され、前記
電子供給層より電子親和力が大きい第1サブチャネル層
を有機金属気相成長法により形成する第1サブチャネル
層成膜工程と、As原料ガスを導入して雰囲気を前記A
s原料ガスで置換してInAsPから構成される第2サ
ブチャネル層を形成する成長中断工程と、V族がAsで
あり、かつIII族として少なくともGaを含むIII―V族
化合物半導体で構成され、前記電子供給層より電子親和
力が大きいチャネル層を有機金属気相成長法により成膜
するチャネル層成膜工程とを有する。
【0059】このような発明によれば、サブチャネル層
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、MOVPEにおけるチャネル層と電子供給
層のV族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す2次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【0060】
【発明の実施の形態】以下、本発明の電界効果トランジ
スタの実施の形態について図面を参照しつつ説明する。
図1(A)は、本発明の電界効果トランジスタの第1の
実施の形態の積層構造を示す断面図である。図1(A)
を参照すると、本実施形態の電界効果トランジスタは、
III―V族化合物半導体基板111と、基板111上に
配置され、V族がAsであり、かつIII族として少なく
ともGaを含むIII―V族化合物半導体で構成されるチ
ャネル層112と、V族がPであり、チャネル層112
よりも小さい電子親和力を有するIII―V族化合物半導
体で構成され、不純物をドープされた電子供給層114
と、チャネル層112と電子供給層114の間に配置さ
れ、電子供給層114よりも大きい電子親和力を有する
III―V族化合物半導体で構成されるサブチャネル層1
13とを含む。
スタの実施の形態について図面を参照しつつ説明する。
図1(A)は、本発明の電界効果トランジスタの第1の
実施の形態の積層構造を示す断面図である。図1(A)
を参照すると、本実施形態の電界効果トランジスタは、
III―V族化合物半導体基板111と、基板111上に
配置され、V族がAsであり、かつIII族として少なく
ともGaを含むIII―V族化合物半導体で構成されるチ
ャネル層112と、V族がPであり、チャネル層112
よりも小さい電子親和力を有するIII―V族化合物半導
体で構成され、不純物をドープされた電子供給層114
と、チャネル層112と電子供給層114の間に配置さ
れ、電子供給層114よりも大きい電子親和力を有する
III―V族化合物半導体で構成されるサブチャネル層1
13とを含む。
【0061】図1(A)において、基板111は例えば
半絶縁性のGaAs、InPである。チャネル層112
およびサブチャネル層113は不純物濃度の低いi型で
ある。チャネル層112は、例えば、GaAs、InG
aAs、又はInAlGaAsである。サブチャネル層
113は、本発明の特徴であり、III族元素としてはI
n、V族元素としてはAs、Pのみを構成要素とする。
即ち、InP、InAsP、InAsで構成される。こ
れらの構成要素の多層構造であっても良く、さらにこれ
ら構成要素の組成は必ずしも層内で一様でなくともよ
い。電子供給層114は、例えばInGaP、AlIn
GaP、AlInP、InP、GaP、AlP、AlG
aP、InGaAsP、又はAlGaInAsPであ
り、n型不純物としてSi、S、Se、Teのうち少な
くとも1種を含む。
半絶縁性のGaAs、InPである。チャネル層112
およびサブチャネル層113は不純物濃度の低いi型で
ある。チャネル層112は、例えば、GaAs、InG
aAs、又はInAlGaAsである。サブチャネル層
113は、本発明の特徴であり、III族元素としてはI
n、V族元素としてはAs、Pのみを構成要素とする。
即ち、InP、InAsP、InAsで構成される。こ
れらの構成要素の多層構造であっても良く、さらにこれ
ら構成要素の組成は必ずしも層内で一様でなくともよ
い。電子供給層114は、例えばInGaP、AlIn
GaP、AlInP、InP、GaP、AlP、AlG
aP、InGaAsP、又はAlGaInAsPであ
り、n型不純物としてSi、S、Se、Teのうち少な
くとも1種を含む。
【0062】チャネル層112およびサブチャネル層1
13は、電子供給層114よりも電子親和力が大きいた
め、伝導帯のポテンシャルは低く落ち込んでいる。この
ため、電子供給層114にドープされたn型不純物から
発生した電子はチャネル層112およびサブチャネル層
113に落ち込み2次元電子ガスとして蓄積する。この
2次元電子ガスが電流輸送のためのキャリアとして機能
する。
13は、電子供給層114よりも電子親和力が大きいた
め、伝導帯のポテンシャルは低く落ち込んでいる。この
ため、電子供給層114にドープされたn型不純物から
発生した電子はチャネル層112およびサブチャネル層
113に落ち込み2次元電子ガスとして蓄積する。この
2次元電子ガスが電流輸送のためのキャリアとして機能
する。
【0063】次に、本発明の電界効果トランジスタの第
1の実施の形態の構造の製造方法について図面を参照し
て詳細に説明する。図1(B)は、図1(A)の積層構
造をエピタキシャル成長によって作製する場合の各元素
の原料を成長室内へ導入する手順のタイムチャートであ
る。
1の実施の形態の構造の製造方法について図面を参照し
て詳細に説明する。図1(B)は、図1(A)の積層構
造をエピタキシャル成長によって作製する場合の各元素
の原料を成長室内へ導入する手順のタイムチャートであ
る。
【0064】図1(B)では、理解を容易にするために
チャネル層112および電子供給層114を成長するた
めの原料(イ)〜(ハ)と、サブチャネル層113を成
長するための原料(ニ)〜(ホ)とに分けて表示してい
るが、同一の原料に対しては、実際の成長室内への原料
の導入系統が必ずしも分別されていなくともよい。
チャネル層112および電子供給層114を成長するた
めの原料(イ)〜(ハ)と、サブチャネル層113を成
長するための原料(ニ)〜(ホ)とに分けて表示してい
るが、同一の原料に対しては、実際の成長室内への原料
の導入系統が必ずしも分別されていなくともよい。
【0065】図1(B)中のIII族原料(イ)とは、各
々の層の成長に必要な1つまたは複数のIII族元素の原
料を、必要な混合比で成長室内に導入するタイミングを
表している。同様に、V族原料(ホ)とは、サブチャネ
ル層113を成長するために必要な1つまたは複数のV
族元素の原料を、必要な混合比で成長室内に導入するタ
イミングを表している。
々の層の成長に必要な1つまたは複数のIII族元素の原
料を、必要な混合比で成長室内に導入するタイミングを
表している。同様に、V族原料(ホ)とは、サブチャネ
ル層113を成長するために必要な1つまたは複数のV
族元素の原料を、必要な混合比で成長室内に導入するタ
イミングを表している。
【0066】以下に、図1(A)の積層構造を作製する
ための成長室内への原料導入手順を図1(B)を参照し
ながら説明する。まず、チャネル層成長工程120で、
III族原料(イ)およびAs原料(ロ)を成長室内に導
入して、チャネル層112を所望の膜厚だけ成長した
後、成長中断工程121で、III族原料(イ)の供給を
停止し、As原料(ロ)のみを成長室内に導入する。
ための成長室内への原料導入手順を図1(B)を参照し
ながら説明する。まず、チャネル層成長工程120で、
III族原料(イ)およびAs原料(ロ)を成長室内に導
入して、チャネル層112を所望の膜厚だけ成長した
後、成長中断工程121で、III族原料(イ)の供給を
停止し、As原料(ロ)のみを成長室内に導入する。
【0067】次に、サブチャネル層成長工程122でA
s原料(ロ)の供給を停止すると同時に、In原料
(ニ)およびV族原料(ホ)を成長室内に導入してサブ
チャネル層113の成長を開始する。所望の膜厚のサブ
チャネル層113を成長した後、In原料(ニ)とV族
原料(ホ)の供給を停止し、同時にP原料(ハ)のみを
成長室内に導入して時間Tの成長中断工程123を行
う。最後に、電子供給層成長工程124で、III族原料
(イ)を成長室内に導入して、所望の膜厚の電子供給層
114を成長することによって、図1(A)の積層構造
が作製できる。
s原料(ロ)の供給を停止すると同時に、In原料
(ニ)およびV族原料(ホ)を成長室内に導入してサブ
チャネル層113の成長を開始する。所望の膜厚のサブ
チャネル層113を成長した後、In原料(ニ)とV族
原料(ホ)の供給を停止し、同時にP原料(ハ)のみを
成長室内に導入して時間Tの成長中断工程123を行
う。最後に、電子供給層成長工程124で、III族原料
(イ)を成長室内に導入して、所望の膜厚の電子供給層
114を成長することによって、図1(A)の積層構造
が作製できる。
【0068】次に、本実施の形態の効果について説明す
る。第1の効果として、V族がAsであるチャネル層1
12上にV族がPである電子供給層114を形成する際
に、電子供給層114へのAsの混入がないために組成
変化が緩やかな界面層は形成されず、電子供給層114
とチャネル層112とのヘテロ界面に極めて急峻なポテ
ンシャル変化が形成される。かつ、チャネル層112へ
のPの混入もないために移動度の低いGaP界面層も形
成されない。これによって、高い移動度を有する2次元
電子ガスが得られる。
る。第1の効果として、V族がAsであるチャネル層1
12上にV族がPである電子供給層114を形成する際
に、電子供給層114へのAsの混入がないために組成
変化が緩やかな界面層は形成されず、電子供給層114
とチャネル層112とのヘテロ界面に極めて急峻なポテ
ンシャル変化が形成される。かつ、チャネル層112へ
のPの混入もないために移動度の低いGaP界面層も形
成されない。これによって、高い移動度を有する2次元
電子ガスが得られる。
【0069】その理由を以下に説明する。図1(B)を
参照すると、2次元電子ガスを形成するヘテロ界面、す
なわちサブチャネル層113と電子供給層114との間
で、上の層である電子供給層114のV族原料、すなわ
ちP原料のみを成長室内に導入して時間Tの成長中断工
程123を行う。
参照すると、2次元電子ガスを形成するヘテロ界面、す
なわちサブチャネル層113と電子供給層114との間
で、上の層である電子供給層114のV族原料、すなわ
ちP原料のみを成長室内に導入して時間Tの成長中断工
程123を行う。
【0070】この成長中断時間Tを十分長くすることに
より、成長室内に残留しているAsが完全に除去され、
電子供給層114へのAsの取り込みが起こらなくなる
ために、ヘテロ界面の電子供給層114側には組成変化
の緩やかな界面層は形成されない。
より、成長室内に残留しているAsが完全に除去され、
電子供給層114へのAsの取り込みが起こらなくなる
ために、ヘテロ界面の電子供給層114側には組成変化
の緩やかな界面層は形成されない。
【0071】一方、時間Tを長くしたことにより、下の
層であるサブチャネル層113の表面近傍でPがサブチ
ャネル層113内のAsと置換する。ところが、上述の
ようにPもまたサブチャネル層113の構成要素の1種
であるため、サブチャネル層113は依然としてIn、
As、Pのみで構成される半導体である。InAsPの
みで形成される半導体の室温での電子移動度は、その組
成により5000〜30000cm2/Vs程度の値を
とり、チャネル層112を形成する移動度の高い材料、
例えばGaAsの7000cm2/Vsに劣らない。さ
らに、P原子がチャネル層112に混入することもない
ため、チャネル層112側においても移動度の低いGa
P界面層は形成されない。
層であるサブチャネル層113の表面近傍でPがサブチ
ャネル層113内のAsと置換する。ところが、上述の
ようにPもまたサブチャネル層113の構成要素の1種
であるため、サブチャネル層113は依然としてIn、
As、Pのみで構成される半導体である。InAsPの
みで形成される半導体の室温での電子移動度は、その組
成により5000〜30000cm2/Vs程度の値を
とり、チャネル層112を形成する移動度の高い材料、
例えばGaAsの7000cm2/Vsに劣らない。さ
らに、P原子がチャネル層112に混入することもない
ため、チャネル層112側においても移動度の低いGa
P界面層は形成されない。
【0072】このように、成長中断123の時間Tを十
分長くすることによって、電子供給層114側に組成変
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻なヘテロ接合が実現できる。図
1(C)は、本実施の形態で作製した図1(A)の構造
における伝導帯のポテンシャル分布の概略図である。電
子親和力の変化が大きい界面、すなわちサブチャネル層
113と電子供給層114の間で極めて急峻なポテンシ
ャル変化を示している。この急峻なポテンシャル変化が
示す閉じこめ効果によって、2次元電子ガスはサブチャ
ネル層113とチャネル層112に強く閉じ込められ
る。
分長くすることによって、電子供給層114側に組成変
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻なヘテロ接合が実現できる。図
1(C)は、本実施の形態で作製した図1(A)の構造
における伝導帯のポテンシャル分布の概略図である。電
子親和力の変化が大きい界面、すなわちサブチャネル層
113と電子供給層114の間で極めて急峻なポテンシ
ャル変化を示している。この急峻なポテンシャル変化が
示す閉じこめ効果によって、2次元電子ガスはサブチャ
ネル層113とチャネル層112に強く閉じ込められ
る。
【0073】さらに、チャネル層112側に移動度の低
いGaP界面層が形成されないため、サブチャネル層1
13とチャネル層112のいずれも電子移動度の高いII
I―V族化合物半導体で構成されており、ここに閉じ込
められた2次元電子ガスは高い移動度を示す。
いGaP界面層が形成されないため、サブチャネル層1
13とチャネル層112のいずれも電子移動度の高いII
I―V族化合物半導体で構成されており、ここに閉じ込
められた2次元電子ガスは高い移動度を示す。
【0074】第2の効果として、このサブチャネル層1
13はソース抵抗やドレイン抵抗の増加を伴わない。そ
の理由を以下に説明する。
13はソース抵抗やドレイン抵抗の増加を伴わない。そ
の理由を以下に説明する。
【0075】上述の従来例の項で説明したチャネル層と
電子供給層との間に歪スペーサ層を挿入する構造と比較
すると、本実施の形態では挿入したサブチャネル層11
3が電子供給層114よりも電子親和力が大きいため
に、電子供給層上部に形成されるソース電極やドレイン
電極と2次元電子ガスとの間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。従って、サブチャネル層1
13を挿入したことによるソース抵抗やドレイン抵抗の
増大は起こらない。
電子供給層との間に歪スペーサ層を挿入する構造と比較
すると、本実施の形態では挿入したサブチャネル層11
3が電子供給層114よりも電子親和力が大きいため
に、電子供給層上部に形成されるソース電極やドレイン
電極と2次元電子ガスとの間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。従って、サブチャネル層1
13を挿入したことによるソース抵抗やドレイン抵抗の
増大は起こらない。
【0076】第3の効果として、本実施の形態では、図
1(B)における成長中断工程123の時間Tに対し
て、高移動度を有する2次元電子ガスを得られるTの範
囲を広くでき、極めて実用性が高く、大量生産に適す
る。
1(B)における成長中断工程123の時間Tに対し
て、高移動度を有する2次元電子ガスを得られるTの範
囲を広くでき、極めて実用性が高く、大量生産に適す
る。
【0077】その理由は、上述のように、時間Tを長く
してもサブチャネル層113の構成要素の種類が変わら
ず、伝導帯ポテンシャル変化が極めて急峻なヘテロ接合
が得られる。これにより、2次元電子ガスは高い移動度
を示す。すなわち2次元電子ガスが高い移動度を示すた
めの成長中断時間Tの上限が著しく緩和されるためであ
る。
してもサブチャネル層113の構成要素の種類が変わら
ず、伝導帯ポテンシャル変化が極めて急峻なヘテロ接合
が得られる。これにより、2次元電子ガスは高い移動度
を示す。すなわち2次元電子ガスが高い移動度を示すた
めの成長中断時間Tの上限が著しく緩和されるためであ
る。
【0078】次に、第1実施形態の電界効果トランジス
タの具体的な実施例を用いて本実施の形態を説明する。 (実施例1)
タの具体的な実施例を用いて本実施の形態を説明する。 (実施例1)
【0079】図2(A)は第1実施例の電界効果トラン
ジスタの具体的な積層構造を示す断面図である。この電
界効果トランジスタは、半絶縁性GaAs基板211上
に、アンドープGaAsチャネル層212が800nm
の厚さで、アンドープInAsPサブチャネル層213
aが3分子層の厚さで、アンドープInPサブチャネル
層213bが2分子層の厚さで、n型不純物としてSi
が1×1018cm-3の濃度にドープされたInGaP電
子供給層214が28nmの厚さで、n型不純物として
Siが1×1018cm-3の濃度にドープされたGaAs
キャップ層215が50nmの厚さでこの順にエピタキ
シャル成長されている。前記キャップ層215上にソー
ス電極216およびドレイン電極217がAuGeとN
iの蒸着およびそれに続く熱処理工程により形成され、
この電極の間で前記キャップ層215がエッチング除去
されたリセス内部にTiとPtとAuにより形成される
ショットキーゲート電極218が形成されている。
ジスタの具体的な積層構造を示す断面図である。この電
界効果トランジスタは、半絶縁性GaAs基板211上
に、アンドープGaAsチャネル層212が800nm
の厚さで、アンドープInAsPサブチャネル層213
aが3分子層の厚さで、アンドープInPサブチャネル
層213bが2分子層の厚さで、n型不純物としてSi
が1×1018cm-3の濃度にドープされたInGaP電
子供給層214が28nmの厚さで、n型不純物として
Siが1×1018cm-3の濃度にドープされたGaAs
キャップ層215が50nmの厚さでこの順にエピタキ
シャル成長されている。前記キャップ層215上にソー
ス電極216およびドレイン電極217がAuGeとN
iの蒸着およびそれに続く熱処理工程により形成され、
この電極の間で前記キャップ層215がエッチング除去
されたリセス内部にTiとPtとAuにより形成される
ショットキーゲート電極218が形成されている。
【0080】この積層構造を形成するエピタキシャル成
長は、減圧有機金属気相成長(MOVPE)装置を用い
て行った。III族原料としては、トリメチルガリウム
(TMG)、トリエチルガリウム(TEG)、トリメチ
ルインジウム(TMI)等を用い、V族原料としては、
アルシン(AsH3)、ホスフィン(PH3)等を用い、
ドーパント原料としては、ジシラン(Si2H6)等を用
いた。成長圧力は50Torr、成長温度は600℃と
した。
長は、減圧有機金属気相成長(MOVPE)装置を用い
て行った。III族原料としては、トリメチルガリウム
(TMG)、トリエチルガリウム(TEG)、トリメチ
ルインジウム(TMI)等を用い、V族原料としては、
アルシン(AsH3)、ホスフィン(PH3)等を用い、
ドーパント原料としては、ジシラン(Si2H6)等を用
いた。成長圧力は50Torr、成長温度は600℃と
した。
【0081】本実施例に用いた成長装置では、上述の成
長条件において、AsH3の成長室への導入を停止して
から成長室内に残留したAsが完全に除去されるまでに
3秒間の時間を要した。この条件において、図2(A)
の構造の内、半導体積層構造部分の作製方法を説明す
る。
長条件において、AsH3の成長室への導入を停止して
から成長室内に残留したAsが完全に除去されるまでに
3秒間の時間を要した。この条件において、図2(A)
の構造の内、半導体積層構造部分の作製方法を説明す
る。
【0082】図2(B)は、図2(A)に示した半導体
積層構造をエピタキシャル成長するのに用いた各原料ガ
スの成長室内への導入手順を示すタイムチャートであ
る。
積層構造をエピタキシャル成長するのに用いた各原料ガ
スの成長室内への導入手順を示すタイムチャートであ
る。
【0083】まず、チャネル層212成長工程220
で、TMGとAsH3を成長室内に導入してGaAsチ
ャネル層212を成長した。その後、TMGの供給を停
止してAsH3のみを成長室内に導入し、60秒間の成
長中断工程221を行った。次に、サブチャネル層成長
工程222a、222bに入り、AsH3の供給を停止
すると同時に、成長速度1分子層/秒に相当する流量で
TMIとPH3を成長室内に導入して成長を開始し、5
分子層に相当する5秒間の成長を行った。
で、TMGとAsH3を成長室内に導入してGaAsチ
ャネル層212を成長した。その後、TMGの供給を停
止してAsH3のみを成長室内に導入し、60秒間の成
長中断工程221を行った。次に、サブチャネル層成長
工程222a、222bに入り、AsH3の供給を停止
すると同時に、成長速度1分子層/秒に相当する流量で
TMIとPH3を成長室内に導入して成長を開始し、5
分子層に相当する5秒間の成長を行った。
【0084】この5秒間の内、最初の3秒間は成長室内
に残留しているAsが成長層に取り込まれるため、実際
にはサブチャネル層213a成長工程222aとなり、
InAsPサブチャネル層213aが3分子層の厚さ成
長され、成長室からAsが完全に除去された後の2秒間
は、サブチャネル層213b成長工程222bとなり、
InPサブチャネル層213bが2分子層の厚さ成長さ
れる。その後、TMIの供給を停止してPH3のみを成
長室内に導入し、60秒間の成長中断工程223を行っ
た。
に残留しているAsが成長層に取り込まれるため、実際
にはサブチャネル層213a成長工程222aとなり、
InAsPサブチャネル層213aが3分子層の厚さ成
長され、成長室からAsが完全に除去された後の2秒間
は、サブチャネル層213b成長工程222bとなり、
InPサブチャネル層213bが2分子層の厚さ成長さ
れる。その後、TMIの供給を停止してPH3のみを成
長室内に導入し、60秒間の成長中断工程223を行っ
た。
【0085】続いて、電子供給層214成長工程に入
り、TMG、TMIおよびSi2H6を成長室内に導入し
てn型InGaP電子供給層214を成長した後、TM
G、TMIおよびSi2H6の供給を停止して、PH3の
みを成長室内に導入して60秒間の成長中断工程225
を行った。その後、キャップ層215成長工程226
で、PH3の供給を停止し、同時にTMG、AsH3およ
びSi2H6を成長室内に導入してn型GaAsキャップ
層215を成長した。
り、TMG、TMIおよびSi2H6を成長室内に導入し
てn型InGaP電子供給層214を成長した後、TM
G、TMIおよびSi2H6の供給を停止して、PH3の
みを成長室内に導入して60秒間の成長中断工程225
を行った。その後、キャップ層215成長工程226
で、PH3の供給を停止し、同時にTMG、AsH3およ
びSi2H6を成長室内に導入してn型GaAsキャップ
層215を成長した。
【0086】本実施例においては、InAsPサブチャ
ネル層213a成長工程222a中に成長室内に残留し
ていたAsは完全に除去されるため、InPサブチャネ
ル層213bのV族組成がn型InGaP電子供給層2
14と一致している。すなわち、InPサブチャネル層
213bとn型InGaP電子供給層214の間ではV
族の切換を行う必要がないため、伝導帯ポテンシャル変
化が極めて急峻なヘテロ接合を実現するのが容易になっ
ている。
ネル層213a成長工程222a中に成長室内に残留し
ていたAsは完全に除去されるため、InPサブチャネ
ル層213bのV族組成がn型InGaP電子供給層2
14と一致している。すなわち、InPサブチャネル層
213bとn型InGaP電子供給層214の間ではV
族の切換を行う必要がないため、伝導帯ポテンシャル変
化が極めて急峻なヘテロ接合を実現するのが容易になっ
ている。
【0087】本実施例の構造で、室温における2次元電
子ガス移動度5400cm2/Vsを得た。また、ゲー
ト幅100μmのデバイスのソース抵抗Rsは2Ωで従
来のデバイスと同等であった。さらに、成長中断工程2
23の時間を0秒から120秒まで変化させたところ、
すべての範囲で5000cm2/Vs以上の高い移動度
が得られた。 (実施例2)
子ガス移動度5400cm2/Vsを得た。また、ゲー
ト幅100μmのデバイスのソース抵抗Rsは2Ωで従
来のデバイスと同等であった。さらに、成長中断工程2
23の時間を0秒から120秒まで変化させたところ、
すべての範囲で5000cm2/Vs以上の高い移動度
が得られた。 (実施例2)
【0088】図3(A)は第2実施例の電界効果トラン
ジスタの具体的な積層構造を示す断面図である。本実施
例の電界効果トランジスタは、第1実施例と、InAs
Pで構成されるサブチャネル層213a、InPで構成
される213bの二層が、InAsPサブチャネル層3
13の一層で構成されていることを除いて、同じ構造を
有する。
ジスタの具体的な積層構造を示す断面図である。本実施
例の電界効果トランジスタは、第1実施例と、InAs
Pで構成されるサブチャネル層213a、InPで構成
される213bの二層が、InAsPサブチャネル層3
13の一層で構成されていることを除いて、同じ構造を
有する。
【0089】図3(B)は、図3(A)に示した半導体
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
【0090】まず、チャネル層212成長工程220
で、実施例1と同様にTMGとAsH3を成長室内に導
入してGaAsチャネル層212を成長した。その後、
TMGの供給を停止してAsH3のみを成長室内に導入
し、60秒間の成長中断工程221を行った。次に、サ
ブチャネル層313成長工程322で、成長速度2分子
層/秒に相当する流量でTMI、AsH3およびPH3を
成長室内に導入して成長を開始し、4分子層に相当する
2秒間の成長を行った。その後、TMIとAsH3の供
給を停止してPH3のみを成長室内に導入し、T秒間の
成長中断工程323を行って成長室内に残留したAsを
完全に除去した。
で、実施例1と同様にTMGとAsH3を成長室内に導
入してGaAsチャネル層212を成長した。その後、
TMGの供給を停止してAsH3のみを成長室内に導入
し、60秒間の成長中断工程221を行った。次に、サ
ブチャネル層313成長工程322で、成長速度2分子
層/秒に相当する流量でTMI、AsH3およびPH3を
成長室内に導入して成長を開始し、4分子層に相当する
2秒間の成長を行った。その後、TMIとAsH3の供
給を停止してPH3のみを成長室内に導入し、T秒間の
成長中断工程323を行って成長室内に残留したAsを
完全に除去した。
【0091】続いて、実施例1と同様に、電子供給層2
14成長工程224に入り、TMG、TMIおよびSi
2H6を成長室内に導入してn型InGaP電子供給層2
14を成長した後、TMG、TMIおよびSi2H6の供
給を停止して、PH3のみを成長室内に導入して60秒
間の成長中断工程225を行った。その後、キャップ層
215成長工程226で、PH3の供給を停止し、同時
にTMG、AsH3およびSi2H6を成長室内に導入し
てn型GaAsキャップ層215を成長した。
14成長工程224に入り、TMG、TMIおよびSi
2H6を成長室内に導入してn型InGaP電子供給層2
14を成長した後、TMG、TMIおよびSi2H6の供
給を停止して、PH3のみを成長室内に導入して60秒
間の成長中断工程225を行った。その後、キャップ層
215成長工程226で、PH3の供給を停止し、同時
にTMG、AsH3およびSi2H6を成長室内に導入し
てn型GaAsキャップ層215を成長した。
【0092】本実施例においては、サブチャネル層31
3成長中にもAsH3を成長室内に導入しているため、
サブチャネル層313の成長工程322終了後も成長室
内にAsが残留している。このような場合、成長中断工
程323の時間Tを十分長くすることによって残留As
を成長室内から完全に除去する。これにより、サブチャ
ネル層313と電子供給層214との間で伝導帯ポテン
シャル変化の急峻な強い閉じこめ効果を有するヘテロ接
合を形成することが可能となる。
3成長中にもAsH3を成長室内に導入しているため、
サブチャネル層313の成長工程322終了後も成長室
内にAsが残留している。このような場合、成長中断工
程323の時間Tを十分長くすることによって残留As
を成長室内から完全に除去する。これにより、サブチャ
ネル層313と電子供給層214との間で伝導帯ポテン
シャル変化の急峻な強い閉じこめ効果を有するヘテロ接
合を形成することが可能となる。
【0093】また、成長中断工程323中にInAsP
表面付近のAsがPに置換したとしても、InAsPの
組成がInPに近づくだけで、Pがチャネル層212に
混入して移動度の低いGaP界面層を形成することはな
い。従って、チャネル層212とサブチャネル層313
はいずれも移動度の高い半導体で構成され、これらの層
に強く閉じ込められた2次元電子ガスは高い移動度を示
す。
表面付近のAsがPに置換したとしても、InAsPの
組成がInPに近づくだけで、Pがチャネル層212に
混入して移動度の低いGaP界面層を形成することはな
い。従って、チャネル層212とサブチャネル層313
はいずれも移動度の高い半導体で構成され、これらの層
に強く閉じ込められた2次元電子ガスは高い移動度を示
す。
【0094】図3(C)は、本実施例において、InA
sPサブチャネル層313成長後の成長中断工程323
の時間Tを0秒〜60秒の範囲で変化させた時の2次元
電子ガスの移動度を室温で測定した結果を表すグラフで
ある。図3(C)中の「サブチャネルあり」は、本実施
例の測定結果であり、「サブチャネルなし」は、図3
(B)において、サブチャネル層成長時間を0秒として
試料を成長した場合の測定結果で、サブチャネル層を挿
入しない従来の構造に対応する。
sPサブチャネル層313成長後の成長中断工程323
の時間Tを0秒〜60秒の範囲で変化させた時の2次元
電子ガスの移動度を室温で測定した結果を表すグラフで
ある。図3(C)中の「サブチャネルあり」は、本実施
例の測定結果であり、「サブチャネルなし」は、図3
(B)において、サブチャネル層成長時間を0秒として
試料を成長した場合の測定結果で、サブチャネル層を挿
入しない従来の構造に対応する。
【0095】図3(C)から、InAsPサブチャネル
層313を挿入したことにより、成長中断の時間Tが3
秒〜120秒という広い範囲で、室温の移動度5000
cm2/Vs以上の高い値が得られていることがわか
る。また、ゲート幅100μmのデバイスのソース抵抗
Rsは2Ωで従来のデバイスと同等であった。 (実施例3)
層313を挿入したことにより、成長中断の時間Tが3
秒〜120秒という広い範囲で、室温の移動度5000
cm2/Vs以上の高い値が得られていることがわか
る。また、ゲート幅100μmのデバイスのソース抵抗
Rsは2Ωで従来のデバイスと同等であった。 (実施例3)
【0096】図4(A)は第3実施例の具体的な積層構
造を示す断面図である。本実施例の電界効果トランジス
タは、第1実施例の構造と、InAsPで構成されるサ
ブチャネル層213a、InPで構成される213bの
二層が、InAsで構成されるサブチャネル層412
a、及びInAsPで構成されるサブチャネル層413
bで構成されていることを除いて、同じ構造を有する。
造を示す断面図である。本実施例の電界効果トランジス
タは、第1実施例の構造と、InAsPで構成されるサ
ブチャネル層213a、InPで構成される213bの
二層が、InAsで構成されるサブチャネル層412
a、及びInAsPで構成されるサブチャネル層413
bで構成されていることを除いて、同じ構造を有する。
【0097】図4(B)は、図4(A)に示した半導体
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
【0098】まず、実施例1と同様に、チャネル層21
2成長工程220で、TMGとAsH3を成長室内に導
入してGaAsチャネル層212を成長した。その後、
TMGの供給を停止してAsH3のみを成長室内に導入
し、60秒間の成長中断工程221を行った。次に、サ
ブチャネル層413a成長工程422で、成長速度1分
子層/秒に相当する流量でTMIを成長室内に導入して
成長を開始し、3分子層に相当する3秒間のInAs成
長を行った。
2成長工程220で、TMGとAsH3を成長室内に導
入してGaAsチャネル層212を成長した。その後、
TMGの供給を停止してAsH3のみを成長室内に導入
し、60秒間の成長中断工程221を行った。次に、サ
ブチャネル層413a成長工程422で、成長速度1分
子層/秒に相当する流量でTMIを成長室内に導入して
成長を開始し、3分子層に相当する3秒間のInAs成
長を行った。
【0099】続いて、TMIの供給を停止して、AsH
3のみを成長室内に導入して30秒間の成長中断工程4
23aを行った後、AsH3の供給停止と同時にPH3の
みを成長室内に導入し、60秒間の成長中断工程423
bを行って成長室内に残留したAsを完全に除去した。
このとき、サブチャネル層413a表面付近において、
P原子がAs原子と置換し、表面近傍のInAsはIn
AsPとなる。
3のみを成長室内に導入して30秒間の成長中断工程4
23aを行った後、AsH3の供給停止と同時にPH3の
みを成長室内に導入し、60秒間の成長中断工程423
bを行って成長室内に残留したAsを完全に除去した。
このとき、サブチャネル層413a表面付近において、
P原子がAs原子と置換し、表面近傍のInAsはIn
AsPとなる。
【0100】その後、実施例1と同様、電子供給層21
4成長工程224に入り、TMG、TMIおよびSi2
H6を成長室内に導入してn型InGaP電子供給層2
14を成長した後、TMG、TMIおよびSi2H6の供
給を停止して、PH3のみを成長室内に導入して60秒
間の成長中断工程225を行った。その後、キャップ層
215成長工程226で、PH3の供給を停止し、同時
にTMG、AsH3およびSi2H6を成長室内に導入し
てn型GaAsキャップ層215を成長した。
4成長工程224に入り、TMG、TMIおよびSi2
H6を成長室内に導入してn型InGaP電子供給層2
14を成長した後、TMG、TMIおよびSi2H6の供
給を停止して、PH3のみを成長室内に導入して60秒
間の成長中断工程225を行った。その後、キャップ層
215成長工程226で、PH3の供給を停止し、同時
にTMG、AsH3およびSi2H6を成長室内に導入し
てn型GaAsキャップ層215を成長した。
【0101】本実施例においては、Gaを含むチャネル
層413の表面がP原料雰囲気に曝されることがないた
めに、2次元電子ガスの形成される領域内に移動度低下
の一因となるGa−P結合が形成されないという特徴が
ある。
層413の表面がP原料雰囲気に曝されることがないた
めに、2次元電子ガスの形成される領域内に移動度低下
の一因となるGa−P結合が形成されないという特徴が
ある。
【0102】本実施例の構造で、室温における2次元電
子ガス移動度5100cm2/Vsを得た。また、ゲー
ト幅100μmのデバイスのソース抵抗Rsは2Ωで従
来のデバイスと同等であった。さらに、成長中断423
bの時間を0秒から120秒まで変化させたところ、3
秒から120秒の広い範囲で4800cm2/Vs以上
の高い移動度が得られた。
子ガス移動度5100cm2/Vsを得た。また、ゲー
ト幅100μmのデバイスのソース抵抗Rsは2Ωで従
来のデバイスと同等であった。さらに、成長中断423
bの時間を0秒から120秒まで変化させたところ、3
秒から120秒の広い範囲で4800cm2/Vs以上
の高い移動度が得られた。
【0103】実施例1〜3で説明した積層構造の作製方
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。例えば、図3(B)のサブチャ
ネル層313成長工程においては、AsH3を導入しな
くても、成長室内に残留したAsが成長層に取り込まれ
て、サブチャネル層313はInAsPとなる。
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。例えば、図3(B)のサブチャ
ネル層313成長工程においては、AsH3を導入しな
くても、成長室内に残留したAsが成長層に取り込まれ
て、サブチャネル層313はInAsPとなる。
【0104】また、実施例1〜3の方法でInAsPサ
ブチャネル層を形成した場合、チャネル層側でAs組成
が高く、電子供給層側でP組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つInAsPサブチャネル層を形成することもでき
る。
ブチャネル層を形成した場合、チャネル層側でAs組成
が高く、電子供給層側でP組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つInAsPサブチャネル層を形成することもでき
る。
【0105】このように、サブチャネル層の成長工程で
導入する原料の組み合わせと、成長中断工程で導入する
V族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
導入する原料の組み合わせと、成長中断工程で導入する
V族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
【0106】例えば、図4(B)のサブチャネル層成長
工程422まで行った後、図2(B)の成長中断工程2
21以降を行うことにより、図5(A)に示すような、
InAsサブチャネル層513a、InAsPサブチャ
ネル層513b、InPサブチャネル層513cの三層
構造のサブチャネル層を形成できる。さらに、四層以上
の多層構造を有するサブチャネル層を得ることも可能で
ある。
工程422まで行った後、図2(B)の成長中断工程2
21以降を行うことにより、図5(A)に示すような、
InAsサブチャネル層513a、InAsPサブチャ
ネル層513b、InPサブチャネル層513cの三層
構造のサブチャネル層を形成できる。さらに、四層以上
の多層構造を有するサブチャネル層を得ることも可能で
ある。
【0107】また、本実施の形態の構造は、様々な成長
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Asの成長層への取り込み、P/As置換の影
響が全くない理想的な状態を考えると、上述の実施例1
〜3の他に、図5(B)のようなInAsサブチャネル
層513d及びInPサブチャネル層513eの二層構
造のサブチャネル層、あるいは図5(C)のようなIn
As単層構造のサブチャネル層513f、あるいは図5
(D)のようなInP単層構造を有するサブチャネル層
513g構造が実現可能となる。さらに、InP、In
As、InAsPの三層以上の多層構造からなるサブチ
ャネル層構造の実現も可能である。
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Asの成長層への取り込み、P/As置換の影
響が全くない理想的な状態を考えると、上述の実施例1
〜3の他に、図5(B)のようなInAsサブチャネル
層513d及びInPサブチャネル層513eの二層構
造のサブチャネル層、あるいは図5(C)のようなIn
As単層構造のサブチャネル層513f、あるいは図5
(D)のようなInP単層構造を有するサブチャネル層
513g構造が実現可能となる。さらに、InP、In
As、InAsPの三層以上の多層構造からなるサブチ
ャネル層構造の実現も可能である。
【0108】これらの構造においても、電子供給層側に
組成変化の緩やかな界面層が形成されないために、伝導
帯ポテンシャル変化の極めて急峻なヘテロ接合が実現で
き、また、P原子がチャネル層に混入することもないた
め、チャネル層側においても移動度の低いGaP界面層
は形成されない。さらにサブチャネル層はIn、As、
Pのみで構成される移動度の高い半導体であることか
ら、2次元電子ガスは依然として高い移動度を示す。
組成変化の緩やかな界面層が形成されないために、伝導
帯ポテンシャル変化の極めて急峻なヘテロ接合が実現で
き、また、P原子がチャネル層に混入することもないた
め、チャネル層側においても移動度の低いGaP界面層
は形成されない。さらにサブチャネル層はIn、As、
Pのみで構成される移動度の高い半導体であることか
ら、2次元電子ガスは依然として高い移動度を示す。
【0109】次に、本発明の電界効果トランジスタの第
2の実施の形態について図面を参照して詳細に説明す
る。図6(A)は、本発明の電界効果トランジスタ第2
の実施の形態の積層構造を示す断面図である。図6
(A)を参照すると、この電界効果トランジスタは、II
I―V族化合物半導体基板611上に電子供給層61
3、サブチャネル層614及びチャネル層615が順次
積層された構造を有する。電子供給層613は、V族が
Pであり、チャネル層112よりも小さい電子親和力を
有するIII―V族化合物半導体で形成され、不純物をド
ープされている。
2の実施の形態について図面を参照して詳細に説明す
る。図6(A)は、本発明の電界効果トランジスタ第2
の実施の形態の積層構造を示す断面図である。図6
(A)を参照すると、この電界効果トランジスタは、II
I―V族化合物半導体基板611上に電子供給層61
3、サブチャネル層614及びチャネル層615が順次
積層された構造を有する。電子供給層613は、V族が
Pであり、チャネル層112よりも小さい電子親和力を
有するIII―V族化合物半導体で形成され、不純物をド
ープされている。
【0110】サブチャネル層614は、チャネル層61
5と電子供給層613の間に配置され、電子供給層61
3よりも大きい電子親和力を有するIII―V族化合物半
導体で構成されている。チャネル層615は、V族がA
sであり、かつIII族として少なくともGaを含むIII―
V族化合物半導体で構成されている。即ち、電子供給層
613をチャネル層615の下側に設ける構造の2次元
電子ガス電界効果トランジスタに対して、本発明を適用
したものである。
5と電子供給層613の間に配置され、電子供給層61
3よりも大きい電子親和力を有するIII―V族化合物半
導体で構成されている。チャネル層615は、V族がA
sであり、かつIII族として少なくともGaを含むIII―
V族化合物半導体で構成されている。即ち、電子供給層
613をチャネル層615の下側に設ける構造の2次元
電子ガス電界効果トランジスタに対して、本発明を適用
したものである。
【0111】図6(B)は、図6(A)の積層構造をエ
ピタキシャル成長によって作製する場合の各元素の原料
を成長室内へ導入する手順のタイムチャートである。本
実施の形態では、V族がPである電子供給層613上に
V族がAsであるチャネル層615を成長するため、図
1(B)と比較すると、As原料(ロ)とP原料(ハ)
の導入手順が入れ替わった構成となっている。即ち、電
子供給層613成長工程620で、III族原料(イ)、
P原料(ハ)及び不純物原料を成長室内に導入してチャ
ネル層を所望の膜厚だけ成長した後、成長中断工程62
1で、III族原料(イ)の供給を停止し、P原料(ハ)
のみを成長室内に導入する。
ピタキシャル成長によって作製する場合の各元素の原料
を成長室内へ導入する手順のタイムチャートである。本
実施の形態では、V族がPである電子供給層613上に
V族がAsであるチャネル層615を成長するため、図
1(B)と比較すると、As原料(ロ)とP原料(ハ)
の導入手順が入れ替わった構成となっている。即ち、電
子供給層613成長工程620で、III族原料(イ)、
P原料(ハ)及び不純物原料を成長室内に導入してチャ
ネル層を所望の膜厚だけ成長した後、成長中断工程62
1で、III族原料(イ)の供給を停止し、P原料(ハ)
のみを成長室内に導入する。
【0112】次に、サブチャネル層614成長工程62
2で、P原料(ハ)の供給を停止すると同時に、In原
料(ニ)およびV族原料(ホ)を成長室内に導入してサ
ブチャネル層614の成長を開始する。所望の膜厚のサ
ブチャネル層614を成長した後、In原料(ニ)とV
族原料(ホ)の供給を停止し、同時にAs原料(ロ)の
みを成長室内に導入して時間Tの成長中断工程623を
行う。
2で、P原料(ハ)の供給を停止すると同時に、In原
料(ニ)およびV族原料(ホ)を成長室内に導入してサ
ブチャネル層614の成長を開始する。所望の膜厚のサ
ブチャネル層614を成長した後、In原料(ニ)とV
族原料(ホ)の供給を停止し、同時にAs原料(ロ)の
みを成長室内に導入して時間Tの成長中断工程623を
行う。
【0113】最後に、チャネル層成長工程624で、II
I族原料(イ)を成長室内に導入して、チャネル層61
5を所望の膜厚だけ成長させる。これによって、図6
(A)の積層構造が作製できる。
I族原料(イ)を成長室内に導入して、チャネル層61
5を所望の膜厚だけ成長させる。これによって、図6
(A)の積層構造が作製できる。
【0114】本実施の形態の効果は、V族がPである電
子供給層613上にV族がAsであるチャネル層615
を形成する際に、チャネル層615へのPの混入がない
ために移動度の低いGaP界面層は形成されず、かつ電
子供給層613へのAsの混入もないために組成変化の
緩やかな界面層も形成されない。これによって、高い移
動度を有する2次元電子ガスが得られる。
子供給層613上にV族がAsであるチャネル層615
を形成する際に、チャネル層615へのPの混入がない
ために移動度の低いGaP界面層は形成されず、かつ電
子供給層613へのAsの混入もないために組成変化の
緩やかな界面層も形成されない。これによって、高い移
動度を有する2次元電子ガスが得られる。
【0115】その理由を以下に説明する。図6(B)を
参照すると、サブチャネル層614と電子供給層615
との間で、上の層であるチャネル層615のV族原料、
すなわちAs原料のみを成長室内に導入して時間Tの成
長中断工程623を行う。
参照すると、サブチャネル層614と電子供給層615
との間で、上の層であるチャネル層615のV族原料、
すなわちAs原料のみを成長室内に導入して時間Tの成
長中断工程623を行う。
【0116】この成長中断時間Tを十分長くすることに
より、成長室内に残留しているPが完全に除去され、チ
ャネル層615へのPの取り込みが起こらなくなるため
に、ヘテロ界面のチャネル層615側には移動度の低い
GaP界面層は形成されない。
より、成長室内に残留しているPが完全に除去され、チ
ャネル層615へのPの取り込みが起こらなくなるため
に、ヘテロ界面のチャネル層615側には移動度の低い
GaP界面層は形成されない。
【0117】一方、時間Tを長くしたことにより、下の
層であるサブチャネル層614の表面近傍でAsがサブ
チャネル層614内のPと置換する。ところが、Asも
またサブチャネル層614の構成要素の1種であるた
め、サブチャネル層614は依然としてIn、As、P
のみで構成される移動度の高い半導体である。さらに、
As原子が電子供給層613に混入することもないた
め、電子供給層613側においても移動度低下の原因と
なる組成変化の緩やかな界面層は形成されない。
層であるサブチャネル層614の表面近傍でAsがサブ
チャネル層614内のPと置換する。ところが、Asも
またサブチャネル層614の構成要素の1種であるた
め、サブチャネル層614は依然としてIn、As、P
のみで構成される移動度の高い半導体である。さらに、
As原子が電子供給層613に混入することもないた
め、電子供給層613側においても移動度低下の原因と
なる組成変化の緩やかな界面層は形成されない。
【0118】このように、電子供給層613側に組成変
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻な高い閉じこめ効果を有するヘ
テロ接合が実現できる。さらに、成長中断工程623の
時間Tを十分長くすることによって、チャネル層615
側に移動度の低いGaP界面層は形成されないため、サ
ブチャネル層614とチャネル層615はいずれも電子
移動度の高いIII―V族化合物半導体で構成されてお
り、ここに閉じ込められた2次元電子ガスは高い移動度
を示す。また、成長中断工程623の時間Tを長くでき
るため、成長室での操作が容易になり、大量生産に適し
た減圧MOVPEを採用することができる。
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻な高い閉じこめ効果を有するヘ
テロ接合が実現できる。さらに、成長中断工程623の
時間Tを十分長くすることによって、チャネル層615
側に移動度の低いGaP界面層は形成されないため、サ
ブチャネル層614とチャネル層615はいずれも電子
移動度の高いIII―V族化合物半導体で構成されてお
り、ここに閉じ込められた2次元電子ガスは高い移動度
を示す。また、成長中断工程623の時間Tを長くでき
るため、成長室での操作が容易になり、大量生産に適し
た減圧MOVPEを採用することができる。
【0119】次に、具体的な実施例を用いて本実施の形
態の動作を説明する。 (実施例4)
態の動作を説明する。 (実施例4)
【0120】図7(A)は第2の実施の形態の具体的な
例の積層構造を示す断面図である。半絶縁性GaAs基
板711上に、アンドープInGaPバッファ層712
が500nmの厚さで、n型不純物としてSiが1×1
018cm-3の濃度にドープされたInGaP電子供給層
713が20nmの厚さで、アンドープInAsPサブ
チャネル層714aが3分子層の厚さで、アンドープI
nAsサブチャネル層714bが2分子層の厚さで、ア
ンドープGaAsチャネル層715が50nmの厚さ
で、n型不純物としてSiが1×1018cm-3の濃度に
ドープされたGaAsキャップ層716が50nmの厚
さでこの順にエピタキシャル成長されて積層され、実施
例1と同様にソース電極717、ドレイン電極718お
よびゲート電極719が形成されている。
例の積層構造を示す断面図である。半絶縁性GaAs基
板711上に、アンドープInGaPバッファ層712
が500nmの厚さで、n型不純物としてSiが1×1
018cm-3の濃度にドープされたInGaP電子供給層
713が20nmの厚さで、アンドープInAsPサブ
チャネル層714aが3分子層の厚さで、アンドープI
nAsサブチャネル層714bが2分子層の厚さで、ア
ンドープGaAsチャネル層715が50nmの厚さ
で、n型不純物としてSiが1×1018cm-3の濃度に
ドープされたGaAsキャップ層716が50nmの厚
さでこの順にエピタキシャル成長されて積層され、実施
例1と同様にソース電極717、ドレイン電極718お
よびゲート電極719が形成されている。
【0121】図7(B)は、図7(A)に示した半導体
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層713成長工程以降を示すタイムチャー
トである。
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層713成長工程以降を示すタイムチャー
トである。
【0122】電子供給層713成長工程720で、TM
G、TMI、PH3およびSi2H6を成長室内に導入し
てn型InGaP電子供給層713を成長した後、TM
GおよびTMIの供給を停止してPH3のみを成長室内
に導入し、60秒間の成長中断工程721を行った。
G、TMI、PH3およびSi2H6を成長室内に導入し
てn型InGaP電子供給層713を成長した後、TM
GおよびTMIの供給を停止してPH3のみを成長室内
に導入し、60秒間の成長中断工程721を行った。
【0123】次に、PH3の供給を停止すると同時に、
成長速度1分子層/秒に相当する流量でTMIとAsH
3を成長室内に導入して成長を開始し、5分子層に相当
する5秒間の成長を行った。この5秒間の内、最初の3
秒間は成長室内に残留しているPが成長層に取り込まれ
るため、実際にはInAsPサブチャネル層714aが
3分子層の厚さ成長されるサブチャネル層714a成長
工程722aであり、成長室からPが完全に除去された
後の2秒間は、InAsサブチャネル層714bが2分
子層の厚さ成長されるサブチャネル層714b成長工程
722bである。
成長速度1分子層/秒に相当する流量でTMIとAsH
3を成長室内に導入して成長を開始し、5分子層に相当
する5秒間の成長を行った。この5秒間の内、最初の3
秒間は成長室内に残留しているPが成長層に取り込まれ
るため、実際にはInAsPサブチャネル層714aが
3分子層の厚さ成長されるサブチャネル層714a成長
工程722aであり、成長室からPが完全に除去された
後の2秒間は、InAsサブチャネル層714bが2分
子層の厚さ成長されるサブチャネル層714b成長工程
722bである。
【0124】その後、TMIの供給を停止してAsH3
のみを成長室内に導入し、60秒間の成長中断工程72
3を行った。続いて、チャネル層715成長工程724
で、TMGを成長室内に導入してアンドープGaAsチ
ャネル層715を成長した後、TMGの供給を停止して
AsH3のみを成長室内に導入し、60秒間の成長中断
工程725を行った。その後、キャップ層716成長工
程726でTMGおよびSi2H6を成長室内に導入して
n型GaAsキャップ層716を成長した。
のみを成長室内に導入し、60秒間の成長中断工程72
3を行った。続いて、チャネル層715成長工程724
で、TMGを成長室内に導入してアンドープGaAsチ
ャネル層715を成長した後、TMGの供給を停止して
AsH3のみを成長室内に導入し、60秒間の成長中断
工程725を行った。その後、キャップ層716成長工
程726でTMGおよびSi2H6を成長室内に導入して
n型GaAsキャップ層716を成長した。
【0125】本実施例においては、InAsPサブチャ
ネル層714aの成長中に成長室内に残留していたPは
完全に除去されるため、InAsサブチャネル層714
bのV族組成がアンドープGaAsチャネル層715と
一致している。すなわち、InAsサブチャネル層71
4bとアンドープGaAsチャネル層715の間ではV
族の切換を行う必要がないため、GaP界面層を含まな
いチャネル層715を実現するのが容易になっている。
ネル層714aの成長中に成長室内に残留していたPは
完全に除去されるため、InAsサブチャネル層714
bのV族組成がアンドープGaAsチャネル層715と
一致している。すなわち、InAsサブチャネル層71
4bとアンドープGaAsチャネル層715の間ではV
族の切換を行う必要がないため、GaP界面層を含まな
いチャネル層715を実現するのが容易になっている。
【0126】本実施例の構造で、室温における2次元電
子ガス移動度5500cm2/Vsを得た。さらに、成
長中断723の時間を0秒から120秒まで変化させた
ところ、すべての範囲で5000cm2/Vs以上の高
い移動度が得られた。 (実施例5)
子ガス移動度5500cm2/Vsを得た。さらに、成
長中断723の時間を0秒から120秒まで変化させた
ところ、すべての範囲で5000cm2/Vs以上の高
い移動度が得られた。 (実施例5)
【0127】図8(A)は本実施の形態の他の具体的な
例の積層構造を示す断面図である。本実施例の電界効果
トランジスタは、実施例4のInAsPサブチャネル層
714aとInAsサブチャネル層714bが、InA
sPサブチャネル層814になっている以外は、実施例
4の積層構造と同じ構造を有する。
例の積層構造を示す断面図である。本実施例の電界効果
トランジスタは、実施例4のInAsPサブチャネル層
714aとInAsサブチャネル層714bが、InA
sPサブチャネル層814になっている以外は、実施例
4の積層構造と同じ構造を有する。
【0128】図8(B)は、図8(A)に示した半導体
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層713成長工程以降を示すタイムチャー
トである。
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層713成長工程以降を示すタイムチャー
トである。
【0129】電子供給層713成長工程720で、TM
G、TMI、PH3およびSi2H6を成長室内に導入し
てn型InGaP電子供給層713を成長した後、PH
3のみを流しながら60秒間の成長中断工程721を行
った。次に、サブチャネル層814成長工程822で、
PH3の導入を停止して成長速度2分子層/秒に相当す
る流量でTMIおよびAsH3を成長室内に導入して成
長を開始し、4分子層に相当する2秒間のInAsP成
長を行った。その後、TMIの供給を停止してAsH3
のみを成長室内に導入し、60秒間の成長中断工程82
3を行って成長室内に残留したPを完全に除去した。続
いて、実施例4と同様にアンドープGaAsチャネル層
715、n型GaAsキャップ層716を成長した。
G、TMI、PH3およびSi2H6を成長室内に導入し
てn型InGaP電子供給層713を成長した後、PH
3のみを流しながら60秒間の成長中断工程721を行
った。次に、サブチャネル層814成長工程822で、
PH3の導入を停止して成長速度2分子層/秒に相当す
る流量でTMIおよびAsH3を成長室内に導入して成
長を開始し、4分子層に相当する2秒間のInAsP成
長を行った。その後、TMIの供給を停止してAsH3
のみを成長室内に導入し、60秒間の成長中断工程82
3を行って成長室内に残留したPを完全に除去した。続
いて、実施例4と同様にアンドープGaAsチャネル層
715、n型GaAsキャップ層716を成長した。
【0130】本実施例においては、サブチャネル層81
4の成長時間(2秒)が、成長室内の残留Pを完全に除
去される時間(3秒)よりも短いため、サブチャネル層
814の成長工程822終了後も成長室内にPが残留し
ている。このような場合、成長中断工程823の時間を
十分長くすることによって残留Pを成長室内から完全に
除去する。これにより、チャネル層715側に移動度の
低いGaP層は形成されない。
4の成長時間(2秒)が、成長室内の残留Pを完全に除
去される時間(3秒)よりも短いため、サブチャネル層
814の成長工程822終了後も成長室内にPが残留し
ている。このような場合、成長中断工程823の時間を
十分長くすることによって残留Pを成長室内から完全に
除去する。これにより、チャネル層715側に移動度の
低いGaP層は形成されない。
【0131】また、成長中断823中にInAsP表面
付近のPがAsに置換したとしても、InAsPの組成
がInAsに近づくだけで、電子供給層813中にAs
が混入してIn−Ga−As−P界面層を形成すること
はなく、伝導帯ポテンシャル変化の極めて急峻な高い閉
じこめ効果を有するヘテロ接合が形成できる。
付近のPがAsに置換したとしても、InAsPの組成
がInAsに近づくだけで、電子供給層813中にAs
が混入してIn−Ga−As−P界面層を形成すること
はなく、伝導帯ポテンシャル変化の極めて急峻な高い閉
じこめ効果を有するヘテロ接合が形成できる。
【0132】従って、2次元電子ガスはチャネル層71
5とサブチャネル層814に強く閉じ込められ、これら
の層がはいずれも移動度の高い半導体で構成されるため
に、この2次元電子ガスは高い移動度を示す。
5とサブチャネル層814に強く閉じ込められ、これら
の層がはいずれも移動度の高い半導体で構成されるため
に、この2次元電子ガスは高い移動度を示す。
【0133】本実施例の構造で、室温における2次元電
子ガス移動度5000cm2/Vsを得た。また、成長
中断工程823の時間を0秒から120秒まで変化させ
たところ、1秒から120秒の範囲で4800cm2/
Vs以上の高い移動度が得られた。 (実施例6)
子ガス移動度5000cm2/Vsを得た。また、成長
中断工程823の時間を0秒から120秒まで変化させ
たところ、1秒から120秒の範囲で4800cm2/
Vs以上の高い移動度が得られた。 (実施例6)
【0134】図9(A)は第2実施の形態の電界効果ト
ランジスタのさらに他の具体的な例の積層構造を示す断
面図である。本実施例の電界効果トランジスタは、実施
例4のInAsPサブチャネル層714aとInAsサ
ブチャネル層714bが、InPサブチャネル層914
aとInAsPサブチャネル層914bの二層で形成さ
れている以外は、実施例4と同じ積層構造を有する。
ランジスタのさらに他の具体的な例の積層構造を示す断
面図である。本実施例の電界効果トランジスタは、実施
例4のInAsPサブチャネル層714aとInAsサ
ブチャネル層714bが、InPサブチャネル層914
aとInAsPサブチャネル層914bの二層で形成さ
れている以外は、実施例4と同じ積層構造を有する。
【0135】図9(B)は、図9(A)に示した半導体
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層713成長工程720以降を示すタイム
チャートである。
積層構造を、実施例1と同じMOVPE装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層713成長工程720以降を示すタイム
チャートである。
【0136】電子供給層713成長工程720で、TM
G、TMI、PH3およびSi2H6を成長室内に導入し
てn型InGaP電子供給層713を成長した後、PH
3のみを流しながら、60秒間の成長中断工程721を
行った。次に、サブチャネル層成長工程922で、成長
速度1分子層/秒に相当する流量でTMIを成長室内に
導入して成長を開始し、3分子層に相当する3秒間のI
nP成長を行った。
G、TMI、PH3およびSi2H6を成長室内に導入し
てn型InGaP電子供給層713を成長した後、PH
3のみを流しながら、60秒間の成長中断工程721を
行った。次に、サブチャネル層成長工程922で、成長
速度1分子層/秒に相当する流量でTMIを成長室内に
導入して成長を開始し、3分子層に相当する3秒間のI
nP成長を行った。
【0137】続いて、TMIの供給を停止して、PH3
のみを成長室内に導入して30秒間の成長中断工程92
3aを行った後、PH3の供給停止と同時にAsH3のみ
を成長室内に導入して60秒間の成長中断工程923b
を行い、成長室内に残留したPを完全に除去した。この
とき、成長表面付近において、As原子がP原子と置換
し、表面近傍のInPはInAsPで構成されるサブチ
ャネル層914bとなる。その後、実施例4と同様にア
ンドープGaAsチャネル層715、n型GaAsキャ
ップ層716を成長した。
のみを成長室内に導入して30秒間の成長中断工程92
3aを行った後、PH3の供給停止と同時にAsH3のみ
を成長室内に導入して60秒間の成長中断工程923b
を行い、成長室内に残留したPを完全に除去した。この
とき、成長表面付近において、As原子がP原子と置換
し、表面近傍のInPはInAsPで構成されるサブチ
ャネル層914bとなる。その後、実施例4と同様にア
ンドープGaAsチャネル層715、n型GaAsキャ
ップ層716を成長した。
【0138】本実施例の構造で、室温における2次元電
子ガス移動度5100cm2/Vsを得た。また、成長
中断工程923bの時間を0秒から120秒まで変化さ
せたところ、3秒から120秒の範囲で4800cm2
/Vs以上の高い移動度が得られた。
子ガス移動度5100cm2/Vsを得た。また、成長
中断工程923bの時間を0秒から120秒まで変化さ
せたところ、3秒から120秒の範囲で4800cm2
/Vs以上の高い移動度が得られた。
【0139】実施例4〜6で説明した積層構造の作製方
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。
【0140】また、実施例4〜6の方法でInAsPサ
ブチャネル層を形成した場合、電子供給層側でP組成が
高く、チャネル層側でAs組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つInAsPサブチャネル層を形成することもでき
る。
ブチャネル層を形成した場合、電子供給層側でP組成が
高く、チャネル層側でAs組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つInAsPサブチャネル層を形成することもでき
る。
【0141】このように、サブチャネル層の成長工程で
導入する原料の組み合わせと、成長中断工程で導入する
V族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
導入する原料の組み合わせと、成長中断工程で導入する
V族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
【0142】例えば、図9(B)のサブチャネル層成長
工程922まで行った後、図7(B)の成長中断工程7
21以降を行うことにより、図10(A)に示したよう
な、IPサブチャネル層1014a、InAsPサブチ
ャネル層1014b、InAsサブチャネル層1014
cの三層構造のサブチャネル層を形成できる。さらに、
四層以上の多層構造を有するサブチャネル層を得ること
も可能である。
工程922まで行った後、図7(B)の成長中断工程7
21以降を行うことにより、図10(A)に示したよう
な、IPサブチャネル層1014a、InAsPサブチ
ャネル層1014b、InAsサブチャネル層1014
cの三層構造のサブチャネル層を形成できる。さらに、
四層以上の多層構造を有するサブチャネル層を得ること
も可能である。
【0143】また、本実施の形態の構造は、様々な成長
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Asの成長層への取り込み、P/As置換の影
響が全くない理想的な状態を考えると、上述の実施例4
〜6の他に、図10(B)のようなInPサブチャネル
層1014d、InAsサブチャネル層1014eの二
層構造、あるいは図10(C)のようなInP単層構造
のサブチャネル層1014f、あるいは図10(D)の
ようなInAs単層構造のサブチャネル層1014gを
有する電界効果トランジスタが実現可能となる。
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Asの成長層への取り込み、P/As置換の影
響が全くない理想的な状態を考えると、上述の実施例4
〜6の他に、図10(B)のようなInPサブチャネル
層1014d、InAsサブチャネル層1014eの二
層構造、あるいは図10(C)のようなInP単層構造
のサブチャネル層1014f、あるいは図10(D)の
ようなInAs単層構造のサブチャネル層1014gを
有する電界効果トランジスタが実現可能となる。
【0144】さらに、InP、InAs、InAsPの
三層以上の多層構造からなるサブチャネル層構造の実現
も可能である。これらの構造においても、電子供給層側
に組成変化の緩やかな界面層が形成されないために、伝
導帯ポテンシャル変化の極めて急峻なヘテロ接合が実現
でき、また、P原子がチャネル層に混入することもない
ため、チャネル層側においても移動度の低いGaP界面
層は形成されない。さらにサブチャネル層はIn、A
s、Pのみで構成される移動度の高い半導体であること
から、2次元電子ガスは依然として高い移動度を示す。
三層以上の多層構造からなるサブチャネル層構造の実現
も可能である。これらの構造においても、電子供給層側
に組成変化の緩やかな界面層が形成されないために、伝
導帯ポテンシャル変化の極めて急峻なヘテロ接合が実現
でき、また、P原子がチャネル層に混入することもない
ため、チャネル層側においても移動度の低いGaP界面
層は形成されない。さらにサブチャネル層はIn、A
s、Pのみで構成される移動度の高い半導体であること
から、2次元電子ガスは依然として高い移動度を示す。
【0145】実施例1〜6における各層の材料、膜厚、
組成、ドーピングプロファイルは制限的なものではな
い。たとえば、基板には実施例で挙げたGaAsの他
に、InP等を用いることができ、チャネル層として
は、GaAsの他に、InGaAs、AlGaAs、I
nAlGaAs、AlAs等を用いることができ、電子
供給層としては、InGaPの他に、InAlGaP、
AlInP、InP、GaP、AlP、AlGaP、I
nGaAsP、AlGaInAsP等を用いることがで
きる。
組成、ドーピングプロファイルは制限的なものではな
い。たとえば、基板には実施例で挙げたGaAsの他
に、InP等を用いることができ、チャネル層として
は、GaAsの他に、InGaAs、AlGaAs、I
nAlGaAs、AlAs等を用いることができ、電子
供給層としては、InGaPの他に、InAlGaP、
AlInP、InP、GaP、AlP、AlGaP、I
nGaAsP、AlGaInAsP等を用いることがで
きる。
【0146】また、電子供給層の一部に不純物がドーピ
ングされていないアンドープ層が含まれていてもよい
し、さらに、チャネル層、電子供給層の一部または全部
が基板に対して格子不整を生じていてもよい。
ングされていないアンドープ層が含まれていてもよい
し、さらに、チャネル層、電子供給層の一部または全部
が基板に対して格子不整を生じていてもよい。
【0147】次に、本発明の電界効果トランジスタの第
3の実施の形態について図面を参照して詳細に説明す
る。図11は、本発明の第3の実施の形態の積層構造を
示す断面図である。図11を参照すると、本実施の形態
は、第1の実施の形態と第2の実施の形態の組み合わせ
として、チャネル層112の上下両側に電子供給層11
4を設ける構造の2次元電子ガス電界効果トランジスタ
に本発明を適用したものである。即ち、本実施形態の電
界効果トランジスタは、III―V族化合物半導体基板1
11と、V族がAsであり、かつIII族として少なくと
もGaを含むIII―V族化合物半導体で形成されるチャ
ネル層112と、チャネル層112の上下両側に設けら
れているV族がPであり、チャネル層112よりも小さ
い電子親和力を有するIII―V族化合物半導体で形成さ
れ、不純物をドープされた基板側電子供給層114aと
上側電子供給層114bと、チャネル層112と電子供
給層114a、bの間に配置され、電子供給層114よ
りも大きい電子親和力を有するIII―V族化合物半導体
で形成されるサブチャネル層113a、113bとを含
む。
3の実施の形態について図面を参照して詳細に説明す
る。図11は、本発明の第3の実施の形態の積層構造を
示す断面図である。図11を参照すると、本実施の形態
は、第1の実施の形態と第2の実施の形態の組み合わせ
として、チャネル層112の上下両側に電子供給層11
4を設ける構造の2次元電子ガス電界効果トランジスタ
に本発明を適用したものである。即ち、本実施形態の電
界効果トランジスタは、III―V族化合物半導体基板1
11と、V族がAsであり、かつIII族として少なくと
もGaを含むIII―V族化合物半導体で形成されるチャ
ネル層112と、チャネル層112の上下両側に設けら
れているV族がPであり、チャネル層112よりも小さ
い電子親和力を有するIII―V族化合物半導体で形成さ
れ、不純物をドープされた基板側電子供給層114aと
上側電子供給層114bと、チャネル層112と電子供
給層114a、bの間に配置され、電子供給層114よ
りも大きい電子親和力を有するIII―V族化合物半導体
で形成されるサブチャネル層113a、113bとを含
む。
【0148】第1の実施の形態と第2の実施の形態を組
合わせとして、チャネル層112の上側の層に実施例1
〜3のいずれかを用い、チャネル層112の下側の層に
実施例4〜6のいずれかを用いることによって、様々な
構造の2次元電子ガス電界効果トランジスタが得られ
る。本実施の形態では、単一の電子供給層を有する構造
に対して2倍のキャリア濃度を有し、かつ移動度の高い
トランジスタ構造が、成長中断時間の広い範囲で再現性
良く得られる。
合わせとして、チャネル層112の上側の層に実施例1
〜3のいずれかを用い、チャネル層112の下側の層に
実施例4〜6のいずれかを用いることによって、様々な
構造の2次元電子ガス電界効果トランジスタが得られ
る。本実施の形態では、単一の電子供給層を有する構造
に対して2倍のキャリア濃度を有し、かつ移動度の高い
トランジスタ構造が、成長中断時間の広い範囲で再現性
良く得られる。
【0149】
【発明の効果】本発明の電界効果トランジスタによれ
ば、次の効果が得られ、また、本発明の電界効果トラン
ジスタの製造方法によれば、次の効果を有する電界効果
トランジスタを得ることができる。即ち、第1の効果
は、V族がAsであり、かつIII族として少なくともG
aを含むIII―V族化合物半導体からなるチャネル層と
V族がPであるIII―V族化合物半導体からなる電子供
給層の間で高い移動度を有する2次元電子ガスが得られ
ることである。
ば、次の効果が得られ、また、本発明の電界効果トラン
ジスタの製造方法によれば、次の効果を有する電界効果
トランジスタを得ることができる。即ち、第1の効果
は、V族がAsであり、かつIII族として少なくともG
aを含むIII―V族化合物半導体からなるチャネル層と
V族がPであるIII―V族化合物半導体からなる電子供
給層の間で高い移動度を有する2次元電子ガスが得られ
ることである。
【0150】その理由を以下に説明する。チャネル層と
電子供給層との間にサブチャネル層を挿入したことによ
り、電子供給層側に組成変化の緩やかな界面層が形成さ
れず、伝導帯ポテンシャル変化の極めて急峻なヘテロ界
面が得られるため、電子はチャネル層およびサブチャネ
ル層に強く閉じ込められる。さらに、チャネル層側に移
動度の低いGaP界面層が形成されないため、チャネル
層とサブチャネル層はいずれも移動度の高い半導体で構
成されており、ここに閉じ込められた電子は高い移動度
を示す。
電子供給層との間にサブチャネル層を挿入したことによ
り、電子供給層側に組成変化の緩やかな界面層が形成さ
れず、伝導帯ポテンシャル変化の極めて急峻なヘテロ界
面が得られるため、電子はチャネル層およびサブチャネ
ル層に強く閉じ込められる。さらに、チャネル層側に移
動度の低いGaP界面層が形成されないため、チャネル
層とサブチャネル層はいずれも移動度の高い半導体で構
成されており、ここに閉じ込められた電子は高い移動度
を示す。
【0151】第2の効果は、前記サブチャネル層の挿入
が、2次元電子ガスとオーミック電極の間の抵抗の増大
を伴わないことである。その理由は、電子親和力の大き
いサブチャネル層が、2次元電子ガスの蓄積される層と
なり、2次元電子ガスとオーミック電極の間に、電子の
流れを妨げるポテンシャル障壁を形成しないためであ
る。
が、2次元電子ガスとオーミック電極の間の抵抗の増大
を伴わないことである。その理由は、電子親和力の大き
いサブチャネル層が、2次元電子ガスの蓄積される層と
なり、2次元電子ガスとオーミック電極の間に、電子の
流れを妨げるポテンシャル障壁を形成しないためであ
る。
【0152】第3の効果は、高移動度を有する2次元電
子ガスが得られる成長中断条件の範囲が広く、大量生産
に適しているということである。その理由は、サブチャ
ネル層を成長した後の成長中断の時間を長くしても、ヘ
テロ界面の急峻性は損なわれず、高移動度を有する2次
元電子ガスが得られ、前記成長中断時間に対する上限が
著しく緩和されるためである。
子ガスが得られる成長中断条件の範囲が広く、大量生産
に適しているということである。その理由は、サブチャ
ネル層を成長した後の成長中断の時間を長くしても、ヘ
テロ界面の急峻性は損なわれず、高移動度を有する2次
元電子ガスが得られ、前記成長中断時間に対する上限が
著しく緩和されるためである。
【図1】本発明の電界効果トランジスタの第1の実施の
形態を表し、(A)は積層構造を示す概略断面図、
(B)は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャート、(C)は(A)の
積層構造の伝導帯ポテンシャル分布を示すダイアグラム
である。
形態を表し、(A)は積層構造を示す概略断面図、
(B)は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャート、(C)は(A)の
積層構造の伝導帯ポテンシャル分布を示すダイアグラム
である。
【図2】本発明の電界効果トランジスタの第1実施例を
表し、(A)は積層構造を示す断面図、(B)は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
表し、(A)は積層構造を示す断面図、(B)は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
【図3】本発明の電界効果トランジスタの第2実施例を
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャート、(C)は成長中断時間T
に対する移動度の変化を表すグラフである。
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャート、(C)は成長中断時間T
に対する移動度の変化を表すグラフである。
【図4】本発明の電界効果トランジスタの第3実施例を
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
【図5】(A)〜(D)は、本発明の電界効果トランジ
スタの第1の実施の形態の他の実施例の積層構造を示す
概略断面図である。
スタの第1の実施の形態の他の実施例の積層構造を示す
概略断面図である。
【図6】本発明の電界効果トランジスタの第2の実施の
形態を表し、(A)は積層構造を示す概略断面図、
(B)は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャートである。
形態を表し、(A)は積層構造を示す概略断面図、
(B)は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャートである。
【図7】本発明の電界効果トランジスタの第4実施例を
表し、(A)は積層構造を示す断面図、(B)は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
表し、(A)は積層構造を示す断面図、(B)は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
【図8】本発明の電界効果トランジスタの第5実施例を
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
【図9】本発明の電界効果トランジスタの第6実施例を
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
表し、(A)は積層構造を示す概略断面図、(B)は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
【図10】(A)〜(D)は、本発明の電界効果トラン
ジスタの第2の実施の形態の他の実施例の積層構造を示
す概略断面図である。
ジスタの第2の実施の形態の他の実施例の積層構造を示
す概略断面図である。
【図11】本発明の電界効果トランジスタの第3の実施
の形態の積層構造を示す概略断面図である。
の形態の積層構造を示す概略断面図である。
【図12】従来技術の電界効果トランジスタを説明する
もので、(A)は従来技術の積層構造を示す断面図であ
り、(B)は理想的なヘテロ界面が形成されたときの、
(C)はIn―Ga―As―P界面層が存在するときの
伝導帯ポテンシャル分布を示すぞれぞれダイアグラムで
ある。
もので、(A)は従来技術の積層構造を示す断面図であ
り、(B)は理想的なヘテロ界面が形成されたときの、
(C)はIn―Ga―As―P界面層が存在するときの
伝導帯ポテンシャル分布を示すぞれぞれダイアグラムで
ある。
【図13】従来技術の電界効果トランジスタの積層構造
を示す断面図である。
を示す断面図である。
111 III―V族化合物半導体基板 112 チャネル層 113 サブチャネル層 114 電子供給層 120、624 チャネル層112成長工程 121、123、621、623 成長中断工程 122、622 サブチャネル層113成長工程 124、620 電子供給層114成長工程 211 半絶縁性GaAs基板 212 チャネル層 213、313、413、513 サブチャネル層 214 電子供給層 215、716 キャップ層 216、717 ソース電極 217、718 ドレイン電極 218、719 ゲート電極 220 チャネル層212成長工程 221、223、225、323、423 成長中断工
程 222 サブチャネル層213成長工程 224 電子供給層214成長工程 226 キャップ層215成長工程 322 サブチャネル層313成長工程 422 サブチャネル層413成長工程 611 III―V族化合物半導体基板 613 電子供給層 614 サブチャネル層 615 チャネル層 711 半絶縁性GaAs基板 712 バッファ層 713 電子供給層 714、814、914、1014 サブチャネル層 715 チャネル層 720 電子供給層713成長工程 721、723、725、823、923 成長中断工
程 722 サブチャネル層714成長工程 724 チャネル層715成長工程 726 キャップ層716成長工程 822 サブチャネル層814成長工程 922 サブチャネル層414成長工程 1211、1311 半絶縁性GaAs基板 1212、1312 チャネル層 1213、1314 電子供給層 1214、1315 キャップ層 1215、1316 ソース電極 1216、1317 ゲート電極 1217、1318 ドレイン電極 1218 In−Ga−As−P界面領域 1313 歪スペーサ層
程 222 サブチャネル層213成長工程 224 電子供給層214成長工程 226 キャップ層215成長工程 322 サブチャネル層313成長工程 422 サブチャネル層413成長工程 611 III―V族化合物半導体基板 613 電子供給層 614 サブチャネル層 615 チャネル層 711 半絶縁性GaAs基板 712 バッファ層 713 電子供給層 714、814、914、1014 サブチャネル層 715 チャネル層 720 電子供給層713成長工程 721、723、725、823、923 成長中断工
程 722 サブチャネル層714成長工程 724 チャネル層715成長工程 726 キャップ層716成長工程 822 サブチャネル層814成長工程 922 サブチャネル層414成長工程 1211、1311 半絶縁性GaAs基板 1212、1312 チャネル層 1213、1314 電子供給層 1214、1315 キャップ層 1215、1316 ソース電極 1216、1317 ゲート電極 1217、1318 ドレイン電極 1218 In−Ga−As−P界面領域 1313 歪スペーサ層
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F045 AA04 AB09 AB10 AB11 AB12 AB17 AB18 AB19 AC01 AC08 AC09 AD10 AE23 AF04 BB05 BB08 DA52 EE12 EE18 5F102 GB01 GC01 GD01 GJ05 GJ06 GL04 GL05 GM04 GN05 GQ01 GQ02 GR04 GS02 GT03 HC01 HC11 HC21
Claims (19)
- 【請求項1】 III−V族半導体基板と、チャネル層
と、電子供給層と、ゲート電極とを備え、前記電子供給
層と前記チャネル層とのヘテロ界面に生じる二次元電子
ガスを前記ゲート電極により制御する電界効果トランジ
スタにおいて、 前記チャネル層が、V族がAsであり、かつIII族とし
て少なくともGaを含むIII―V族化合物半導体で構成
され、 前記電子供給層が、前記チャネル層よりも電子親和力が
小さく、V族がPであるIII―V族化合物半導体で構成
され、 前記チャネル層と前記電子供給層との間に介在するサブ
チャネル層を備え、前記サブチャネル層が、前記電子供
給層よりも大きい電子親和力を有し、III族元素として
In、V族元素としてAs、Pのみをその構成要素とす
るIII―V族化合物半導体で構成されることを特徴とす
る電界効果トランジスタ。 - 【請求項2】 請求項1記載の電界効果トランジスタに
おいて、 前記半導体基板の上に、前記チャネル層、前記サブチャ
ネル層、及び前記電子供給層の順に積層されている構造
を有することを特徴とする電界効果トランジスタ。 - 【請求項3】 請求項1記載の電界効果トランジスタに
おいて、 前記半導体基板の上に、前記電子供給層、前記サブチャ
ネル層、及び前記チャネル層の順に積層されている構造
を有することを特徴とする電界効果トランジスタ。 - 【請求項4】 請求項1記載の電界効果トランジスタに
おいて、 前記半導体基板の上に、前記電子供給層、前記サブチャ
ネル層、前記チャネル層、前記サブチャネル層、及び前
記電子供給層の順に積層されている構造を有することを
特徴とする電界効果トランジスタ。 - 【請求項5】 請求項1〜4のいずれかに記載の電界効
果トランジスタにおいて、 前記III―V族半導体基板が、GaAs又はInP基板
であり、前記チャネル層がGaAs、InGaAs、又
はInAlGaAsであり、前記電子供給層がInGa
P、AlInGaP、AlInP、InP、GaP、A
lP、AlGaP、InGaAsP、又はAlGaIn
AsPであることを特徴とする電界効果トランジスタ。 - 【請求項6】 請求項1〜5のいずれかに記載の電界効
果トランジスタにおいて、 前記III―V族半導体基板がGaAs基板であり、前記
チャネル層がGaAs又はInGaAsであり、前記電
子供給層がInGaP又はAlInGaPであることを
特徴とする電界効果トランジスタ。 - 【請求項7】 請求項1〜5のいずれかに記載の電界効
果トランジスタにおいて、 前記III―V族半導体基板がInP基板であり、前記チ
ャネル層がInGaAsであり、前記電子供給層がIn
Pであることを特徴とする電界効果トランジスタ。 - 【請求項8】 請求項1〜7のいずれかに記載の電界効
果トランジスタにおいて、 前記サブチャネル層が、InAsP、InP、InAs
のいずれかよりなる層を少なくとも一層以上含むことを
特徴とする電界効果トランジスタ。 - 【請求項9】 請求項8記載の電界効果トランジスタに
おいて、 前記サブチャネル層が、InP、InAsPの二層で構
成され、InAsPが前記チャネル層側に存在すること
を特徴とする電界効果トランジスタ。 - 【請求項10】 請求項8記載の電界効果トランジスタ
において、 前記サブチャネル層が、InAsP、InAsの二層で
構成され、InAsがチャネル層側に存在することを特
徴とする電界効果トランジスタ。 - 【請求項11】 請求項8の記載の電界効果トランジス
タにおいて、 前記サブチャネル層がInP、InAsの二層で構成さ
れ、InAsがチャネル層側に存在することを特徴とす
る電界効果トランジスタ。 - 【請求項12】 請求項8記載の電界効果トランジスタ
において、 前記サブチャネル層がInP、InAsP、InAsの
三層で構成され、前記チャネル層側から前記電子供給層
側に向かってInAs、InAsP、InPの順に並ん
でいることを特徴とする電界効果トランジスタ。 - 【請求項13】 請求項8、9、10及び12のいずれ
かに記載の電界効果トランジスタにおいて、 前記サブチャネル層中のInAsPのP組成が前記チャ
ネル層側から前記電子供給層側に近づくに従って高くな
ることを特徴とする電界効果トランジスタ。 - 【請求項14】 III−V族半導体基板上に、V族がA
sであり、かつIII族として少なくともGaを含むIII―
V族化合物半導体で構成されるチャネル層を有機金属気
相成長法により成膜するチャネル層成膜工程と、 前記チャネル層成膜工程で用いたAs原料ガスが雰囲気
中に残っている状態でIn原料ガス及びP原料ガスを導
入して、雰囲気中のAsを使い切ってInAsPからな
る第1サブチャネル層を有機金属気相成長法により成膜
する工程と、 InPからなる第2サブチャネル層を有機金属気相成長
法により成膜する工程と、 前記チャネル層及び前記サブチャネル層よりも電子親和
力が小さく、V族がPであるIII―V族化合物半導体で
構成される電子供給層を有機金属気相成長法により成膜
する電子供給層成膜工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項15】 III−V族半導体基板上に、V族がA
sであり、かつIII族として少なくともGaを含むIII―
V族化合物半導体で構成されるチャネル層を有機金属気
相成長法により成膜するチャネル層成膜工程と、 前記チャネル層成膜工程で用いたAs原料ガスを雰囲気
中に流しながらIn原料ガス及びP原料ガスを導入して
InAsPからなる第1サブチャネル層を有機金属気相
成長法により成膜する工程と、 P原料ガスを導入して雰囲気を前記P原料ガスで置換す
る成長中断工程と、 前記チャネル層及び前記サブチャネル層よりも電子親和
力が小さく、V族がPであるIII―V族化合物半導体で
構成される電子供給層を有機金属気相成長法により成膜
する電子供給層成膜工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項16】 III−V族半導体基板上に、V族がA
sであり、かつIII族として少なくともGaを含むIII―
V族化合物半導体で構成されるチャネル層を有機金属気
相成長法により成膜するチャネル層成膜工程と、 In原料ガス及びAs原料ガスを導入してInAsで構
成される第1サブチャネル層を有機金属気相成長法によ
り成膜するサブチャネル層成膜工程と、 P原料ガスを導入して雰囲気を前記P原料ガスで置換し
てInAsPで構成される第2サブチャネル層を形成す
る成長中断工程と、 前記チャネル層及び前記サブチャネル層よりも電子親和
力が小さく、V族がPであるIII―V族化合物半導体で
構成される電子供給層を有機金属気相成長法により成膜
する電子供給層成膜工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項17】 III−V族半導体基板上に、V族がP
であるIII―V族化合物半導体で構成される電子供給層
を有機金属気相成長法により成膜する電子供給層成膜工
程と、 前記電子供給層成膜工程で用いたP原料ガスが雰囲気中
に残っている状態でIn原料ガス及びAs原料ガスを導
入して、雰囲気中のPを使い切ってInAsPからな
り、前記電子供給層より大きい電子親和力を有する第1
サブチャネル層を有機金属気相成長法により成膜する工
程と、 InAsからなる第2サブチャネル層を有機金属気相成
長法により成膜する工程と、 V族がAsであり、かつIII族として少なくともGaを
含むIII―V族化合物半導体で構成され、前記電子供給
層より大きい電子親和力を有するチャネル層を有機金属
気相成長法により成膜するチャネル層成膜工程とを有す
ることを特徴とする電界効果トランジスタの製造方法。 - 【請求項18】 III−V族半導体基板上に、V族がP
であるIII―V族化合物半導体で構成される電子供給層
を有機金属気相成長法により成膜する電子供給層成膜工
程と、 前記電子供給層成膜工程で用いたP原料ガスを雰囲気中
に流しながらIn原料ガス及びAs原料ガスを導入して
InAsPからなり、前記電子供給層より電子親和力が
大きい第1サブチャネル層を有機金属気相成長法により
成膜する工程と、 Asの原料ガスを導入して、雰囲気をAs原料ガスで置
換する成長中断工程と、 V族がAsであり、かつIII族として少なくともGaを
含むIII―V族化合物半導体で構成され、前記電子供給
層より電子親和力が大きいチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程とを有すること
を特徴とする電界効果トランジスタの製造方法。 - 【請求項19】 III−V族半導体基板上に、V族がP
であるIII―V族化合物半導体で構成される電子供給層
を有機金属気相成長法により成膜する電子供給層成膜工
程と、 In原料ガスを導入してInPより構成され、前記電子
供給層より電子親和力が大きい第1サブチャネル層を有
機金属気相成長法により形成する第1サブチャネル層成
膜工程と、 As原料ガスを導入して雰囲気を前記As原料ガスで置
換してInAsPから構成される第2サブチャネル層を
形成する成長中断工程と、 V族がAsであり、かつIII族として少なくともGaを
含むIII―V族化合物半導体で構成され、前記電子供給
層より電子親和力が大きいチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程とを有すること
を特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11057684A JP2000260978A (ja) | 1999-03-04 | 1999-03-04 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11057684A JP2000260978A (ja) | 1999-03-04 | 1999-03-04 | 電界効果トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000260978A true JP2000260978A (ja) | 2000-09-22 |
Family
ID=13062776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11057684A Pending JP2000260978A (ja) | 1999-03-04 | 1999-03-04 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000260978A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004112111A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Chemical Company, Limited | 化合物半導体、その製造方法及び化合物半導体素子 |
JP2005333095A (ja) * | 2003-06-13 | 2005-12-02 | Sumitomo Chemical Co Ltd | 化合物半導体、その製造方法及び化合物半導体素子 |
-
1999
- 1999-03-04 JP JP11057684A patent/JP2000260978A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004112111A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Chemical Company, Limited | 化合物半導体、その製造方法及び化合物半導体素子 |
JP2005333095A (ja) * | 2003-06-13 | 2005-12-02 | Sumitomo Chemical Co Ltd | 化合物半導体、その製造方法及び化合物半導体素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7329908B2 (en) | Nitride-based compound semiconductor electron device including a buffer layer structure | |
US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
JPH06168960A (ja) | Iii−v族化合物半導体装置 | |
CN111406306A (zh) | 半导体装置的制造方法、半导体装置 | |
JP4757370B2 (ja) | エピタキシャル基板の製造方法 | |
JPH11261052A (ja) | 高移動度トランジスタ | |
US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP2013021024A (ja) | トランジスタ素子 | |
JP2000260978A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP5119644B2 (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
WO2010116701A1 (ja) | 半導体基板の製造方法および半導体基板 | |
JP3271619B2 (ja) | 電界効果トランジスタ | |
JP2005142250A (ja) | 高電子移動度トランジスタ | |
CN113659006B (zh) | 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法 | |
JP2007103925A (ja) | 半導体装置及びその製造方法 | |
JP3338911B2 (ja) | 半導体装置とその製造方法 | |
JPH10284510A (ja) | 半導体基板 | |
WO2020161791A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP2001308315A (ja) | Iii−v族化合物半導体エピタキシャルウェハ | |
JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 |