JP2000260978A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JP2000260978A JP2000260978A JP11057684A JP5768499A JP2000260978A JP 2000260978 A JP2000260978 A JP 2000260978A JP 11057684 A JP11057684 A JP 11057684A JP 5768499 A JP5768499 A JP 5768499A JP 2000260978 A JP2000260978 A JP 2000260978A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- layer
- sub
- electron supply
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 Ｖ族がＡｓであるチャネル層とＶ族がＰであ
る電子供給層を有する２次元電子ガス電界効果トランジ
スタに関し、高性能を発揮でき、かつ、大量生産に適し
た積層構造及び製造方法を提供する。 【解決手段】 チャネル層１１２と電子供給層１１４と
の間に電子供給層１１４よりも大きい電子親和力を有
し、III族元素としてＩｎ、Ｖ族元素としてＡｓ、Ｐの
みをその構成要素とするIII―Ｖ族化合物半導体で構成
されるサブチャネル層１１３を挿入する。また、チャネ
ル層成膜工程と電子供給層との間にサブチャネル層成膜
工程を設ける。
る電子供給層を有する２次元電子ガス電界効果トランジ
スタに関し、高性能を発揮でき、かつ、大量生産に適し
た積層構造及び製造方法を提供する。 【解決手段】 チャネル層１１２と電子供給層１１４と
の間に電子供給層１１４よりも大きい電子親和力を有
し、III族元素としてＩｎ、Ｖ族元素としてＡｓ、Ｐの
みをその構成要素とするIII―Ｖ族化合物半導体で構成
されるサブチャネル層１１３を挿入する。また、チャネ
ル層成膜工程と電子供給層との間にサブチャネル層成膜
工程を設ける。
Description
【０００１】
【発明の利用分野】本発明は、III―Ｖ族化合物ヘテロ
接合電界効果トランジスタ及びその製造方法に関し、特
にヘテロ界面での２次元電子ガスを利用した電界効果ト
ランジスタおよびその製造方法に関する。
接合電界効果トランジスタ及びその製造方法に関し、特
にヘテロ界面での２次元電子ガスを利用した電界効果ト
ランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】III―Ｖ族化合物半導体基板上にノンド
ープIII―Ｖ族化合物半導体層とｎ型III―Ｖ化合物半導
体層を形成したときにそのヘテロ接合界面に発生する高
い移動度の２次元電子ガス濃度をゲート電極により制御
する高電子移動度トランジスタ（ＨＥＭＴ）が知られて
いる。
ープIII―Ｖ族化合物半導体層とｎ型III―Ｖ化合物半導
体層を形成したときにそのヘテロ接合界面に発生する高
い移動度の２次元電子ガス濃度をゲート電極により制御
する高電子移動度トランジスタ（ＨＥＭＴ）が知られて
いる。
【０００３】従来、ヘテロ界面での２次元電子ガスを利
用した電界効果トランジスタは、主としてＧａＡｓ基板
上にアンドープＧａＡｓの電子走行層（チャネル層）を
エピタキシャル成長し、その上にｎ型ＡｌＧａＡｓの電
子供給層をエピタキシャル成長した構成を用いている。
電子供給層には、ｎ型不純物として通常Ｓｉが高濃度に
ドープされ、電子走行層に電子をキャリアとして供給す
る。
用した電界効果トランジスタは、主としてＧａＡｓ基板
上にアンドープＧａＡｓの電子走行層（チャネル層）を
エピタキシャル成長し、その上にｎ型ＡｌＧａＡｓの電
子供給層をエピタキシャル成長した構成を用いている。
電子供給層には、ｎ型不純物として通常Ｓｉが高濃度に
ドープされ、電子走行層に電子をキャリアとして供給す
る。
【０００４】ＳｉドープのＡｌＧａＡｓには、ＤＸセン
タと呼ばれる深い準位が形成される。このＤＸセンタの
ため、ＡｌＧａＡｓ／ＧａＡｓヘテロ界面の２次元電子
ガスを利用した電界効果トランジスタの素子特性は制限
される。特に、液体窒素温度等の低温動作をさせようと
すると、ＤＸセンタが特性を著しく低下させてしまう。
タと呼ばれる深い準位が形成される。このＤＸセンタの
ため、ＡｌＧａＡｓ／ＧａＡｓヘテロ界面の２次元電子
ガスを利用した電界効果トランジスタの素子特性は制限
される。特に、液体窒素温度等の低温動作をさせようと
すると、ＤＸセンタが特性を著しく低下させてしまう。
【０００５】このため、ＤＸセンタを含まない電子供給
層を用いる構造が注目されるようになっている。ＤＸセ
ンタを含まない電子供給層の材料としては、ＩｎＧａＰ
系やＩｎＡｌＡｓ系等が注目されている。
層を用いる構造が注目されるようになっている。ＤＸセ
ンタを含まない電子供給層の材料としては、ＩｎＧａＰ
系やＩｎＡｌＡｓ系等が注目されている。
【０００６】電子供給層にｎ型ＩｎＧａＰを利用した２
次元電子ガス電界効果トランジスタは、例えば特公平７
―３２２４７号公報に記載されている。図１２（Ａ）に
その積層構造を示す。この電界効果トランジスタは、半
絶縁性ＧａＡｓ基板１２１１、アンドープＧａＡｓチャ
ネル層１２１２、ｎ型ＩｎＧａＰ電子供給層１２１３、
ｎ型ＧａＡｓキャップ層１２１４、ソース電極１２１
５、ゲート電極１２１６、ドレイン電極１２１７により
構成される。この電界効果トランジスタでは、ｎ型Ｉｎ
ＧａＰ電子供給層１２１３とアンドープＧａＡｓチャネ
ル層１２１２とのヘテロ界面に蓄積される２次元電子ガ
スを利用している。
次元電子ガス電界効果トランジスタは、例えば特公平７
―３２２４７号公報に記載されている。図１２（Ａ）に
その積層構造を示す。この電界効果トランジスタは、半
絶縁性ＧａＡｓ基板１２１１、アンドープＧａＡｓチャ
ネル層１２１２、ｎ型ＩｎＧａＰ電子供給層１２１３、
ｎ型ＧａＡｓキャップ層１２１４、ソース電極１２１
５、ゲート電極１２１６、ドレイン電極１２１７により
構成される。この電界効果トランジスタでは、ｎ型Ｉｎ
ＧａＰ電子供給層１２１３とアンドープＧａＡｓチャネ
ル層１２１２とのヘテロ界面に蓄積される２次元電子ガ
スを利用している。
【０００７】２次元電子ガスが高い移動度を示しその性
能を十分に発揮するためには、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成する必要がある。図１２
（Ｂ）は、このような理想的なヘテロ接合が形成された
ときの伝導帯のポテンシャル分布である。ｎ型ＩｎＧａ
Ｐ電子供給層１２１３からアンドープＧａＡｓチャネル
層１２１２にかけて、極めて急峻なポテンシャル変化を
示している。このような急峻なポテンシャル変化は高い
閉じこめ効果を示すために、このヘテロ界面に蓄積され
た２次元電子ガスは高い移動度を示す。
能を十分に発揮するためには、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成する必要がある。図１２
（Ｂ）は、このような理想的なヘテロ接合が形成された
ときの伝導帯のポテンシャル分布である。ｎ型ＩｎＧａ
Ｐ電子供給層１２１３からアンドープＧａＡｓチャネル
層１２１２にかけて、極めて急峻なポテンシャル変化を
示している。このような急峻なポテンシャル変化は高い
閉じこめ効果を示すために、このヘテロ界面に蓄積され
た２次元電子ガスは高い移動度を示す。
【０００８】ところが、実際にＶ族がＡｓであるIII―
Ｖ族化合物半導体とＶ族がＰであるIII―Ｖ族化合物半
導体との間で、原子層オーダーで平坦かつ急峻なヘテロ
接合を形成するのは困難であるとされている。その理由
を以下に説明する。
Ｖ族化合物半導体とＶ族がＰであるIII―Ｖ族化合物半
導体との間で、原子層オーダーで平坦かつ急峻なヘテロ
接合を形成するのは困難であるとされている。その理由
を以下に説明する。
【０００９】Ｖ族がＰであるIII―Ｖ族化合物半導体を
含む半導体装置の大量生産を考えると、蒸気圧が高く可
燃性のＰを取り扱える有機金属気相成長（ＭＯＶＰＥ）
法が適しており、また大面積における高い均一性を保持
するためには、減圧成長室内でエピタキシャル成長を行
う減圧ＭＯＶＰＥ法が望ましいと考えられる。
含む半導体装置の大量生産を考えると、蒸気圧が高く可
燃性のＰを取り扱える有機金属気相成長（ＭＯＶＰＥ）
法が適しており、また大面積における高い均一性を保持
するためには、減圧成長室内でエピタキシャル成長を行
う減圧ＭＯＶＰＥ法が望ましいと考えられる。
【００１０】このような成長方法を用いてヘテロ接合を
形成する場合、下の層を成長後、気相中に残留したIII
族成分が上の層へ取り込まれるのを防ぐため、成長中断
が設けられる。すなわち、III族原料とＶ族原料の両方
を成長室内に供給して所望の厚さの下の層を成長した
後、III族原料の供給を停止し、Ｖ族原料のみを成長室
内に供給して成長中断を行う。このとき、Ｖ族原料の供
給も停止することはできない。その理由は、蒸気圧の高
いＶ族は成長表面から脱離しやすく、Ｖ族原料の供給を
停止すると、成長した下の層の成分が再蒸発して成長表
面の平坦性が損なわれるためである。
形成する場合、下の層を成長後、気相中に残留したIII
族成分が上の層へ取り込まれるのを防ぐため、成長中断
が設けられる。すなわち、III族原料とＶ族原料の両方
を成長室内に供給して所望の厚さの下の層を成長した
後、III族原料の供給を停止し、Ｖ族原料のみを成長室
内に供給して成長中断を行う。このとき、Ｖ族原料の供
給も停止することはできない。その理由は、蒸気圧の高
いＶ族は成長表面から脱離しやすく、Ｖ族原料の供給を
停止すると、成長した下の層の成分が再蒸発して成長表
面の平坦性が損なわれるためである。
【００１１】このように、成長中断中にＶ族原料の供給
を停止できず、また、成長室雰囲気中に存在する下の層
のＶ族成分を瞬時に上の層のＶ族成分に置換することが
極めて困難であるために、上の層の成長開始直後には、
下の層のＶ族成分が成長室雰囲気中に残留しており、こ
れが上の層に取り込まれる。例えば、上述の図１２
（Ａ）のように、アンドープＧａＡｓチャネル層１２１
２上にｎ型ＩｎＧａＰ電子供給層１２１３を成長する場
合には、下のチャネル層１２１２のＶ族成分であるＡｓ
が上の電子供給層１２１３中に取り込まれ、界面近傍に
Ｉｎ―Ｇａ―Ａｓ―Ｐ層が形成される。以上が、Ｖ族が
ＡｓであるIII―Ｖ族化合物半導体とＶ族がＰであるIII
―Ｖ族化合物半導体との間で、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成するのが困難な理由である。
を停止できず、また、成長室雰囲気中に存在する下の層
のＶ族成分を瞬時に上の層のＶ族成分に置換することが
極めて困難であるために、上の層の成長開始直後には、
下の層のＶ族成分が成長室雰囲気中に残留しており、こ
れが上の層に取り込まれる。例えば、上述の図１２
（Ａ）のように、アンドープＧａＡｓチャネル層１２１
２上にｎ型ＩｎＧａＰ電子供給層１２１３を成長する場
合には、下のチャネル層１２１２のＶ族成分であるＡｓ
が上の電子供給層１２１３中に取り込まれ、界面近傍に
Ｉｎ―Ｇａ―Ａｓ―Ｐ層が形成される。以上が、Ｖ族が
ＡｓであるIII―Ｖ族化合物半導体とＶ族がＰであるIII
―Ｖ族化合物半導体との間で、原子層オーダーで平坦か
つ急峻なヘテロ接合を形成するのが困難な理由である。
【００１２】図１２（Ｃ）には、このようなＩｎ―Ｇａ
―Ａｓ―Ｐ界面領域が存在する場合の伝導帯のポテンシ
ャル分布を示す。Ｉｎ―Ｇａ―Ａｓ―Ｐ界面領域１２１
８では、ｎ型ＩｎＧａＰ層１２１３側ではＰの組成が高
く、アンドープＧａＡｓ層１２１２側ではＡｓの組成が
高い緩やかな組成変化をしていると考えられ、そのた
め、伝導帯のポテンシャルはｎ型ＩｎＧａＰ層１２１３
側からアンドープＧａＡｓ層１２１２側にかけて緩やか
に変化すると考えられる。このようにヘテロ界面での組
成およびポテンシャル変化が緩やかになると閉じこめ効
果は低減し、２次元電子ガスの電子供給層１２１３への
滲み出しが増大するために、この２次元電子ガスの移動
度は大幅に低減してしまう。
―Ａｓ―Ｐ界面領域が存在する場合の伝導帯のポテンシ
ャル分布を示す。Ｉｎ―Ｇａ―Ａｓ―Ｐ界面領域１２１
８では、ｎ型ＩｎＧａＰ層１２１３側ではＰの組成が高
く、アンドープＧａＡｓ層１２１２側ではＡｓの組成が
高い緩やかな組成変化をしていると考えられ、そのた
め、伝導帯のポテンシャルはｎ型ＩｎＧａＰ層１２１３
側からアンドープＧａＡｓ層１２１２側にかけて緩やか
に変化すると考えられる。このようにヘテロ界面での組
成およびポテンシャル変化が緩やかになると閉じこめ効
果は低減し、２次元電子ガスの電子供給層１２１３への
滲み出しが増大するために、この２次元電子ガスの移動
度は大幅に低減してしまう。
【００１３】このように、Ｖ族がＡｓであるIII―Ｖ族
化合物半導体とＶ族がＰであるIII―Ｖ族化合物半導体
との間のヘテロ接合に蓄積される２次元電子ガスを利用
した電界効果トランジスタの作製においては、前記ヘテ
ロ界面を原子層オーダーで平坦かつ急峻に形成すること
が困難であり、前記２次元電子ガスが期待したような高
い移動度を示さないという問題がある。
化合物半導体とＶ族がＰであるIII―Ｖ族化合物半導体
との間のヘテロ接合に蓄積される２次元電子ガスを利用
した電界効果トランジスタの作製においては、前記ヘテ
ロ界面を原子層オーダーで平坦かつ急峻に形成すること
が困難であり、前記２次元電子ガスが期待したような高
い移動度を示さないという問題がある。
【００１４】上述のようなＩｎ―Ｇａ―Ａｓ―Ｐ界面領
域の形成を抑制する成長中断の方法として、下の層のＶ
族原料の供給を停止すると同時に上の層のＶ族原料のみ
を成長室内に導入して成長中断を行うという方法が用い
られる。これについては、例えば大堀ら（Ｔ．Ｏｈｏｒ
ｉ ｅｔ ａｌ．）がジャーナル・オブ・クリスタル・
グロウス、１９８８年、第９３巻、９０５頁（Ｊｏｕｎ
ａｌ ｏｆ Ｃｒｉｓｔａｌ Ｇｒｏｗｔｈ，ＶＯＬ．
９３，Ｐ．９０５）に報告している。
域の形成を抑制する成長中断の方法として、下の層のＶ
族原料の供給を停止すると同時に上の層のＶ族原料のみ
を成長室内に導入して成長中断を行うという方法が用い
られる。これについては、例えば大堀ら（Ｔ．Ｏｈｏｒ
ｉ ｅｔ ａｌ．）がジャーナル・オブ・クリスタル・
グロウス、１９８８年、第９３巻、９０５頁（Ｊｏｕｎ
ａｌ ｏｆ Ｃｒｉｓｔａｌ Ｇｒｏｗｔｈ，ＶＯＬ．
９３，Ｐ．９０５）に報告している。
【００１５】この報告では、ＧａＡｓチャネル層上にｎ
型ＩｎＧａＰ電子供給層をＭＯＶＰＥ成長させる場合の
各原料ガスの成長室内への導入手順を次のようにしてい
る。
型ＩｎＧａＰ電子供給層をＭＯＶＰＥ成長させる場合の
各原料ガスの成長室内への導入手順を次のようにしてい
る。
【００１６】まず、所望の厚さのＧａＡｓ層を成長した
後、III族原料であるトリメチルガリウム（ＴＭＧ）と
Ｖ族原料であるアルシン（ＡｓＨ3）の供給を停止し、
同時に次のＩｎＧａＰ層のＶ族原料であるホスフィン
（ＰＨ3）のみを成長室内に導入してＴ1秒間の成長中断
を行い、その後、ＩｎＧａＰ層のIII族原料であるトリ
メチルインジウム（ＴＭＩ）とＴＭＧを成長室内に導入
して、ＩｎＧａＰ層の成長を開始するというものであ
る。この報告では、成長中断時間Ｔ1を最適化すること
により、ＩｎＧａＰ／ＧａＡｓヘテロ接合で、高い移動
度を示す２次元電子ガスが得られたとしている。
後、III族原料であるトリメチルガリウム（ＴＭＧ）と
Ｖ族原料であるアルシン（ＡｓＨ3）の供給を停止し、
同時に次のＩｎＧａＰ層のＶ族原料であるホスフィン
（ＰＨ3）のみを成長室内に導入してＴ1秒間の成長中断
を行い、その後、ＩｎＧａＰ層のIII族原料であるトリ
メチルインジウム（ＴＭＩ）とＴＭＧを成長室内に導入
して、ＩｎＧａＰ層の成長を開始するというものであ
る。この報告では、成長中断時間Ｔ1を最適化すること
により、ＩｎＧａＰ／ＧａＡｓヘテロ接合で、高い移動
度を示す２次元電子ガスが得られたとしている。
【００１７】また、特開平６―１６８９６０号公報に
は、Ｉｎ―Ｇａ―Ａｓ―Ｐ界面領域の形成を防止できる
結晶構造を有する２次元電子ガス電界効果トランジスタ
が記載されている。図１３はその主たる積層構造を示す
図である。この電界効果トランジスタは、半絶縁性Ｇａ
Ａｓ基板１３１１、アンドープＧａＡｓ電子走行層１３
１２、アンドープＩｎxＧａ1-xＰ（ｘ≦０．４８）歪ス
ペーサ層１３１３、ｎ型Ｉｎ0.49Ｇａ0.51Ｐ電子供給層
１３１４、ｎ型ＧａＡｓキャップ層１３１５、ソース電
極１３１６、ゲート電極１３１７、ドレイン電極１３１
８により構成される。
は、Ｉｎ―Ｇａ―Ａｓ―Ｐ界面領域の形成を防止できる
結晶構造を有する２次元電子ガス電界効果トランジスタ
が記載されている。図１３はその主たる積層構造を示す
図である。この電界効果トランジスタは、半絶縁性Ｇａ
Ａｓ基板１３１１、アンドープＧａＡｓ電子走行層１３
１２、アンドープＩｎxＧａ1-xＰ（ｘ≦０．４８）歪ス
ペーサ層１３１３、ｎ型Ｉｎ0.49Ｇａ0.51Ｐ電子供給層
１３１４、ｎ型ＧａＡｓキャップ層１３１５、ソース電
極１３１６、ゲート電極１３１７、ドレイン電極１３１
８により構成される。
【００１８】歪スペーサ層１３１３は、電子供給層１３
１４と格子整合する組成ｘ＝０．４９よりもｘの値が小
さいため、格子定数が小さくなって、基板１３１１およ
び電子供給層１３１４と格子不整を生じている。このた
め、スペーサ層１３１３には歪が発生する。
１４と格子整合する組成ｘ＝０．４９よりもｘの値が小
さいため、格子定数が小さくなって、基板１３１１およ
び電子供給層１３１４と格子不整を生じている。このた
め、スペーサ層１３１３には歪が発生する。
【００１９】この歪みにより、電子供給層１３１４から
のｎ型不純物の固相拡散が抑制され、その結果、ヘテロ
接合近傍での各層の成分の固相拡散も抑制できると記載
されている。すなわち、ヘテロ接合近傍でのＩｎ―Ｇａ
―Ａｓ―Ｐ界面領域の形成を抑制でき、高い移動度を示
す２次元電子ガスが得られるとしている。
のｎ型不純物の固相拡散が抑制され、その結果、ヘテロ
接合近傍での各層の成分の固相拡散も抑制できると記載
されている。すなわち、ヘテロ接合近傍でのＩｎ―Ｇａ
―Ａｓ―Ｐ界面領域の形成を抑制でき、高い移動度を示
す２次元電子ガスが得られるとしている。
【００２０】
【発明が解決しようとする課題】しかしながら、上の層
のＶ族原料のみを成長室内に導入して成長中断を行う方
法における問題点は、成長中断の最適条件が狭い範囲に
限定されてしまうため大量生産に適さない、ということ
である。その理由を上述の大堀らの報告を例に説明す
る。
のＶ族原料のみを成長室内に導入して成長中断を行う方
法における問題点は、成長中断の最適条件が狭い範囲に
限定されてしまうため大量生産に適さない、ということ
である。その理由を上述の大堀らの報告を例に説明す
る。
【００２１】上の層のＶ族原料であるＰＨ3のみを成長
室内に導入して行う成長中断の時間Ｔ1が短いと、下の
層のＶ族成分であるＡｓが成長室内に残留しているのを
完全に除去できず、次に成長するｎ型ＩｎＧａＰ電子供
給層にＡｓ原子が取り込まれてＩｎ―Ｇａ―Ａｓ―Ｐ界
面領域が形成されるため、２次元電子ガスの移動度は低
下する。一方、Ｔ1が長いと、ＰがＧａＡｓチャネル層
表面近傍のＡｓと置換して移動度の低いＧａＰ界面層を
形成してしまうために、この界面近傍に形成される２次
元電子ガスの移動度が低下する。
室内に導入して行う成長中断の時間Ｔ1が短いと、下の
層のＶ族成分であるＡｓが成長室内に残留しているのを
完全に除去できず、次に成長するｎ型ＩｎＧａＰ電子供
給層にＡｓ原子が取り込まれてＩｎ―Ｇａ―Ａｓ―Ｐ界
面領域が形成されるため、２次元電子ガスの移動度は低
下する。一方、Ｔ1が長いと、ＰがＧａＡｓチャネル層
表面近傍のＡｓと置換して移動度の低いＧａＰ界面層を
形成してしまうために、この界面近傍に形成される２次
元電子ガスの移動度が低下する。
【００２２】従って、この方法においては上の層のＶ族
原料のみを成長室内に導入して行われる成長中断の時間
Ｔ1に対してある最適値が存在し、高移動度を示す２次
元電子ガスを得るための条件として、Ｔ1が狭い範囲に
限定されてしまう。
原料のみを成長室内に導入して行われる成長中断の時間
Ｔ1に対してある最適値が存在し、高移動度を示す２次
元電子ガスを得るための条件として、Ｔ1が狭い範囲に
限定されてしまう。
【００２３】ところが、大量生産に適した多数枚同時成
長を行える装置では成長室が大型であり、狭い範囲の適
切な成長中断条件を成長室内全体で実現することが極め
て困難となるために、このような方法は、大量生産には
適さないと考えられる。
長を行える装置では成長室が大型であり、狭い範囲の適
切な成長中断条件を成長室内全体で実現することが極め
て困難となるために、このような方法は、大量生産には
適さないと考えられる。
【００２４】次に、特開平６―１６８９６０号公報で提
案された歪スペーサ層を有する構造における問題点は、
ソース電極やドレイン電極と２次元電子ガスとの間の抵
抗が高くなり、トランジスタの低雑音、高出力等の特性
が劣化する、ということである。
案された歪スペーサ層を有する構造における問題点は、
ソース電極やドレイン電極と２次元電子ガスとの間の抵
抗が高くなり、トランジスタの低雑音、高出力等の特性
が劣化する、ということである。
【００２５】その理由は、歪スペーサ層１３１３を形成
するＩｎxＧａ1-xＰの組成ｘは０．４８以下であり、そ
の電子親和力は電子供給層１３１４を構成するＩｎ0.49
Ｇａ0.51Ｐよりも小さい、すなわち、歪スペーサ層１３
１３は、２次元電子ガスと電子供給層１３１４の間で電
子の流れを妨げるポテンシャル障壁となり、ソース抵抗
やドレイン抵抗を増大させるためである。
するＩｎxＧａ1-xＰの組成ｘは０．４８以下であり、そ
の電子親和力は電子供給層１３１４を構成するＩｎ0.49
Ｇａ0.51Ｐよりも小さい、すなわち、歪スペーサ層１３
１３は、２次元電子ガスと電子供給層１３１４の間で電
子の流れを妨げるポテンシャル障壁となり、ソース抵抗
やドレイン抵抗を増大させるためである。
【００２６】本発明は、上記事情にかんがみてなされた
もので、III―Ｖ族化合物半導体におけるヘテロ接合界
面に発生する高い移動度の２次元電子ガス濃度をゲート
電極により制御する高電子移動度トランジスタ（ＨＥＭ
Ｔ）において、大量生産に適し、かつソース抵抗・ドレ
イン抵抗の増大を伴わずに高い移動度を示す２次元電子
ガスが形成できる電界効果トランジスタの提供を目的と
する。
もので、III―Ｖ族化合物半導体におけるヘテロ接合界
面に発生する高い移動度の２次元電子ガス濃度をゲート
電極により制御する高電子移動度トランジスタ（ＨＥＭ
Ｔ）において、大量生産に適し、かつソース抵抗・ドレ
イン抵抗の増大を伴わずに高い移動度を示す２次元電子
ガスが形成できる電界効果トランジスタの提供を目的と
する。
【００２７】また、本発明は、III―Ｖ族化合物半導体
におけるヘテロ接合界面に発生する高い移動度の２次元
電子ガス濃度をゲート電極により制御する高電子移動度
トランジスタ（ＨＥＭＴ）において、大量生産に適し、
かつソース抵抗・ドレイン抵抗の増大を伴わずに高い移
動度を示す２次元電子ガスが形成できる電界効果トラン
ジスタの製造方法の提供を目的とする。
におけるヘテロ接合界面に発生する高い移動度の２次元
電子ガス濃度をゲート電極により制御する高電子移動度
トランジスタ（ＨＥＭＴ）において、大量生産に適し、
かつソース抵抗・ドレイン抵抗の増大を伴わずに高い移
動度を示す２次元電子ガスが形成できる電界効果トラン
ジスタの製造方法の提供を目的とする。
【００２８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の電界効果トランジスタは、III−Ｖ
族半導体基板と、チャネル層と、電子供給層と、ゲート
電極とを備え、前記電子供給層と前記チャネル層とのヘ
テロ界面に生じる二次元電子ガスを前記ゲート電極によ
り制御する電界効果トランジスタにおいて、前記チャネ
ル層が、Ｖ族がＡｓであり、かつIII族として少なくと
もＧａを含むIII―Ｖ族化合物半導体で構成され、
め、請求項１記載の電界効果トランジスタは、III−Ｖ
族半導体基板と、チャネル層と、電子供給層と、ゲート
電極とを備え、前記電子供給層と前記チャネル層とのヘ
テロ界面に生じる二次元電子ガスを前記ゲート電極によ
り制御する電界効果トランジスタにおいて、前記チャネ
ル層が、Ｖ族がＡｓであり、かつIII族として少なくと
もＧａを含むIII―Ｖ族化合物半導体で構成され、
【００２９】前記電子供給層が、前記チャネル層よりも
電子親和力が小さく、Ｖ族がＰであるIII―Ｖ族化合物
半導体で構成され、前記チャネル層と前記電子供給層と
の間に介在するサブチャネル層を備え、前記サブチャネ
ル層が、前記電子供給層よりも大きい電子親和力を有
し、III族元素としてＩｎ、Ｖ族元素としてＡｓ、Ｐの
みをその構成要素とするIII―Ｖ族化合物半導体で構成
される構成としてある。
電子親和力が小さく、Ｖ族がＰであるIII―Ｖ族化合物
半導体で構成され、前記チャネル層と前記電子供給層と
の間に介在するサブチャネル層を備え、前記サブチャネ
ル層が、前記電子供給層よりも大きい電子親和力を有
し、III族元素としてＩｎ、Ｖ族元素としてＡｓ、Ｐの
みをその構成要素とするIII―Ｖ族化合物半導体で構成
される構成としてある。
【００３０】このような構成の発明によれば、チャネル
層と電子供給層との間に介在するサブチャネル層が、Ｍ
ＯＶＰＥにおけるこれらのチャネル層と電子供給層のＶ
族元素の原料ガス切り替えゾーンとして機能する。例え
ば、いずれかの層を形成した後、成長室内のＶ族元素原
料ガスを使い切るようにサブチャネル層を形成する。ま
た、いずれかの層を形成した後、同じＶ族元素の原料ガ
スを用いてサブチャネル層を形成し、その後、Ｖ族原料
ガスを他の層のＶ族原料ガスに切り替えることにより、
切り替えたＶ族元素の原料ガスでサブチャネル層のＶ族
原料ガスが置換されても、依然として移動度が高いサブ
チャネル層になるだけであるので、電子供給層側に組成
変化の緩やかな界面層が形成されるのを防ぐことがで
き、サブチャネル層と電子供給層との間のヘテロ界面で
極めて急峻なポテンシャル変化を示すと共に、チャネル
層側に移動度の低いＧａＰ界面層が形成されない。その
ため、ヘテロ界面に閉じこめられた２次元電子ガスは高
い移動度を示す。また、成長中断時間を長くしても、性
能に影響がないので、高い生産性を有する。
層と電子供給層との間に介在するサブチャネル層が、Ｍ
ＯＶＰＥにおけるこれらのチャネル層と電子供給層のＶ
族元素の原料ガス切り替えゾーンとして機能する。例え
ば、いずれかの層を形成した後、成長室内のＶ族元素原
料ガスを使い切るようにサブチャネル層を形成する。ま
た、いずれかの層を形成した後、同じＶ族元素の原料ガ
スを用いてサブチャネル層を形成し、その後、Ｖ族原料
ガスを他の層のＶ族原料ガスに切り替えることにより、
切り替えたＶ族元素の原料ガスでサブチャネル層のＶ族
原料ガスが置換されても、依然として移動度が高いサブ
チャネル層になるだけであるので、電子供給層側に組成
変化の緩やかな界面層が形成されるのを防ぐことがで
き、サブチャネル層と電子供給層との間のヘテロ界面で
極めて急峻なポテンシャル変化を示すと共に、チャネル
層側に移動度の低いＧａＰ界面層が形成されない。その
ため、ヘテロ界面に閉じこめられた２次元電子ガスは高
い移動度を示す。また、成長中断時間を長くしても、性
能に影響がないので、高い生産性を有する。
【００３１】さらに、このサブチャネル層は、電子供給
層よりも大きい電子親和力を有しているため、２次元電
子ガスとオーミック電極の間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。
層よりも大きい電子親和力を有しているため、２次元電
子ガスとオーミック電極の間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。
【００３２】請求項２記載の電界効果トランジスタは、
請求項１記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記チャネル層、前記サブチャネル
層、及び前記電子供給層の順に積層されている構造を有
する構成としてある。
請求項１記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記チャネル層、前記サブチャネル
層、及び前記電子供給層の順に積層されている構造を有
する構成としてある。
【００３３】このような構成の発明によれば、チャネル
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いＧａＰ界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、２次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いＧａＰ界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、２次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
【００３４】請求項３記載の電界効果トランジスタは、
請求項１記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、及び前記チャネル層の順に積層されている構造を有
する構成としてある。
請求項１記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、及び前記チャネル層の順に積層されている構造を有
する構成としてある。
【００３５】このような構成の発明によれば、チャネル
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いＧａＰ界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、２次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いＧａＰ界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、２次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。
【００３６】請求項４記載の電界効果トランジスタは、
請求項１記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、前記チャネル層、前記サブチャネル層、及び前記電
子供給層の順に積層されている構造を有する構成として
ある。
請求項１記載の電界効果トランジスタにおいて、前記半
導体基板の上に、前記電子供給層、前記サブチャネル
層、前記チャネル層、前記サブチャネル層、及び前記電
子供給層の順に積層されている構造を有する構成として
ある。
【００３７】このような構成の発明によれば、チャネル
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いＧａＰ界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、２次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。また、
単一の電子供給層を有する構造に対して２倍のキャリア
濃度を有する。
層と電子供給層との間にサブチャネル層を介在させるこ
とにより、チャネル層側に移動度の低いＧａＰ界面層、
および、電子供給層側に組成変化の緩やかな界面層が形
成されるのを防ぐことができる。さらに、このサブチャ
ネル層は、電子供給層よりも大きい電子親和力を有して
いるため、２次元電子ガスとオーミック電極の間で電子
の流れを妨げるポテンシャル障壁を形成しない。また、
単一の電子供給層を有する構造に対して２倍のキャリア
濃度を有する。
【００３８】請求項５記載の電界効果トランジスタは、
請求項１〜４のいずれかに記載の電界効果トランジスタ
において、前記III―Ｖ族半導体基板が、ＧａＡｓ又は
ＩｎＰ基板であり、前記チャネル層がＧａＡｓ、ＩｎＧ
ａＡｓ、又はＩｎＡｌＧａＡｓであり、前記電子供給層
がＩｎＧａＰ、ＡｌＩｎＧａＰ、ＡｌＩｎＰ、ＩｎＰ、
ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＩｎＧａＡｓＰ、又はＡ
ｌＧａＩｎＡｓＰである構成としてある。このような構
成の発明によれば、かかる化合物半導体を用いることに
より、上記目的を達成することができる。
請求項１〜４のいずれかに記載の電界効果トランジスタ
において、前記III―Ｖ族半導体基板が、ＧａＡｓ又は
ＩｎＰ基板であり、前記チャネル層がＧａＡｓ、ＩｎＧ
ａＡｓ、又はＩｎＡｌＧａＡｓであり、前記電子供給層
がＩｎＧａＰ、ＡｌＩｎＧａＰ、ＡｌＩｎＰ、ＩｎＰ、
ＧａＰ、ＡｌＰ、ＡｌＧａＰ、ＩｎＧａＡｓＰ、又はＡ
ｌＧａＩｎＡｓＰである構成としてある。このような構
成の発明によれば、かかる化合物半導体を用いることに
より、上記目的を達成することができる。
【００３９】請求項６記載の電界効果トランジスタは、
請求項１〜５のいずれかに記載の電界効果トランジスタ
において、前記III―Ｖ族半導体基板がＧａＡｓ基板で
あり、前記チャネル層がＧａＡｓ又はＩｎＧａＡｓであ
り、前記電子供給層がＩｎＧａＰ又はＡｌＩｎＧａＰで
ある構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
請求項１〜５のいずれかに記載の電界効果トランジスタ
において、前記III―Ｖ族半導体基板がＧａＡｓ基板で
あり、前記チャネル層がＧａＡｓ又はＩｎＧａＡｓであ
り、前記電子供給層がＩｎＧａＰ又はＡｌＩｎＧａＰで
ある構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
【００４０】請求項７記載の電界効果トランジスタは、
請求項１〜５のいずれかに記載の電界効果トランジスタ
において、前記III―Ｖ族半導体基板がＩｎＰ基板であ
り、前記チャネル層がＩｎＧａＡｓであり、前記電子供
給層がＩｎＰである構成としてある。このような構成の
発明によれば、かかる化合物半導体を用いることによ
り、上記目的を達成することができる。かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
請求項１〜５のいずれかに記載の電界効果トランジスタ
において、前記III―Ｖ族半導体基板がＩｎＰ基板であ
り、前記チャネル層がＩｎＧａＡｓであり、前記電子供
給層がＩｎＰである構成としてある。このような構成の
発明によれば、かかる化合物半導体を用いることによ
り、上記目的を達成することができる。かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
【００４１】請求項８記載の電界効果トランジスタは、
請求項１〜７のいずれかに記載の電界効果トランジスタ
において、前記サブチャネル層が、ＩｎＡｓＰ、Ｉｎ
Ｐ、ＩｎＡｓのいずれかよりなる層を少なくとも一層以
上含む構成としてある。このような構成の発明によれ
ば、かかる化合物半導体を用いることにより、上記目的
を達成することができる。
請求項１〜７のいずれかに記載の電界効果トランジスタ
において、前記サブチャネル層が、ＩｎＡｓＰ、Ｉｎ
Ｐ、ＩｎＡｓのいずれかよりなる層を少なくとも一層以
上含む構成としてある。このような構成の発明によれ
ば、かかる化合物半導体を用いることにより、上記目的
を達成することができる。
【００４２】請求項９記載の電界効果トランジスタは、
請求項８記載の電界効果トランジスタにおいて、前記サ
ブチャネル層が、ＩｎＰ、ＩｎＡｓＰの二層で構成さ
れ、ＩｎＡｓＰが前記チャネル層側に存在する構成とし
てある。このような構成の発明によれば、かかる化合物
半導体を用いることにより、上記目的を達成することが
できる。
請求項８記載の電界効果トランジスタにおいて、前記サ
ブチャネル層が、ＩｎＰ、ＩｎＡｓＰの二層で構成さ
れ、ＩｎＡｓＰが前記チャネル層側に存在する構成とし
てある。このような構成の発明によれば、かかる化合物
半導体を用いることにより、上記目的を達成することが
できる。
【００４３】請求項１０記載の電界効果トランジスタ
は、請求項８記載の電界効果トランジスタにおいて、前
記サブチャネル層が、ＩｎＡｓＰ、ＩｎＡｓの二層で構
成され、ＩｎＡｓがチャネル層側に存在する構成として
ある。このような構成の発明によれば、かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
は、請求項８記載の電界効果トランジスタにおいて、前
記サブチャネル層が、ＩｎＡｓＰ、ＩｎＡｓの二層で構
成され、ＩｎＡｓがチャネル層側に存在する構成として
ある。このような構成の発明によれば、かかる化合物半
導体を用いることにより、上記目的を達成することがで
きる。
【００４４】請求項１１記載の電界効果トランジスタ
は、請求項８の記載の電界効果トランジスタにおいて、
前記サブチャネル層がＩｎＰ、ＩｎＡｓの二層で構成さ
れ、ＩｎＡｓがチャネル層側に存在する構成としてあ
る。このような構成の発明によれば、かかる化合物半導
体を用いることにより、上記目的を達成することができ
る。
は、請求項８の記載の電界効果トランジスタにおいて、
前記サブチャネル層がＩｎＰ、ＩｎＡｓの二層で構成さ
れ、ＩｎＡｓがチャネル層側に存在する構成としてあ
る。このような構成の発明によれば、かかる化合物半導
体を用いることにより、上記目的を達成することができ
る。
【００４５】請求項１２記載の電界効果トランジスタ
は、請求項８記載の電界効果トランジスタにおいて、前
記サブチャネル層がＩｎＰ、ＩｎＡｓＰ、ＩｎＡｓの三
層で構成され、前記チャネル層側から前記電子供給層側
に向かってＩｎＡｓ、ＩｎＡｓＰ、ＩｎＰの順に並んで
いる構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
は、請求項８記載の電界効果トランジスタにおいて、前
記サブチャネル層がＩｎＰ、ＩｎＡｓＰ、ＩｎＡｓの三
層で構成され、前記チャネル層側から前記電子供給層側
に向かってＩｎＡｓ、ＩｎＡｓＰ、ＩｎＰの順に並んで
いる構成としてある。このような構成の発明によれば、
かかる化合物半導体を用いることにより、上記目的を達
成することができる。
【００４６】請求項１３記載の電界効果トランジスタ
は、請求項８、９、１０及び１２のいずれかに記載の電
界効果トランジスタにおいて、前記サブチャネル層中の
ＩｎＡｓＰのＰ組成が前記チャネル層側から前記電子供
給層側に近づくに従って高くなる構成としてある。
は、請求項８、９、１０及び１２のいずれかに記載の電
界効果トランジスタにおいて、前記サブチャネル層中の
ＩｎＡｓＰのＰ組成が前記チャネル層側から前記電子供
給層側に近づくに従って高くなる構成としてある。
【００４７】このような構成の発明によれば、成長室内
のＶ族原料ガスを使い切るようにサブチャネル層を形成
するか、サブチャネル層を形成した後、他のＶ族原料ガ
スに切り替えることにより、このような構造になる。
のＶ族原料ガスを使い切るようにサブチャネル層を形成
するか、サブチャネル層を形成した後、他のＶ族原料ガ
スに切り替えることにより、このような構造になる。
【００４８】請求項１４記載の電界効果トランジスタの
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたＡｓ原料ガスが雰囲気中に残って
いる状態でＩｎ原料ガス及びＰ原料ガスを導入して、雰
囲気中のＡｓを使い切ってＩｎＡｓＰからなる第１サブ
チャネル層を有機金属気相成長法により成膜する工程
と、ＩｎＰからなる第２サブチャネル層を有機金属気相
成長法により成膜する工程と、前記チャネル層及び前記
サブチャネル層よりも電子親和力が小さく、Ｖ族がＰで
あるIII―Ｖ族化合物半導体で構成される電子供給層を
有機金属気相成長法により成膜する電子供給層成膜工程
とを有する。
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたＡｓ原料ガスが雰囲気中に残って
いる状態でＩｎ原料ガス及びＰ原料ガスを導入して、雰
囲気中のＡｓを使い切ってＩｎＡｓＰからなる第１サブ
チャネル層を有機金属気相成長法により成膜する工程
と、ＩｎＰからなる第２サブチャネル層を有機金属気相
成長法により成膜する工程と、前記チャネル層及び前記
サブチャネル層よりも電子親和力が小さく、Ｖ族がＰで
あるIII―Ｖ族化合物半導体で構成される電子供給層を
有機金属気相成長法により成膜する電子供給層成膜工程
とを有する。
【００４９】このような発明によれば、サブチャネル層
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【００５０】請求項１５記載の電界効果トランジスタの
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたＡｓ原料ガスを雰囲気中に流しな
がらＩｎ原料ガス及びＰ原料ガスを導入してＩｎＡｓＰ
からなる第１サブチャネル層を有機金属気相成長法によ
り成膜する工程と、Ｐ原料ガスを導入して雰囲気を前記
Ｐ原料ガスで置換する成長中断工程と、前記チャネル層
及び前記サブチャネル層よりも電子親和力が小さく、Ｖ
族がＰであるIII―Ｖ族化合物半導体で構成される電子
供給層を有機金属気相成長法により成膜する電子供給層
成膜工程とを有する。
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、前記チャネ
ル層成膜工程で用いたＡｓ原料ガスを雰囲気中に流しな
がらＩｎ原料ガス及びＰ原料ガスを導入してＩｎＡｓＰ
からなる第１サブチャネル層を有機金属気相成長法によ
り成膜する工程と、Ｐ原料ガスを導入して雰囲気を前記
Ｐ原料ガスで置換する成長中断工程と、前記チャネル層
及び前記サブチャネル層よりも電子親和力が小さく、Ｖ
族がＰであるIII―Ｖ族化合物半導体で構成される電子
供給層を有機金属気相成長法により成膜する電子供給層
成膜工程とを有する。
【００５１】このような発明によれば、サブチャネル層
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【００５２】請求項１６記載の電界効果トランジスタの
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、Ｉｎ原料ガ
ス及びＡｓ原料ガスを導入してＩｎＡｓで構成される第
１サブチャネル層を有機金属気相成長法により成膜する
サブチャネル層成膜工程と、Ｐ原料ガスを導入して雰囲
気を前記Ｐ原料ガスで置換してＩｎＡｓＰで構成される
第２サブチャネル層を形成する成長中断工程と、前記チ
ャネル層及び前記サブチャネル層よりも電子親和力が小
さく、Ｖ族がＰであるIII―Ｖ族化合物半導体で構成さ
れる電子供給層を有機金属気相成長法により成膜する電
子供給層成膜工程とを有する。
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成されるチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程と、Ｉｎ原料ガ
ス及びＡｓ原料ガスを導入してＩｎＡｓで構成される第
１サブチャネル層を有機金属気相成長法により成膜する
サブチャネル層成膜工程と、Ｐ原料ガスを導入して雰囲
気を前記Ｐ原料ガスで置換してＩｎＡｓＰで構成される
第２サブチャネル層を形成する成長中断工程と、前記チ
ャネル層及び前記サブチャネル層よりも電子親和力が小
さく、Ｖ族がＰであるIII―Ｖ族化合物半導体で構成さ
れる電子供給層を有機金属気相成長法により成膜する電
子供給層成膜工程とを有する。
【００５３】このような発明によれば、サブチャネル層
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【００５４】請求項１７記載の電界効果トランジスタの
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＰであ
るIII―Ｖ族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたＰ原料ガスが雰囲
気中に残っている状態でＩｎ原料ガス及びＡｓ原料ガス
を導入して、雰囲気中のＰを使い切ってＩｎＡｓＰから
なり、前記電子供給層より大きい電子親和力を有する第
１サブチャネル層を有機金属気相成長法により成膜する
工程と、ＩｎＡｓからなる第２サブチャネル層を有機金
属気相成長法により成膜する工程と、Ｖ族がＡｓであ
り、かつIII族として少なくともＧａを含むIII―Ｖ族化
合物半導体で構成され、前記電子供給層より大きい電子
親和力を有するチャネル層を有機金属気相成長法により
成膜するチャネル層成膜工程とを有する。
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＰであ
るIII―Ｖ族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたＰ原料ガスが雰囲
気中に残っている状態でＩｎ原料ガス及びＡｓ原料ガス
を導入して、雰囲気中のＰを使い切ってＩｎＡｓＰから
なり、前記電子供給層より大きい電子親和力を有する第
１サブチャネル層を有機金属気相成長法により成膜する
工程と、ＩｎＡｓからなる第２サブチャネル層を有機金
属気相成長法により成膜する工程と、Ｖ族がＡｓであ
り、かつIII族として少なくともＧａを含むIII―Ｖ族化
合物半導体で構成され、前記電子供給層より大きい電子
親和力を有するチャネル層を有機金属気相成長法により
成膜するチャネル層成膜工程とを有する。
【００５５】このような発明によれば、サブチャネル層
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【００５６】請求項１８記載の電界効果トランジスタの
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＰであ
るIII―Ｖ族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたＰ原料ガスを雰囲
気中に流しながらＩｎ原料ガス及びＡｓ原料ガスを導入
してＩｎＡｓＰからなり、前記電子供給層より電子親和
力が大きい第１サブチャネル層を有機金属気相成長法に
より成膜する工程と、Ａｓ原料ガスを導入して、雰囲気
をＡｓ原料ガスで置換する成長中断工程と、Ｖ族がＡｓ
であり、かつIII族として少なくともＧａを含むIII―Ｖ
族化合物半導体で構成され、前記電子供給層より電子親
和力が大きいチャネル層を有機金属気相成長法により成
膜するチャネル層成膜工程とを有する。
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＰであ
るIII―Ｖ族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、前記電子供給層成膜工程で用いたＰ原料ガスを雰囲
気中に流しながらＩｎ原料ガス及びＡｓ原料ガスを導入
してＩｎＡｓＰからなり、前記電子供給層より電子親和
力が大きい第１サブチャネル層を有機金属気相成長法に
より成膜する工程と、Ａｓ原料ガスを導入して、雰囲気
をＡｓ原料ガスで置換する成長中断工程と、Ｖ族がＡｓ
であり、かつIII族として少なくともＧａを含むIII―Ｖ
族化合物半導体で構成され、前記電子供給層より電子親
和力が大きいチャネル層を有機金属気相成長法により成
膜するチャネル層成膜工程とを有する。
【００５７】このような発明によれば、サブチャネル層
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【００５８】請求項１９記載の電界効果トランジスタの
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＰであ
るIII―Ｖ族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、Ｉｎ原料ガスを導入してＩｎＰより構成され、前記
電子供給層より電子親和力が大きい第１サブチャネル層
を有機金属気相成長法により形成する第１サブチャネル
層成膜工程と、Ａｓ原料ガスを導入して雰囲気を前記Ａ
ｓ原料ガスで置換してＩｎＡｓＰから構成される第２サ
ブチャネル層を形成する成長中断工程と、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成され、前記電子供給層より電子親和
力が大きいチャネル層を有機金属気相成長法により成膜
するチャネル層成膜工程とを有する。
製造方法は、III−Ｖ族半導体基板上に、Ｖ族がＰであ
るIII―Ｖ族化合物半導体で構成される電子供給層を有
機金属気相成長法により成膜する電子供給層成膜工程
と、Ｉｎ原料ガスを導入してＩｎＰより構成され、前記
電子供給層より電子親和力が大きい第１サブチャネル層
を有機金属気相成長法により形成する第１サブチャネル
層成膜工程と、Ａｓ原料ガスを導入して雰囲気を前記Ａ
ｓ原料ガスで置換してＩｎＡｓＰから構成される第２サ
ブチャネル層を形成する成長中断工程と、Ｖ族がＡｓで
あり、かつIII族として少なくともＧａを含むIII―Ｖ族
化合物半導体で構成され、前記電子供給層より電子親和
力が大きいチャネル層を有機金属気相成長法により成膜
するチャネル層成膜工程とを有する。
【００５９】このような発明によれば、サブチャネル層
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
成膜工程が、ＭＯＶＰＥにおけるチャネル層と電子供給
層のＶ族元素の原料ガス切り替え工程として機能し、急
峻なヘテロ接合を実現でき、高い移動度を示す２次元電
子ガスが形成できると共に、サブチャネル層を形成した
後の成長中断工程の時間を長くしても性能に影響がな
く、大量生産でき、しかも、ソース抵抗、ドレイン抵抗
の増大を伴わない電界効果トランジスタを製造すること
ができる。
【００６０】
【発明の実施の形態】以下、本発明の電界効果トランジ
スタの実施の形態について図面を参照しつつ説明する。
図１（Ａ）は、本発明の電界効果トランジスタの第１の
実施の形態の積層構造を示す断面図である。図１（Ａ）
を参照すると、本実施形態の電界効果トランジスタは、
III―Ｖ族化合物半導体基板１１１と、基板１１１上に
配置され、Ｖ族がＡｓであり、かつIII族として少なく
ともＧａを含むIII―Ｖ族化合物半導体で構成されるチ
ャネル層１１２と、Ｖ族がＰであり、チャネル層１１２
よりも小さい電子親和力を有するIII―Ｖ族化合物半導
体で構成され、不純物をドープされた電子供給層１１４
と、チャネル層１１２と電子供給層１１４の間に配置さ
れ、電子供給層１１４よりも大きい電子親和力を有する
III―Ｖ族化合物半導体で構成されるサブチャネル層１
１３とを含む。
スタの実施の形態について図面を参照しつつ説明する。
図１（Ａ）は、本発明の電界効果トランジスタの第１の
実施の形態の積層構造を示す断面図である。図１（Ａ）
を参照すると、本実施形態の電界効果トランジスタは、
III―Ｖ族化合物半導体基板１１１と、基板１１１上に
配置され、Ｖ族がＡｓであり、かつIII族として少なく
ともＧａを含むIII―Ｖ族化合物半導体で構成されるチ
ャネル層１１２と、Ｖ族がＰであり、チャネル層１１２
よりも小さい電子親和力を有するIII―Ｖ族化合物半導
体で構成され、不純物をドープされた電子供給層１１４
と、チャネル層１１２と電子供給層１１４の間に配置さ
れ、電子供給層１１４よりも大きい電子親和力を有する
III―Ｖ族化合物半導体で構成されるサブチャネル層１
１３とを含む。
【００６１】図１（Ａ）において、基板１１１は例えば
半絶縁性のＧａＡｓ、ＩｎＰである。チャネル層１１２
およびサブチャネル層１１３は不純物濃度の低いｉ型で
ある。チャネル層１１２は、例えば、ＧａＡｓ、ＩｎＧ
ａＡｓ、又はＩｎＡｌＧａＡｓである。サブチャネル層
１１３は、本発明の特徴であり、III族元素としてはＩ
ｎ、Ｖ族元素としてはＡｓ、Ｐのみを構成要素とする。
即ち、ＩｎＰ、ＩｎＡｓＰ、ＩｎＡｓで構成される。こ
れらの構成要素の多層構造であっても良く、さらにこれ
ら構成要素の組成は必ずしも層内で一様でなくともよ
い。電子供給層１１４は、例えばＩｎＧａＰ、ＡｌＩｎ
ＧａＰ、ＡｌＩｎＰ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＡｌＧ
ａＰ、ＩｎＧａＡｓＰ、又はＡｌＧａＩｎＡｓＰであ
り、ｎ型不純物としてＳｉ、Ｓ、Ｓｅ、Ｔｅのうち少な
くとも１種を含む。
半絶縁性のＧａＡｓ、ＩｎＰである。チャネル層１１２
およびサブチャネル層１１３は不純物濃度の低いｉ型で
ある。チャネル層１１２は、例えば、ＧａＡｓ、ＩｎＧ
ａＡｓ、又はＩｎＡｌＧａＡｓである。サブチャネル層
１１３は、本発明の特徴であり、III族元素としてはＩ
ｎ、Ｖ族元素としてはＡｓ、Ｐのみを構成要素とする。
即ち、ＩｎＰ、ＩｎＡｓＰ、ＩｎＡｓで構成される。こ
れらの構成要素の多層構造であっても良く、さらにこれ
ら構成要素の組成は必ずしも層内で一様でなくともよ
い。電子供給層１１４は、例えばＩｎＧａＰ、ＡｌＩｎ
ＧａＰ、ＡｌＩｎＰ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＡｌＧ
ａＰ、ＩｎＧａＡｓＰ、又はＡｌＧａＩｎＡｓＰであ
り、ｎ型不純物としてＳｉ、Ｓ、Ｓｅ、Ｔｅのうち少な
くとも１種を含む。
【００６２】チャネル層１１２およびサブチャネル層１
１３は、電子供給層１１４よりも電子親和力が大きいた
め、伝導帯のポテンシャルは低く落ち込んでいる。この
ため、電子供給層１１４にドープされたｎ型不純物から
発生した電子はチャネル層１１２およびサブチャネル層
１１３に落ち込み２次元電子ガスとして蓄積する。この
２次元電子ガスが電流輸送のためのキャリアとして機能
する。
１３は、電子供給層１１４よりも電子親和力が大きいた
め、伝導帯のポテンシャルは低く落ち込んでいる。この
ため、電子供給層１１４にドープされたｎ型不純物から
発生した電子はチャネル層１１２およびサブチャネル層
１１３に落ち込み２次元電子ガスとして蓄積する。この
２次元電子ガスが電流輸送のためのキャリアとして機能
する。
【００６３】次に、本発明の電界効果トランジスタの第
１の実施の形態の構造の製造方法について図面を参照し
て詳細に説明する。図１（Ｂ）は、図１（Ａ）の積層構
造をエピタキシャル成長によって作製する場合の各元素
の原料を成長室内へ導入する手順のタイムチャートであ
る。
１の実施の形態の構造の製造方法について図面を参照し
て詳細に説明する。図１（Ｂ）は、図１（Ａ）の積層構
造をエピタキシャル成長によって作製する場合の各元素
の原料を成長室内へ導入する手順のタイムチャートであ
る。
【００６４】図１（Ｂ）では、理解を容易にするために
チャネル層１１２および電子供給層１１４を成長するた
めの原料（イ）〜（ハ）と、サブチャネル層１１３を成
長するための原料（ニ）〜（ホ）とに分けて表示してい
るが、同一の原料に対しては、実際の成長室内への原料
の導入系統が必ずしも分別されていなくともよい。
チャネル層１１２および電子供給層１１４を成長するた
めの原料（イ）〜（ハ）と、サブチャネル層１１３を成
長するための原料（ニ）〜（ホ）とに分けて表示してい
るが、同一の原料に対しては、実際の成長室内への原料
の導入系統が必ずしも分別されていなくともよい。
【００６５】図１（Ｂ）中のIII族原料（イ）とは、各
々の層の成長に必要な１つまたは複数のIII族元素の原
料を、必要な混合比で成長室内に導入するタイミングを
表している。同様に、Ｖ族原料（ホ）とは、サブチャネ
ル層１１３を成長するために必要な１つまたは複数のＶ
族元素の原料を、必要な混合比で成長室内に導入するタ
イミングを表している。
々の層の成長に必要な１つまたは複数のIII族元素の原
料を、必要な混合比で成長室内に導入するタイミングを
表している。同様に、Ｖ族原料（ホ）とは、サブチャネ
ル層１１３を成長するために必要な１つまたは複数のＶ
族元素の原料を、必要な混合比で成長室内に導入するタ
イミングを表している。
【００６６】以下に、図１（Ａ）の積層構造を作製する
ための成長室内への原料導入手順を図１（Ｂ）を参照し
ながら説明する。まず、チャネル層成長工程１２０で、
III族原料（イ）およびＡｓ原料（ロ）を成長室内に導
入して、チャネル層１１２を所望の膜厚だけ成長した
後、成長中断工程１２１で、III族原料（イ）の供給を
停止し、Ａｓ原料（ロ）のみを成長室内に導入する。
ための成長室内への原料導入手順を図１（Ｂ）を参照し
ながら説明する。まず、チャネル層成長工程１２０で、
III族原料（イ）およびＡｓ原料（ロ）を成長室内に導
入して、チャネル層１１２を所望の膜厚だけ成長した
後、成長中断工程１２１で、III族原料（イ）の供給を
停止し、Ａｓ原料（ロ）のみを成長室内に導入する。
【００６７】次に、サブチャネル層成長工程１２２でＡ
ｓ原料（ロ）の供給を停止すると同時に、Ｉｎ原料
（ニ）およびＶ族原料（ホ）を成長室内に導入してサブ
チャネル層１１３の成長を開始する。所望の膜厚のサブ
チャネル層１１３を成長した後、Ｉｎ原料（ニ）とＶ族
原料（ホ）の供給を停止し、同時にＰ原料（ハ）のみを
成長室内に導入して時間Ｔの成長中断工程１２３を行
う。最後に、電子供給層成長工程１２４で、III族原料
（イ）を成長室内に導入して、所望の膜厚の電子供給層
１１４を成長することによって、図１（Ａ）の積層構造
が作製できる。
ｓ原料（ロ）の供給を停止すると同時に、Ｉｎ原料
（ニ）およびＶ族原料（ホ）を成長室内に導入してサブ
チャネル層１１３の成長を開始する。所望の膜厚のサブ
チャネル層１１３を成長した後、Ｉｎ原料（ニ）とＶ族
原料（ホ）の供給を停止し、同時にＰ原料（ハ）のみを
成長室内に導入して時間Ｔの成長中断工程１２３を行
う。最後に、電子供給層成長工程１２４で、III族原料
（イ）を成長室内に導入して、所望の膜厚の電子供給層
１１４を成長することによって、図１（Ａ）の積層構造
が作製できる。
【００６８】次に、本実施の形態の効果について説明す
る。第１の効果として、Ｖ族がＡｓであるチャネル層１
１２上にＶ族がＰである電子供給層１１４を形成する際
に、電子供給層１１４へのＡｓの混入がないために組成
変化が緩やかな界面層は形成されず、電子供給層１１４
とチャネル層１１２とのヘテロ界面に極めて急峻なポテ
ンシャル変化が形成される。かつ、チャネル層１１２へ
のＰの混入もないために移動度の低いＧａＰ界面層も形
成されない。これによって、高い移動度を有する２次元
電子ガスが得られる。
る。第１の効果として、Ｖ族がＡｓであるチャネル層１
１２上にＶ族がＰである電子供給層１１４を形成する際
に、電子供給層１１４へのＡｓの混入がないために組成
変化が緩やかな界面層は形成されず、電子供給層１１４
とチャネル層１１２とのヘテロ界面に極めて急峻なポテ
ンシャル変化が形成される。かつ、チャネル層１１２へ
のＰの混入もないために移動度の低いＧａＰ界面層も形
成されない。これによって、高い移動度を有する２次元
電子ガスが得られる。
【００６９】その理由を以下に説明する。図１（Ｂ）を
参照すると、２次元電子ガスを形成するヘテロ界面、す
なわちサブチャネル層１１３と電子供給層１１４との間
で、上の層である電子供給層１１４のＶ族原料、すなわ
ちＰ原料のみを成長室内に導入して時間Ｔの成長中断工
程１２３を行う。
参照すると、２次元電子ガスを形成するヘテロ界面、す
なわちサブチャネル層１１３と電子供給層１１４との間
で、上の層である電子供給層１１４のＶ族原料、すなわ
ちＰ原料のみを成長室内に導入して時間Ｔの成長中断工
程１２３を行う。
【００７０】この成長中断時間Ｔを十分長くすることに
より、成長室内に残留しているＡｓが完全に除去され、
電子供給層１１４へのＡｓの取り込みが起こらなくなる
ために、ヘテロ界面の電子供給層１１４側には組成変化
の緩やかな界面層は形成されない。
より、成長室内に残留しているＡｓが完全に除去され、
電子供給層１１４へのＡｓの取り込みが起こらなくなる
ために、ヘテロ界面の電子供給層１１４側には組成変化
の緩やかな界面層は形成されない。
【００７１】一方、時間Ｔを長くしたことにより、下の
層であるサブチャネル層１１３の表面近傍でＰがサブチ
ャネル層１１３内のＡｓと置換する。ところが、上述の
ようにＰもまたサブチャネル層１１３の構成要素の１種
であるため、サブチャネル層１１３は依然としてＩｎ、
Ａｓ、Ｐのみで構成される半導体である。ＩｎＡｓＰの
みで形成される半導体の室温での電子移動度は、その組
成により５０００〜３００００ｃｍ2／Ｖｓ程度の値を
とり、チャネル層１１２を形成する移動度の高い材料、
例えばＧａＡｓの７０００ｃｍ2／Ｖｓに劣らない。さ
らに、Ｐ原子がチャネル層１１２に混入することもない
ため、チャネル層１１２側においても移動度の低いＧａ
Ｐ界面層は形成されない。
層であるサブチャネル層１１３の表面近傍でＰがサブチ
ャネル層１１３内のＡｓと置換する。ところが、上述の
ようにＰもまたサブチャネル層１１３の構成要素の１種
であるため、サブチャネル層１１３は依然としてＩｎ、
Ａｓ、Ｐのみで構成される半導体である。ＩｎＡｓＰの
みで形成される半導体の室温での電子移動度は、その組
成により５０００〜３００００ｃｍ2／Ｖｓ程度の値を
とり、チャネル層１１２を形成する移動度の高い材料、
例えばＧａＡｓの７０００ｃｍ2／Ｖｓに劣らない。さ
らに、Ｐ原子がチャネル層１１２に混入することもない
ため、チャネル層１１２側においても移動度の低いＧａ
Ｐ界面層は形成されない。
【００７２】このように、成長中断１２３の時間Ｔを十
分長くすることによって、電子供給層１１４側に組成変
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻なヘテロ接合が実現できる。図
１（Ｃ）は、本実施の形態で作製した図１（Ａ）の構造
における伝導帯のポテンシャル分布の概略図である。電
子親和力の変化が大きい界面、すなわちサブチャネル層
１１３と電子供給層１１４の間で極めて急峻なポテンシ
ャル変化を示している。この急峻なポテンシャル変化が
示す閉じこめ効果によって、２次元電子ガスはサブチャ
ネル層１１３とチャネル層１１２に強く閉じ込められ
る。
分長くすることによって、電子供給層１１４側に組成変
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻なヘテロ接合が実現できる。図
１（Ｃ）は、本実施の形態で作製した図１（Ａ）の構造
における伝導帯のポテンシャル分布の概略図である。電
子親和力の変化が大きい界面、すなわちサブチャネル層
１１３と電子供給層１１４の間で極めて急峻なポテンシ
ャル変化を示している。この急峻なポテンシャル変化が
示す閉じこめ効果によって、２次元電子ガスはサブチャ
ネル層１１３とチャネル層１１２に強く閉じ込められ
る。
【００７３】さらに、チャネル層１１２側に移動度の低
いＧａＰ界面層が形成されないため、サブチャネル層１
１３とチャネル層１１２のいずれも電子移動度の高いII
I―Ｖ族化合物半導体で構成されており、ここに閉じ込
められた２次元電子ガスは高い移動度を示す。
いＧａＰ界面層が形成されないため、サブチャネル層１
１３とチャネル層１１２のいずれも電子移動度の高いII
I―Ｖ族化合物半導体で構成されており、ここに閉じ込
められた２次元電子ガスは高い移動度を示す。
【００７４】第２の効果として、このサブチャネル層１
１３はソース抵抗やドレイン抵抗の増加を伴わない。そ
の理由を以下に説明する。
１３はソース抵抗やドレイン抵抗の増加を伴わない。そ
の理由を以下に説明する。
【００７５】上述の従来例の項で説明したチャネル層と
電子供給層との間に歪スペーサ層を挿入する構造と比較
すると、本実施の形態では挿入したサブチャネル層１１
３が電子供給層１１４よりも電子親和力が大きいため
に、電子供給層上部に形成されるソース電極やドレイン
電極と２次元電子ガスとの間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。従って、サブチャネル層１
１３を挿入したことによるソース抵抗やドレイン抵抗の
増大は起こらない。
電子供給層との間に歪スペーサ層を挿入する構造と比較
すると、本実施の形態では挿入したサブチャネル層１１
３が電子供給層１１４よりも電子親和力が大きいため
に、電子供給層上部に形成されるソース電極やドレイン
電極と２次元電子ガスとの間で電子の流れを妨げるポテ
ンシャル障壁を形成しない。従って、サブチャネル層１
１３を挿入したことによるソース抵抗やドレイン抵抗の
増大は起こらない。
【００７６】第３の効果として、本実施の形態では、図
１（Ｂ）における成長中断工程１２３の時間Ｔに対し
て、高移動度を有する２次元電子ガスを得られるＴの範
囲を広くでき、極めて実用性が高く、大量生産に適す
る。
１（Ｂ）における成長中断工程１２３の時間Ｔに対し
て、高移動度を有する２次元電子ガスを得られるＴの範
囲を広くでき、極めて実用性が高く、大量生産に適す
る。
【００７７】その理由は、上述のように、時間Ｔを長く
してもサブチャネル層１１３の構成要素の種類が変わら
ず、伝導帯ポテンシャル変化が極めて急峻なヘテロ接合
が得られる。これにより、２次元電子ガスは高い移動度
を示す。すなわち２次元電子ガスが高い移動度を示すた
めの成長中断時間Ｔの上限が著しく緩和されるためであ
る。
してもサブチャネル層１１３の構成要素の種類が変わら
ず、伝導帯ポテンシャル変化が極めて急峻なヘテロ接合
が得られる。これにより、２次元電子ガスは高い移動度
を示す。すなわち２次元電子ガスが高い移動度を示すた
めの成長中断時間Ｔの上限が著しく緩和されるためであ
る。
【００７８】次に、第１実施形態の電界効果トランジス
タの具体的な実施例を用いて本実施の形態を説明する。 （実施例１）
タの具体的な実施例を用いて本実施の形態を説明する。 （実施例１）
【００７９】図２（Ａ）は第１実施例の電界効果トラン
ジスタの具体的な積層構造を示す断面図である。この電
界効果トランジスタは、半絶縁性ＧａＡｓ基板２１１上
に、アンドープＧａＡｓチャネル層２１２が８００ｎｍ
の厚さで、アンドープＩｎＡｓＰサブチャネル層２１３
ａが３分子層の厚さで、アンドープＩｎＰサブチャネル
層２１３ｂが２分子層の厚さで、ｎ型不純物としてＳｉ
が１×１０18ｃｍ-3の濃度にドープされたＩｎＧａＰ電
子供給層２１４が２８ｎｍの厚さで、ｎ型不純物として
Ｓｉが１×１０18ｃｍ-3の濃度にドープされたＧａＡｓ
キャップ層２１５が５０ｎｍの厚さでこの順にエピタキ
シャル成長されている。前記キャップ層２１５上にソー
ス電極２１６およびドレイン電極２１７がＡｕＧｅとＮ
ｉの蒸着およびそれに続く熱処理工程により形成され、
この電極の間で前記キャップ層２１５がエッチング除去
されたリセス内部にＴｉとＰｔとＡｕにより形成される
ショットキーゲート電極２１８が形成されている。
ジスタの具体的な積層構造を示す断面図である。この電
界効果トランジスタは、半絶縁性ＧａＡｓ基板２１１上
に、アンドープＧａＡｓチャネル層２１２が８００ｎｍ
の厚さで、アンドープＩｎＡｓＰサブチャネル層２１３
ａが３分子層の厚さで、アンドープＩｎＰサブチャネル
層２１３ｂが２分子層の厚さで、ｎ型不純物としてＳｉ
が１×１０18ｃｍ-3の濃度にドープされたＩｎＧａＰ電
子供給層２１４が２８ｎｍの厚さで、ｎ型不純物として
Ｓｉが１×１０18ｃｍ-3の濃度にドープされたＧａＡｓ
キャップ層２１５が５０ｎｍの厚さでこの順にエピタキ
シャル成長されている。前記キャップ層２１５上にソー
ス電極２１６およびドレイン電極２１７がＡｕＧｅとＮ
ｉの蒸着およびそれに続く熱処理工程により形成され、
この電極の間で前記キャップ層２１５がエッチング除去
されたリセス内部にＴｉとＰｔとＡｕにより形成される
ショットキーゲート電極２１８が形成されている。
【００８０】この積層構造を形成するエピタキシャル成
長は、減圧有機金属気相成長（ＭＯＶＰＥ）装置を用い
て行った。III族原料としては、トリメチルガリウム
（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチ
ルインジウム（ＴＭＩ）等を用い、Ｖ族原料としては、
アルシン（ＡｓＨ3）、ホスフィン（ＰＨ3）等を用い、
ドーパント原料としては、ジシラン（Ｓｉ2Ｈ6）等を用
いた。成長圧力は５０Ｔｏｒｒ、成長温度は６００℃と
した。
長は、減圧有機金属気相成長（ＭＯＶＰＥ）装置を用い
て行った。III族原料としては、トリメチルガリウム
（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチ
ルインジウム（ＴＭＩ）等を用い、Ｖ族原料としては、
アルシン（ＡｓＨ3）、ホスフィン（ＰＨ3）等を用い、
ドーパント原料としては、ジシラン（Ｓｉ2Ｈ6）等を用
いた。成長圧力は５０Ｔｏｒｒ、成長温度は６００℃と
した。
【００８１】本実施例に用いた成長装置では、上述の成
長条件において、ＡｓＨ3の成長室への導入を停止して
から成長室内に残留したＡｓが完全に除去されるまでに
３秒間の時間を要した。この条件において、図２（Ａ）
の構造の内、半導体積層構造部分の作製方法を説明す
る。
長条件において、ＡｓＨ3の成長室への導入を停止して
から成長室内に残留したＡｓが完全に除去されるまでに
３秒間の時間を要した。この条件において、図２（Ａ）
の構造の内、半導体積層構造部分の作製方法を説明す
る。
【００８２】図２（Ｂ）は、図２（Ａ）に示した半導体
積層構造をエピタキシャル成長するのに用いた各原料ガ
スの成長室内への導入手順を示すタイムチャートであ
る。
積層構造をエピタキシャル成長するのに用いた各原料ガ
スの成長室内への導入手順を示すタイムチャートであ
る。
【００８３】まず、チャネル層２１２成長工程２２０
で、ＴＭＧとＡｓＨ3を成長室内に導入してＧａＡｓチ
ャネル層２１２を成長した。その後、ＴＭＧの供給を停
止してＡｓＨ3のみを成長室内に導入し、６０秒間の成
長中断工程２２１を行った。次に、サブチャネル層成長
工程２２２ａ、２２２ｂに入り、ＡｓＨ3の供給を停止
すると同時に、成長速度１分子層／秒に相当する流量で
ＴＭＩとＰＨ3を成長室内に導入して成長を開始し、５
分子層に相当する５秒間の成長を行った。
で、ＴＭＧとＡｓＨ3を成長室内に導入してＧａＡｓチ
ャネル層２１２を成長した。その後、ＴＭＧの供給を停
止してＡｓＨ3のみを成長室内に導入し、６０秒間の成
長中断工程２２１を行った。次に、サブチャネル層成長
工程２２２ａ、２２２ｂに入り、ＡｓＨ3の供給を停止
すると同時に、成長速度１分子層／秒に相当する流量で
ＴＭＩとＰＨ3を成長室内に導入して成長を開始し、５
分子層に相当する５秒間の成長を行った。
【００８４】この５秒間の内、最初の３秒間は成長室内
に残留しているＡｓが成長層に取り込まれるため、実際
にはサブチャネル層２１３ａ成長工程２２２ａとなり、
ＩｎＡｓＰサブチャネル層２１３ａが３分子層の厚さ成
長され、成長室からＡｓが完全に除去された後の２秒間
は、サブチャネル層２１３ｂ成長工程２２２ｂとなり、
ＩｎＰサブチャネル層２１３ｂが２分子層の厚さ成長さ
れる。その後、ＴＭＩの供給を停止してＰＨ3のみを成
長室内に導入し、６０秒間の成長中断工程２２３を行っ
た。
に残留しているＡｓが成長層に取り込まれるため、実際
にはサブチャネル層２１３ａ成長工程２２２ａとなり、
ＩｎＡｓＰサブチャネル層２１３ａが３分子層の厚さ成
長され、成長室からＡｓが完全に除去された後の２秒間
は、サブチャネル層２１３ｂ成長工程２２２ｂとなり、
ＩｎＰサブチャネル層２１３ｂが２分子層の厚さ成長さ
れる。その後、ＴＭＩの供給を停止してＰＨ3のみを成
長室内に導入し、６０秒間の成長中断工程２２３を行っ
た。
【００８５】続いて、電子供給層２１４成長工程に入
り、ＴＭＧ、ＴＭＩおよびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層２１４を成長した後、ＴＭ
Ｇ、ＴＭＩおよびＳｉ2Ｈ6の供給を停止して、ＰＨ3の
みを成長室内に導入して６０秒間の成長中断工程２２５
を行った。その後、キャップ層２１５成長工程２２６
で、ＰＨ3の供給を停止し、同時にＴＭＧ、ＡｓＨ3およ
びＳｉ2Ｈ6を成長室内に導入してｎ型ＧａＡｓキャップ
層２１５を成長した。
り、ＴＭＧ、ＴＭＩおよびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層２１４を成長した後、ＴＭ
Ｇ、ＴＭＩおよびＳｉ2Ｈ6の供給を停止して、ＰＨ3の
みを成長室内に導入して６０秒間の成長中断工程２２５
を行った。その後、キャップ層２１５成長工程２２６
で、ＰＨ3の供給を停止し、同時にＴＭＧ、ＡｓＨ3およ
びＳｉ2Ｈ6を成長室内に導入してｎ型ＧａＡｓキャップ
層２１５を成長した。
【００８６】本実施例においては、ＩｎＡｓＰサブチャ
ネル層２１３ａ成長工程２２２ａ中に成長室内に残留し
ていたＡｓは完全に除去されるため、ＩｎＰサブチャネ
ル層２１３ｂのＶ族組成がｎ型ＩｎＧａＰ電子供給層２
１４と一致している。すなわち、ＩｎＰサブチャネル層
２１３ｂとｎ型ＩｎＧａＰ電子供給層２１４の間ではＶ
族の切換を行う必要がないため、伝導帯ポテンシャル変
化が極めて急峻なヘテロ接合を実現するのが容易になっ
ている。
ネル層２１３ａ成長工程２２２ａ中に成長室内に残留し
ていたＡｓは完全に除去されるため、ＩｎＰサブチャネ
ル層２１３ｂのＶ族組成がｎ型ＩｎＧａＰ電子供給層２
１４と一致している。すなわち、ＩｎＰサブチャネル層
２１３ｂとｎ型ＩｎＧａＰ電子供給層２１４の間ではＶ
族の切換を行う必要がないため、伝導帯ポテンシャル変
化が極めて急峻なヘテロ接合を実現するのが容易になっ
ている。
【００８７】本実施例の構造で、室温における２次元電
子ガス移動度５４００ｃｍ2／Ｖｓを得た。また、ゲー
ト幅１００μｍのデバイスのソース抵抗Ｒｓは２Ωで従
来のデバイスと同等であった。さらに、成長中断工程２
２３の時間を０秒から１２０秒まで変化させたところ、
すべての範囲で５０００ｃｍ2／Ｖｓ以上の高い移動度
が得られた。 （実施例２）
子ガス移動度５４００ｃｍ2／Ｖｓを得た。また、ゲー
ト幅１００μｍのデバイスのソース抵抗Ｒｓは２Ωで従
来のデバイスと同等であった。さらに、成長中断工程２
２３の時間を０秒から１２０秒まで変化させたところ、
すべての範囲で５０００ｃｍ2／Ｖｓ以上の高い移動度
が得られた。 （実施例２）
【００８８】図３（Ａ）は第２実施例の電界効果トラン
ジスタの具体的な積層構造を示す断面図である。本実施
例の電界効果トランジスタは、第１実施例と、ＩｎＡｓ
Ｐで構成されるサブチャネル層２１３ａ、ＩｎＰで構成
される２１３ｂの二層が、ＩｎＡｓＰサブチャネル層３
１３の一層で構成されていることを除いて、同じ構造を
有する。
ジスタの具体的な積層構造を示す断面図である。本実施
例の電界効果トランジスタは、第１実施例と、ＩｎＡｓ
Ｐで構成されるサブチャネル層２１３ａ、ＩｎＰで構成
される２１３ｂの二層が、ＩｎＡｓＰサブチャネル層３
１３の一層で構成されていることを除いて、同じ構造を
有する。
【００８９】図３（Ｂ）は、図３（Ａ）に示した半導体
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
【００９０】まず、チャネル層２１２成長工程２２０
で、実施例１と同様にＴＭＧとＡｓＨ3を成長室内に導
入してＧａＡｓチャネル層２１２を成長した。その後、
ＴＭＧの供給を停止してＡｓＨ3のみを成長室内に導入
し、６０秒間の成長中断工程２２１を行った。次に、サ
ブチャネル層３１３成長工程３２２で、成長速度２分子
層／秒に相当する流量でＴＭＩ、ＡｓＨ3およびＰＨ3を
成長室内に導入して成長を開始し、４分子層に相当する
２秒間の成長を行った。その後、ＴＭＩとＡｓＨ3の供
給を停止してＰＨ3のみを成長室内に導入し、Ｔ秒間の
成長中断工程３２３を行って成長室内に残留したＡｓを
完全に除去した。
で、実施例１と同様にＴＭＧとＡｓＨ3を成長室内に導
入してＧａＡｓチャネル層２１２を成長した。その後、
ＴＭＧの供給を停止してＡｓＨ3のみを成長室内に導入
し、６０秒間の成長中断工程２２１を行った。次に、サ
ブチャネル層３１３成長工程３２２で、成長速度２分子
層／秒に相当する流量でＴＭＩ、ＡｓＨ3およびＰＨ3を
成長室内に導入して成長を開始し、４分子層に相当する
２秒間の成長を行った。その後、ＴＭＩとＡｓＨ3の供
給を停止してＰＨ3のみを成長室内に導入し、Ｔ秒間の
成長中断工程３２３を行って成長室内に残留したＡｓを
完全に除去した。
【００９１】続いて、実施例１と同様に、電子供給層２
１４成長工程２２４に入り、ＴＭＧ、ＴＭＩおよびＳｉ
2Ｈ6を成長室内に導入してｎ型ＩｎＧａＰ電子供給層２
１４を成長した後、ＴＭＧ、ＴＭＩおよびＳｉ2Ｈ6の供
給を停止して、ＰＨ3のみを成長室内に導入して６０秒
間の成長中断工程２２５を行った。その後、キャップ層
２１５成長工程２２６で、ＰＨ3の供給を停止し、同時
にＴＭＧ、ＡｓＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＧａＡｓキャップ層２１５を成長した。
１４成長工程２２４に入り、ＴＭＧ、ＴＭＩおよびＳｉ
2Ｈ6を成長室内に導入してｎ型ＩｎＧａＰ電子供給層２
１４を成長した後、ＴＭＧ、ＴＭＩおよびＳｉ2Ｈ6の供
給を停止して、ＰＨ3のみを成長室内に導入して６０秒
間の成長中断工程２２５を行った。その後、キャップ層
２１５成長工程２２６で、ＰＨ3の供給を停止し、同時
にＴＭＧ、ＡｓＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＧａＡｓキャップ層２１５を成長した。
【００９２】本実施例においては、サブチャネル層３１
３成長中にもＡｓＨ3を成長室内に導入しているため、
サブチャネル層３１３の成長工程３２２終了後も成長室
内にＡｓが残留している。このような場合、成長中断工
程３２３の時間Ｔを十分長くすることによって残留Ａｓ
を成長室内から完全に除去する。これにより、サブチャ
ネル層３１３と電子供給層２１４との間で伝導帯ポテン
シャル変化の急峻な強い閉じこめ効果を有するヘテロ接
合を形成することが可能となる。
３成長中にもＡｓＨ3を成長室内に導入しているため、
サブチャネル層３１３の成長工程３２２終了後も成長室
内にＡｓが残留している。このような場合、成長中断工
程３２３の時間Ｔを十分長くすることによって残留Ａｓ
を成長室内から完全に除去する。これにより、サブチャ
ネル層３１３と電子供給層２１４との間で伝導帯ポテン
シャル変化の急峻な強い閉じこめ効果を有するヘテロ接
合を形成することが可能となる。
【００９３】また、成長中断工程３２３中にＩｎＡｓＰ
表面付近のＡｓがＰに置換したとしても、ＩｎＡｓＰの
組成がＩｎＰに近づくだけで、Ｐがチャネル層２１２に
混入して移動度の低いＧａＰ界面層を形成することはな
い。従って、チャネル層２１２とサブチャネル層３１３
はいずれも移動度の高い半導体で構成され、これらの層
に強く閉じ込められた２次元電子ガスは高い移動度を示
す。
表面付近のＡｓがＰに置換したとしても、ＩｎＡｓＰの
組成がＩｎＰに近づくだけで、Ｐがチャネル層２１２に
混入して移動度の低いＧａＰ界面層を形成することはな
い。従って、チャネル層２１２とサブチャネル層３１３
はいずれも移動度の高い半導体で構成され、これらの層
に強く閉じ込められた２次元電子ガスは高い移動度を示
す。
【００９４】図３（Ｃ）は、本実施例において、ＩｎＡ
ｓＰサブチャネル層３１３成長後の成長中断工程３２３
の時間Ｔを０秒〜６０秒の範囲で変化させた時の２次元
電子ガスの移動度を室温で測定した結果を表すグラフで
ある。図３（Ｃ）中の「サブチャネルあり」は、本実施
例の測定結果であり、「サブチャネルなし」は、図３
（Ｂ）において、サブチャネル層成長時間を０秒として
試料を成長した場合の測定結果で、サブチャネル層を挿
入しない従来の構造に対応する。
ｓＰサブチャネル層３１３成長後の成長中断工程３２３
の時間Ｔを０秒〜６０秒の範囲で変化させた時の２次元
電子ガスの移動度を室温で測定した結果を表すグラフで
ある。図３（Ｃ）中の「サブチャネルあり」は、本実施
例の測定結果であり、「サブチャネルなし」は、図３
（Ｂ）において、サブチャネル層成長時間を０秒として
試料を成長した場合の測定結果で、サブチャネル層を挿
入しない従来の構造に対応する。
【００９５】図３（Ｃ）から、ＩｎＡｓＰサブチャネル
層３１３を挿入したことにより、成長中断の時間Ｔが３
秒〜１２０秒という広い範囲で、室温の移動度５０００
ｃｍ2／Ｖｓ以上の高い値が得られていることがわか
る。また、ゲート幅１００μｍのデバイスのソース抵抗
Ｒｓは２Ωで従来のデバイスと同等であった。 （実施例３）
層３１３を挿入したことにより、成長中断の時間Ｔが３
秒〜１２０秒という広い範囲で、室温の移動度５０００
ｃｍ2／Ｖｓ以上の高い値が得られていることがわか
る。また、ゲート幅１００μｍのデバイスのソース抵抗
Ｒｓは２Ωで従来のデバイスと同等であった。 （実施例３）
【００９６】図４（Ａ）は第３実施例の具体的な積層構
造を示す断面図である。本実施例の電界効果トランジス
タは、第１実施例の構造と、ＩｎＡｓＰで構成されるサ
ブチャネル層２１３ａ、ＩｎＰで構成される２１３ｂの
二層が、ＩｎＡｓで構成されるサブチャネル層４１２
ａ、及びＩｎＡｓＰで構成されるサブチャネル層４１３
ｂで構成されていることを除いて、同じ構造を有する。
造を示す断面図である。本実施例の電界効果トランジス
タは、第１実施例の構造と、ＩｎＡｓＰで構成されるサ
ブチャネル層２１３ａ、ＩｎＰで構成される２１３ｂの
二層が、ＩｎＡｓで構成されるサブチャネル層４１２
ａ、及びＩｎＡｓＰで構成されるサブチャネル層４１３
ｂで構成されていることを除いて、同じ構造を有する。
【００９７】図４（Ｂ）は、図４（Ａ）に示した半導体
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順を示
すタイムチャートである。
【００９８】まず、実施例１と同様に、チャネル層２１
２成長工程２２０で、ＴＭＧとＡｓＨ3を成長室内に導
入してＧａＡｓチャネル層２１２を成長した。その後、
ＴＭＧの供給を停止してＡｓＨ3のみを成長室内に導入
し、６０秒間の成長中断工程２２１を行った。次に、サ
ブチャネル層４１３ａ成長工程４２２で、成長速度１分
子層／秒に相当する流量でＴＭＩを成長室内に導入して
成長を開始し、３分子層に相当する３秒間のＩｎＡｓ成
長を行った。
２成長工程２２０で、ＴＭＧとＡｓＨ3を成長室内に導
入してＧａＡｓチャネル層２１２を成長した。その後、
ＴＭＧの供給を停止してＡｓＨ3のみを成長室内に導入
し、６０秒間の成長中断工程２２１を行った。次に、サ
ブチャネル層４１３ａ成長工程４２２で、成長速度１分
子層／秒に相当する流量でＴＭＩを成長室内に導入して
成長を開始し、３分子層に相当する３秒間のＩｎＡｓ成
長を行った。
【００９９】続いて、ＴＭＩの供給を停止して、ＡｓＨ
3のみを成長室内に導入して３０秒間の成長中断工程４
２３ａを行った後、ＡｓＨ3の供給停止と同時にＰＨ3の
みを成長室内に導入し、６０秒間の成長中断工程４２３
ｂを行って成長室内に残留したＡｓを完全に除去した。
このとき、サブチャネル層４１３ａ表面付近において、
Ｐ原子がＡｓ原子と置換し、表面近傍のＩｎＡｓはＩｎ
ＡｓＰとなる。
3のみを成長室内に導入して３０秒間の成長中断工程４
２３ａを行った後、ＡｓＨ3の供給停止と同時にＰＨ3の
みを成長室内に導入し、６０秒間の成長中断工程４２３
ｂを行って成長室内に残留したＡｓを完全に除去した。
このとき、サブチャネル層４１３ａ表面付近において、
Ｐ原子がＡｓ原子と置換し、表面近傍のＩｎＡｓはＩｎ
ＡｓＰとなる。
【０１００】その後、実施例１と同様、電子供給層２１
４成長工程２２４に入り、ＴＭＧ、ＴＭＩおよびＳｉ2
Ｈ6を成長室内に導入してｎ型ＩｎＧａＰ電子供給層２
１４を成長した後、ＴＭＧ、ＴＭＩおよびＳｉ2Ｈ6の供
給を停止して、ＰＨ3のみを成長室内に導入して６０秒
間の成長中断工程２２５を行った。その後、キャップ層
２１５成長工程２２６で、ＰＨ3の供給を停止し、同時
にＴＭＧ、ＡｓＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＧａＡｓキャップ層２１５を成長した。
４成長工程２２４に入り、ＴＭＧ、ＴＭＩおよびＳｉ2
Ｈ6を成長室内に導入してｎ型ＩｎＧａＰ電子供給層２
１４を成長した後、ＴＭＧ、ＴＭＩおよびＳｉ2Ｈ6の供
給を停止して、ＰＨ3のみを成長室内に導入して６０秒
間の成長中断工程２２５を行った。その後、キャップ層
２１５成長工程２２６で、ＰＨ3の供給を停止し、同時
にＴＭＧ、ＡｓＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＧａＡｓキャップ層２１５を成長した。
【０１０１】本実施例においては、Ｇａを含むチャネル
層４１３の表面がＰ原料雰囲気に曝されることがないた
めに、２次元電子ガスの形成される領域内に移動度低下
の一因となるＧａ−Ｐ結合が形成されないという特徴が
ある。
層４１３の表面がＰ原料雰囲気に曝されることがないた
めに、２次元電子ガスの形成される領域内に移動度低下
の一因となるＧａ−Ｐ結合が形成されないという特徴が
ある。
【０１０２】本実施例の構造で、室温における２次元電
子ガス移動度５１００ｃｍ2／Ｖｓを得た。また、ゲー
ト幅１００μｍのデバイスのソース抵抗Ｒｓは２Ωで従
来のデバイスと同等であった。さらに、成長中断４２３
ｂの時間を０秒から１２０秒まで変化させたところ、３
秒から１２０秒の広い範囲で４８００ｃｍ2／Ｖｓ以上
の高い移動度が得られた。
子ガス移動度５１００ｃｍ2／Ｖｓを得た。また、ゲー
ト幅１００μｍのデバイスのソース抵抗Ｒｓは２Ωで従
来のデバイスと同等であった。さらに、成長中断４２３
ｂの時間を０秒から１２０秒まで変化させたところ、３
秒から１２０秒の広い範囲で４８００ｃｍ2／Ｖｓ以上
の高い移動度が得られた。
【０１０３】実施例１〜３で説明した積層構造の作製方
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。例えば、図３（Ｂ）のサブチャ
ネル層３１３成長工程においては、ＡｓＨ3を導入しな
くても、成長室内に残留したＡｓが成長層に取り込まれ
て、サブチャネル層３１３はＩｎＡｓＰとなる。
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。例えば、図３（Ｂ）のサブチャ
ネル層３１３成長工程においては、ＡｓＨ3を導入しな
くても、成長室内に残留したＡｓが成長層に取り込まれ
て、サブチャネル層３１３はＩｎＡｓＰとなる。
【０１０４】また、実施例１〜３の方法でＩｎＡｓＰサ
ブチャネル層を形成した場合、チャネル層側でＡｓ組成
が高く、電子供給層側でＰ組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つＩｎＡｓＰサブチャネル層を形成することもでき
る。
ブチャネル層を形成した場合、チャネル層側でＡｓ組成
が高く、電子供給層側でＰ組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つＩｎＡｓＰサブチャネル層を形成することもでき
る。
【０１０５】このように、サブチャネル層の成長工程で
導入する原料の組み合わせと、成長中断工程で導入する
Ｖ族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
導入する原料の組み合わせと、成長中断工程で導入する
Ｖ族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
【０１０６】例えば、図４（Ｂ）のサブチャネル層成長
工程４２２まで行った後、図２（Ｂ）の成長中断工程２
２１以降を行うことにより、図５（Ａ）に示すような、
ＩｎＡｓサブチャネル層５１３ａ、ＩｎＡｓＰサブチャ
ネル層５１３ｂ、ＩｎＰサブチャネル層５１３ｃの三層
構造のサブチャネル層を形成できる。さらに、四層以上
の多層構造を有するサブチャネル層を得ることも可能で
ある。
工程４２２まで行った後、図２（Ｂ）の成長中断工程２
２１以降を行うことにより、図５（Ａ）に示すような、
ＩｎＡｓサブチャネル層５１３ａ、ＩｎＡｓＰサブチャ
ネル層５１３ｂ、ＩｎＰサブチャネル層５１３ｃの三層
構造のサブチャネル層を形成できる。さらに、四層以上
の多層構造を有するサブチャネル層を得ることも可能で
ある。
【０１０７】また、本実施の形態の構造は、様々な成長
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Ａｓの成長層への取り込み、Ｐ／Ａｓ置換の影
響が全くない理想的な状態を考えると、上述の実施例１
〜３の他に、図５（Ｂ）のようなＩｎＡｓサブチャネル
層５１３ｄ及びＩｎＰサブチャネル層５１３ｅの二層構
造のサブチャネル層、あるいは図５（Ｃ）のようなＩｎ
Ａｓ単層構造のサブチャネル層５１３ｆ、あるいは図５
（Ｄ）のようなＩｎＰ単層構造を有するサブチャネル層
５１３ｇ構造が実現可能となる。さらに、ＩｎＰ、Ｉｎ
Ａｓ、ＩｎＡｓＰの三層以上の多層構造からなるサブチ
ャネル層構造の実現も可能である。
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Ａｓの成長層への取り込み、Ｐ／Ａｓ置換の影
響が全くない理想的な状態を考えると、上述の実施例１
〜３の他に、図５（Ｂ）のようなＩｎＡｓサブチャネル
層５１３ｄ及びＩｎＰサブチャネル層５１３ｅの二層構
造のサブチャネル層、あるいは図５（Ｃ）のようなＩｎ
Ａｓ単層構造のサブチャネル層５１３ｆ、あるいは図５
（Ｄ）のようなＩｎＰ単層構造を有するサブチャネル層
５１３ｇ構造が実現可能となる。さらに、ＩｎＰ、Ｉｎ
Ａｓ、ＩｎＡｓＰの三層以上の多層構造からなるサブチ
ャネル層構造の実現も可能である。
【０１０８】これらの構造においても、電子供給層側に
組成変化の緩やかな界面層が形成されないために、伝導
帯ポテンシャル変化の極めて急峻なヘテロ接合が実現で
き、また、Ｐ原子がチャネル層に混入することもないた
め、チャネル層側においても移動度の低いＧａＰ界面層
は形成されない。さらにサブチャネル層はＩｎ、Ａｓ、
Ｐのみで構成される移動度の高い半導体であることか
ら、２次元電子ガスは依然として高い移動度を示す。
組成変化の緩やかな界面層が形成されないために、伝導
帯ポテンシャル変化の極めて急峻なヘテロ接合が実現で
き、また、Ｐ原子がチャネル層に混入することもないた
め、チャネル層側においても移動度の低いＧａＰ界面層
は形成されない。さらにサブチャネル層はＩｎ、Ａｓ、
Ｐのみで構成される移動度の高い半導体であることか
ら、２次元電子ガスは依然として高い移動度を示す。
【０１０９】次に、本発明の電界効果トランジスタの第
２の実施の形態について図面を参照して詳細に説明す
る。図６（Ａ）は、本発明の電界効果トランジスタ第２
の実施の形態の積層構造を示す断面図である。図６
（Ａ）を参照すると、この電界効果トランジスタは、II
I―Ｖ族化合物半導体基板６１１上に電子供給層６１
３、サブチャネル層６１４及びチャネル層６１５が順次
積層された構造を有する。電子供給層６１３は、Ｖ族が
Ｐであり、チャネル層１１２よりも小さい電子親和力を
有するIII―Ｖ族化合物半導体で形成され、不純物をド
ープされている。
２の実施の形態について図面を参照して詳細に説明す
る。図６（Ａ）は、本発明の電界効果トランジスタ第２
の実施の形態の積層構造を示す断面図である。図６
（Ａ）を参照すると、この電界効果トランジスタは、II
I―Ｖ族化合物半導体基板６１１上に電子供給層６１
３、サブチャネル層６１４及びチャネル層６１５が順次
積層された構造を有する。電子供給層６１３は、Ｖ族が
Ｐであり、チャネル層１１２よりも小さい電子親和力を
有するIII―Ｖ族化合物半導体で形成され、不純物をド
ープされている。
【０１１０】サブチャネル層６１４は、チャネル層６１
５と電子供給層６１３の間に配置され、電子供給層６１
３よりも大きい電子親和力を有するIII―Ｖ族化合物半
導体で構成されている。チャネル層６１５は、Ｖ族がＡ
ｓであり、かつIII族として少なくともＧａを含むIII―
Ｖ族化合物半導体で構成されている。即ち、電子供給層
６１３をチャネル層６１５の下側に設ける構造の２次元
電子ガス電界効果トランジスタに対して、本発明を適用
したものである。
５と電子供給層６１３の間に配置され、電子供給層６１
３よりも大きい電子親和力を有するIII―Ｖ族化合物半
導体で構成されている。チャネル層６１５は、Ｖ族がＡ
ｓであり、かつIII族として少なくともＧａを含むIII―
Ｖ族化合物半導体で構成されている。即ち、電子供給層
６１３をチャネル層６１５の下側に設ける構造の２次元
電子ガス電界効果トランジスタに対して、本発明を適用
したものである。
【０１１１】図６（Ｂ）は、図６（Ａ）の積層構造をエ
ピタキシャル成長によって作製する場合の各元素の原料
を成長室内へ導入する手順のタイムチャートである。本
実施の形態では、Ｖ族がＰである電子供給層６１３上に
Ｖ族がＡｓであるチャネル層６１５を成長するため、図
１（Ｂ）と比較すると、Ａｓ原料（ロ）とＰ原料（ハ）
の導入手順が入れ替わった構成となっている。即ち、電
子供給層６１３成長工程６２０で、III族原料（イ）、
Ｐ原料（ハ）及び不純物原料を成長室内に導入してチャ
ネル層を所望の膜厚だけ成長した後、成長中断工程６２
１で、III族原料（イ）の供給を停止し、Ｐ原料（ハ）
のみを成長室内に導入する。
ピタキシャル成長によって作製する場合の各元素の原料
を成長室内へ導入する手順のタイムチャートである。本
実施の形態では、Ｖ族がＰである電子供給層６１３上に
Ｖ族がＡｓであるチャネル層６１５を成長するため、図
１（Ｂ）と比較すると、Ａｓ原料（ロ）とＰ原料（ハ）
の導入手順が入れ替わった構成となっている。即ち、電
子供給層６１３成長工程６２０で、III族原料（イ）、
Ｐ原料（ハ）及び不純物原料を成長室内に導入してチャ
ネル層を所望の膜厚だけ成長した後、成長中断工程６２
１で、III族原料（イ）の供給を停止し、Ｐ原料（ハ）
のみを成長室内に導入する。
【０１１２】次に、サブチャネル層６１４成長工程６２
２で、Ｐ原料（ハ）の供給を停止すると同時に、Ｉｎ原
料（ニ）およびＶ族原料（ホ）を成長室内に導入してサ
ブチャネル層６１４の成長を開始する。所望の膜厚のサ
ブチャネル層６１４を成長した後、Ｉｎ原料（ニ）とＶ
族原料（ホ）の供給を停止し、同時にＡｓ原料（ロ）の
みを成長室内に導入して時間Ｔの成長中断工程６２３を
行う。
２で、Ｐ原料（ハ）の供給を停止すると同時に、Ｉｎ原
料（ニ）およびＶ族原料（ホ）を成長室内に導入してサ
ブチャネル層６１４の成長を開始する。所望の膜厚のサ
ブチャネル層６１４を成長した後、Ｉｎ原料（ニ）とＶ
族原料（ホ）の供給を停止し、同時にＡｓ原料（ロ）の
みを成長室内に導入して時間Ｔの成長中断工程６２３を
行う。
【０１１３】最後に、チャネル層成長工程６２４で、II
I族原料（イ）を成長室内に導入して、チャネル層６１
５を所望の膜厚だけ成長させる。これによって、図６
（Ａ）の積層構造が作製できる。
I族原料（イ）を成長室内に導入して、チャネル層６１
５を所望の膜厚だけ成長させる。これによって、図６
（Ａ）の積層構造が作製できる。
【０１１４】本実施の形態の効果は、Ｖ族がＰである電
子供給層６１３上にＶ族がＡｓであるチャネル層６１５
を形成する際に、チャネル層６１５へのＰの混入がない
ために移動度の低いＧａＰ界面層は形成されず、かつ電
子供給層６１３へのＡｓの混入もないために組成変化の
緩やかな界面層も形成されない。これによって、高い移
動度を有する２次元電子ガスが得られる。
子供給層６１３上にＶ族がＡｓであるチャネル層６１５
を形成する際に、チャネル層６１５へのＰの混入がない
ために移動度の低いＧａＰ界面層は形成されず、かつ電
子供給層６１３へのＡｓの混入もないために組成変化の
緩やかな界面層も形成されない。これによって、高い移
動度を有する２次元電子ガスが得られる。
【０１１５】その理由を以下に説明する。図６（Ｂ）を
参照すると、サブチャネル層６１４と電子供給層６１５
との間で、上の層であるチャネル層６１５のＶ族原料、
すなわちＡｓ原料のみを成長室内に導入して時間Ｔの成
長中断工程６２３を行う。
参照すると、サブチャネル層６１４と電子供給層６１５
との間で、上の層であるチャネル層６１５のＶ族原料、
すなわちＡｓ原料のみを成長室内に導入して時間Ｔの成
長中断工程６２３を行う。
【０１１６】この成長中断時間Ｔを十分長くすることに
より、成長室内に残留しているＰが完全に除去され、チ
ャネル層６１５へのＰの取り込みが起こらなくなるため
に、ヘテロ界面のチャネル層６１５側には移動度の低い
ＧａＰ界面層は形成されない。
より、成長室内に残留しているＰが完全に除去され、チ
ャネル層６１５へのＰの取り込みが起こらなくなるため
に、ヘテロ界面のチャネル層６１５側には移動度の低い
ＧａＰ界面層は形成されない。
【０１１７】一方、時間Ｔを長くしたことにより、下の
層であるサブチャネル層６１４の表面近傍でＡｓがサブ
チャネル層６１４内のＰと置換する。ところが、Ａｓも
またサブチャネル層６１４の構成要素の１種であるた
め、サブチャネル層６１４は依然としてＩｎ、Ａｓ、Ｐ
のみで構成される移動度の高い半導体である。さらに、
Ａｓ原子が電子供給層６１３に混入することもないた
め、電子供給層６１３側においても移動度低下の原因と
なる組成変化の緩やかな界面層は形成されない。
層であるサブチャネル層６１４の表面近傍でＡｓがサブ
チャネル層６１４内のＰと置換する。ところが、Ａｓも
またサブチャネル層６１４の構成要素の１種であるた
め、サブチャネル層６１４は依然としてＩｎ、Ａｓ、Ｐ
のみで構成される移動度の高い半導体である。さらに、
Ａｓ原子が電子供給層６１３に混入することもないた
め、電子供給層６１３側においても移動度低下の原因と
なる組成変化の緩やかな界面層は形成されない。
【０１１８】このように、電子供給層６１３側に組成変
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻な高い閉じこめ効果を有するヘ
テロ接合が実現できる。さらに、成長中断工程６２３の
時間Ｔを十分長くすることによって、チャネル層６１５
側に移動度の低いＧａＰ界面層は形成されないため、サ
ブチャネル層６１４とチャネル層６１５はいずれも電子
移動度の高いIII―Ｖ族化合物半導体で構成されてお
り、ここに閉じ込められた２次元電子ガスは高い移動度
を示す。また、成長中断工程６２３の時間Ｔを長くでき
るため、成長室での操作が容易になり、大量生産に適し
た減圧ＭＯＶＰＥを採用することができる。
化の緩やかな界面層が形成されないため、伝導帯ポテン
シャル変化の極めて急峻な高い閉じこめ効果を有するヘ
テロ接合が実現できる。さらに、成長中断工程６２３の
時間Ｔを十分長くすることによって、チャネル層６１５
側に移動度の低いＧａＰ界面層は形成されないため、サ
ブチャネル層６１４とチャネル層６１５はいずれも電子
移動度の高いIII―Ｖ族化合物半導体で構成されてお
り、ここに閉じ込められた２次元電子ガスは高い移動度
を示す。また、成長中断工程６２３の時間Ｔを長くでき
るため、成長室での操作が容易になり、大量生産に適し
た減圧ＭＯＶＰＥを採用することができる。
【０１１９】次に、具体的な実施例を用いて本実施の形
態の動作を説明する。 （実施例４）
態の動作を説明する。 （実施例４）
【０１２０】図７（Ａ）は第２の実施の形態の具体的な
例の積層構造を示す断面図である。半絶縁性ＧａＡｓ基
板７１１上に、アンドープＩｎＧａＰバッファ層７１２
が５００ｎｍの厚さで、ｎ型不純物としてＳｉが１×１
０18ｃｍ-3の濃度にドープされたＩｎＧａＰ電子供給層
７１３が２０ｎｍの厚さで、アンドープＩｎＡｓＰサブ
チャネル層７１４ａが３分子層の厚さで、アンドープＩ
ｎＡｓサブチャネル層７１４ｂが２分子層の厚さで、ア
ンドープＧａＡｓチャネル層７１５が５０ｎｍの厚さ
で、ｎ型不純物としてＳｉが１×１０18ｃｍ-3の濃度に
ドープされたＧａＡｓキャップ層７１６が５０ｎｍの厚
さでこの順にエピタキシャル成長されて積層され、実施
例１と同様にソース電極７１７、ドレイン電極７１８お
よびゲート電極７１９が形成されている。
例の積層構造を示す断面図である。半絶縁性ＧａＡｓ基
板７１１上に、アンドープＩｎＧａＰバッファ層７１２
が５００ｎｍの厚さで、ｎ型不純物としてＳｉが１×１
０18ｃｍ-3の濃度にドープされたＩｎＧａＰ電子供給層
７１３が２０ｎｍの厚さで、アンドープＩｎＡｓＰサブ
チャネル層７１４ａが３分子層の厚さで、アンドープＩ
ｎＡｓサブチャネル層７１４ｂが２分子層の厚さで、ア
ンドープＧａＡｓチャネル層７１５が５０ｎｍの厚さ
で、ｎ型不純物としてＳｉが１×１０18ｃｍ-3の濃度に
ドープされたＧａＡｓキャップ層７１６が５０ｎｍの厚
さでこの順にエピタキシャル成長されて積層され、実施
例１と同様にソース電極７１７、ドレイン電極７１８お
よびゲート電極７１９が形成されている。
【０１２１】図７（Ｂ）は、図７（Ａ）に示した半導体
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層７１３成長工程以降を示すタイムチャー
トである。
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層７１３成長工程以降を示すタイムチャー
トである。
【０１２２】電子供給層７１３成長工程７２０で、ＴＭ
Ｇ、ＴＭＩ、ＰＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層７１３を成長した後、ＴＭ
ＧおよびＴＭＩの供給を停止してＰＨ3のみを成長室内
に導入し、６０秒間の成長中断工程７２１を行った。
Ｇ、ＴＭＩ、ＰＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層７１３を成長した後、ＴＭ
ＧおよびＴＭＩの供給を停止してＰＨ3のみを成長室内
に導入し、６０秒間の成長中断工程７２１を行った。
【０１２３】次に、ＰＨ3の供給を停止すると同時に、
成長速度１分子層／秒に相当する流量でＴＭＩとＡｓＨ
3を成長室内に導入して成長を開始し、５分子層に相当
する５秒間の成長を行った。この５秒間の内、最初の３
秒間は成長室内に残留しているＰが成長層に取り込まれ
るため、実際にはＩｎＡｓＰサブチャネル層７１４ａが
３分子層の厚さ成長されるサブチャネル層７１４ａ成長
工程７２２ａであり、成長室からＰが完全に除去された
後の２秒間は、ＩｎＡｓサブチャネル層７１４ｂが２分
子層の厚さ成長されるサブチャネル層７１４ｂ成長工程
７２２ｂである。
成長速度１分子層／秒に相当する流量でＴＭＩとＡｓＨ
3を成長室内に導入して成長を開始し、５分子層に相当
する５秒間の成長を行った。この５秒間の内、最初の３
秒間は成長室内に残留しているＰが成長層に取り込まれ
るため、実際にはＩｎＡｓＰサブチャネル層７１４ａが
３分子層の厚さ成長されるサブチャネル層７１４ａ成長
工程７２２ａであり、成長室からＰが完全に除去された
後の２秒間は、ＩｎＡｓサブチャネル層７１４ｂが２分
子層の厚さ成長されるサブチャネル層７１４ｂ成長工程
７２２ｂである。
【０１２４】その後、ＴＭＩの供給を停止してＡｓＨ3
のみを成長室内に導入し、６０秒間の成長中断工程７２
３を行った。続いて、チャネル層７１５成長工程７２４
で、ＴＭＧを成長室内に導入してアンドープＧａＡｓチ
ャネル層７１５を成長した後、ＴＭＧの供給を停止して
ＡｓＨ3のみを成長室内に導入し、６０秒間の成長中断
工程７２５を行った。その後、キャップ層７１６成長工
程７２６でＴＭＧおよびＳｉ2Ｈ6を成長室内に導入して
ｎ型ＧａＡｓキャップ層７１６を成長した。
のみを成長室内に導入し、６０秒間の成長中断工程７２
３を行った。続いて、チャネル層７１５成長工程７２４
で、ＴＭＧを成長室内に導入してアンドープＧａＡｓチ
ャネル層７１５を成長した後、ＴＭＧの供給を停止して
ＡｓＨ3のみを成長室内に導入し、６０秒間の成長中断
工程７２５を行った。その後、キャップ層７１６成長工
程７２６でＴＭＧおよびＳｉ2Ｈ6を成長室内に導入して
ｎ型ＧａＡｓキャップ層７１６を成長した。
【０１２５】本実施例においては、ＩｎＡｓＰサブチャ
ネル層７１４ａの成長中に成長室内に残留していたＰは
完全に除去されるため、ＩｎＡｓサブチャネル層７１４
ｂのＶ族組成がアンドープＧａＡｓチャネル層７１５と
一致している。すなわち、ＩｎＡｓサブチャネル層７１
４ｂとアンドープＧａＡｓチャネル層７１５の間ではＶ
族の切換を行う必要がないため、ＧａＰ界面層を含まな
いチャネル層７１５を実現するのが容易になっている。
ネル層７１４ａの成長中に成長室内に残留していたＰは
完全に除去されるため、ＩｎＡｓサブチャネル層７１４
ｂのＶ族組成がアンドープＧａＡｓチャネル層７１５と
一致している。すなわち、ＩｎＡｓサブチャネル層７１
４ｂとアンドープＧａＡｓチャネル層７１５の間ではＶ
族の切換を行う必要がないため、ＧａＰ界面層を含まな
いチャネル層７１５を実現するのが容易になっている。
【０１２６】本実施例の構造で、室温における２次元電
子ガス移動度５５００ｃｍ2／Ｖｓを得た。さらに、成
長中断７２３の時間を０秒から１２０秒まで変化させた
ところ、すべての範囲で５０００ｃｍ2／Ｖｓ以上の高
い移動度が得られた。 （実施例５）
子ガス移動度５５００ｃｍ2／Ｖｓを得た。さらに、成
長中断７２３の時間を０秒から１２０秒まで変化させた
ところ、すべての範囲で５０００ｃｍ2／Ｖｓ以上の高
い移動度が得られた。 （実施例５）
【０１２７】図８（Ａ）は本実施の形態の他の具体的な
例の積層構造を示す断面図である。本実施例の電界効果
トランジスタは、実施例４のＩｎＡｓＰサブチャネル層
７１４ａとＩｎＡｓサブチャネル層７１４ｂが、ＩｎＡ
ｓＰサブチャネル層８１４になっている以外は、実施例
４の積層構造と同じ構造を有する。
例の積層構造を示す断面図である。本実施例の電界効果
トランジスタは、実施例４のＩｎＡｓＰサブチャネル層
７１４ａとＩｎＡｓサブチャネル層７１４ｂが、ＩｎＡ
ｓＰサブチャネル層８１４になっている以外は、実施例
４の積層構造と同じ構造を有する。
【０１２８】図８（Ｂ）は、図８（Ａ）に示した半導体
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層７１３成長工程以降を示すタイムチャー
トである。
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層７１３成長工程以降を示すタイムチャー
トである。
【０１２９】電子供給層７１３成長工程７２０で、ＴＭ
Ｇ、ＴＭＩ、ＰＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層７１３を成長した後、ＰＨ
3のみを流しながら６０秒間の成長中断工程７２１を行
った。次に、サブチャネル層８１４成長工程８２２で、
ＰＨ3の導入を停止して成長速度２分子層／秒に相当す
る流量でＴＭＩおよびＡｓＨ3を成長室内に導入して成
長を開始し、４分子層に相当する２秒間のＩｎＡｓＰ成
長を行った。その後、ＴＭＩの供給を停止してＡｓＨ3
のみを成長室内に導入し、６０秒間の成長中断工程８２
３を行って成長室内に残留したＰを完全に除去した。続
いて、実施例４と同様にアンドープＧａＡｓチャネル層
７１５、ｎ型ＧａＡｓキャップ層７１６を成長した。
Ｇ、ＴＭＩ、ＰＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層７１３を成長した後、ＰＨ
3のみを流しながら６０秒間の成長中断工程７２１を行
った。次に、サブチャネル層８１４成長工程８２２で、
ＰＨ3の導入を停止して成長速度２分子層／秒に相当す
る流量でＴＭＩおよびＡｓＨ3を成長室内に導入して成
長を開始し、４分子層に相当する２秒間のＩｎＡｓＰ成
長を行った。その後、ＴＭＩの供給を停止してＡｓＨ3
のみを成長室内に導入し、６０秒間の成長中断工程８２
３を行って成長室内に残留したＰを完全に除去した。続
いて、実施例４と同様にアンドープＧａＡｓチャネル層
７１５、ｎ型ＧａＡｓキャップ層７１６を成長した。
【０１３０】本実施例においては、サブチャネル層８１
４の成長時間（２秒）が、成長室内の残留Ｐを完全に除
去される時間（３秒）よりも短いため、サブチャネル層
８１４の成長工程８２２終了後も成長室内にＰが残留し
ている。このような場合、成長中断工程８２３の時間を
十分長くすることによって残留Ｐを成長室内から完全に
除去する。これにより、チャネル層７１５側に移動度の
低いＧａＰ層は形成されない。
４の成長時間（２秒）が、成長室内の残留Ｐを完全に除
去される時間（３秒）よりも短いため、サブチャネル層
８１４の成長工程８２２終了後も成長室内にＰが残留し
ている。このような場合、成長中断工程８２３の時間を
十分長くすることによって残留Ｐを成長室内から完全に
除去する。これにより、チャネル層７１５側に移動度の
低いＧａＰ層は形成されない。
【０１３１】また、成長中断８２３中にＩｎＡｓＰ表面
付近のＰがＡｓに置換したとしても、ＩｎＡｓＰの組成
がＩｎＡｓに近づくだけで、電子供給層８１３中にＡｓ
が混入してＩｎ−Ｇａ−Ａｓ−Ｐ界面層を形成すること
はなく、伝導帯ポテンシャル変化の極めて急峻な高い閉
じこめ効果を有するヘテロ接合が形成できる。
付近のＰがＡｓに置換したとしても、ＩｎＡｓＰの組成
がＩｎＡｓに近づくだけで、電子供給層８１３中にＡｓ
が混入してＩｎ−Ｇａ−Ａｓ−Ｐ界面層を形成すること
はなく、伝導帯ポテンシャル変化の極めて急峻な高い閉
じこめ効果を有するヘテロ接合が形成できる。
【０１３２】従って、２次元電子ガスはチャネル層７１
５とサブチャネル層８１４に強く閉じ込められ、これら
の層がはいずれも移動度の高い半導体で構成されるため
に、この２次元電子ガスは高い移動度を示す。
５とサブチャネル層８１４に強く閉じ込められ、これら
の層がはいずれも移動度の高い半導体で構成されるため
に、この２次元電子ガスは高い移動度を示す。
【０１３３】本実施例の構造で、室温における２次元電
子ガス移動度５０００ｃｍ2／Ｖｓを得た。また、成長
中断工程８２３の時間を０秒から１２０秒まで変化させ
たところ、１秒から１２０秒の範囲で４８００ｃｍ2／
Ｖｓ以上の高い移動度が得られた。 （実施例６）
子ガス移動度５０００ｃｍ2／Ｖｓを得た。また、成長
中断工程８２３の時間を０秒から１２０秒まで変化させ
たところ、１秒から１２０秒の範囲で４８００ｃｍ2／
Ｖｓ以上の高い移動度が得られた。 （実施例６）
【０１３４】図９（Ａ）は第２実施の形態の電界効果ト
ランジスタのさらに他の具体的な例の積層構造を示す断
面図である。本実施例の電界効果トランジスタは、実施
例４のＩｎＡｓＰサブチャネル層７１４ａとＩｎＡｓサ
ブチャネル層７１４ｂが、ＩｎＰサブチャネル層９１４
ａとＩｎＡｓＰサブチャネル層９１４ｂの二層で形成さ
れている以外は、実施例４と同じ積層構造を有する。
ランジスタのさらに他の具体的な例の積層構造を示す断
面図である。本実施例の電界効果トランジスタは、実施
例４のＩｎＡｓＰサブチャネル層７１４ａとＩｎＡｓサ
ブチャネル層７１４ｂが、ＩｎＰサブチャネル層９１４
ａとＩｎＡｓＰサブチャネル層９１４ｂの二層で形成さ
れている以外は、実施例４と同じ積層構造を有する。
【０１３５】図９（Ｂ）は、図９（Ａ）に示した半導体
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層７１３成長工程７２０以降を示すタイム
チャートである。
積層構造を、実施例１と同じＭＯＶＰＥ装置および成長
条件を用いて作製する場合の、原料ガスの導入手順の
内、電子供給層７１３成長工程７２０以降を示すタイム
チャートである。
【０１３６】電子供給層７１３成長工程７２０で、ＴＭ
Ｇ、ＴＭＩ、ＰＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層７１３を成長した後、ＰＨ
3のみを流しながら、６０秒間の成長中断工程７２１を
行った。次に、サブチャネル層成長工程９２２で、成長
速度１分子層／秒に相当する流量でＴＭＩを成長室内に
導入して成長を開始し、３分子層に相当する３秒間のＩ
ｎＰ成長を行った。
Ｇ、ＴＭＩ、ＰＨ3およびＳｉ2Ｈ6を成長室内に導入し
てｎ型ＩｎＧａＰ電子供給層７１３を成長した後、ＰＨ
3のみを流しながら、６０秒間の成長中断工程７２１を
行った。次に、サブチャネル層成長工程９２２で、成長
速度１分子層／秒に相当する流量でＴＭＩを成長室内に
導入して成長を開始し、３分子層に相当する３秒間のＩ
ｎＰ成長を行った。
【０１３７】続いて、ＴＭＩの供給を停止して、ＰＨ3
のみを成長室内に導入して３０秒間の成長中断工程９２
３ａを行った後、ＰＨ3の供給停止と同時にＡｓＨ3のみ
を成長室内に導入して６０秒間の成長中断工程９２３ｂ
を行い、成長室内に残留したＰを完全に除去した。この
とき、成長表面付近において、Ａｓ原子がＰ原子と置換
し、表面近傍のＩｎＰはＩｎＡｓＰで構成されるサブチ
ャネル層９１４ｂとなる。その後、実施例４と同様にア
ンドープＧａＡｓチャネル層７１５、ｎ型ＧａＡｓキャ
ップ層７１６を成長した。
のみを成長室内に導入して３０秒間の成長中断工程９２
３ａを行った後、ＰＨ3の供給停止と同時にＡｓＨ3のみ
を成長室内に導入して６０秒間の成長中断工程９２３ｂ
を行い、成長室内に残留したＰを完全に除去した。この
とき、成長表面付近において、Ａｓ原子がＰ原子と置換
し、表面近傍のＩｎＰはＩｎＡｓＰで構成されるサブチ
ャネル層９１４ｂとなる。その後、実施例４と同様にア
ンドープＧａＡｓチャネル層７１５、ｎ型ＧａＡｓキャ
ップ層７１６を成長した。
【０１３８】本実施例の構造で、室温における２次元電
子ガス移動度５１００ｃｍ2／Ｖｓを得た。また、成長
中断工程９２３ｂの時間を０秒から１２０秒まで変化さ
せたところ、３秒から１２０秒の範囲で４８００ｃｍ2
／Ｖｓ以上の高い移動度が得られた。
子ガス移動度５１００ｃｍ2／Ｖｓを得た。また、成長
中断工程９２３ｂの時間を０秒から１２０秒まで変化さ
せたところ、３秒から１２０秒の範囲で４８００ｃｍ2
／Ｖｓ以上の高い移動度が得られた。
【０１３９】実施例４〜６で説明した積層構造の作製方
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。
法については、それぞれ一例を示したに過ぎず、これに
限られるものではない。
【０１４０】また、実施例４〜６の方法でＩｎＡｓＰサ
ブチャネル層を形成した場合、電子供給層側でＰ組成が
高く、チャネル層側でＡｓ組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つＩｎＡｓＰサブチャネル層を形成することもでき
る。
ブチャネル層を形成した場合、電子供給層側でＰ組成が
高く、チャネル層側でＡｓ組成が高いという組成変化を
含む層になるが、原料ガスの流量に変調を加えるなどの
方法により、組成の均一な、あるいは任意の組成分布を
持つＩｎＡｓＰサブチャネル層を形成することもでき
る。
【０１４１】このように、サブチャネル層の成長工程で
導入する原料の組み合わせと、成長中断工程で導入する
Ｖ族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
導入する原料の組み合わせと、成長中断工程で導入する
Ｖ族原料の組み合わせにより、様々なサブチャネル層構
造が実現可能となる。
【０１４２】例えば、図９（Ｂ）のサブチャネル層成長
工程９２２まで行った後、図７（Ｂ）の成長中断工程７
２１以降を行うことにより、図１０（Ａ）に示したよう
な、ＩＰサブチャネル層１０１４ａ、ＩｎＡｓＰサブチ
ャネル層１０１４ｂ、ＩｎＡｓサブチャネル層１０１４
ｃの三層構造のサブチャネル層を形成できる。さらに、
四層以上の多層構造を有するサブチャネル層を得ること
も可能である。
工程９２２まで行った後、図７（Ｂ）の成長中断工程７
２１以降を行うことにより、図１０（Ａ）に示したよう
な、ＩＰサブチャネル層１０１４ａ、ＩｎＡｓＰサブチ
ャネル層１０１４ｂ、ＩｎＡｓサブチャネル層１０１４
ｃの三層構造のサブチャネル層を形成できる。さらに、
四層以上の多層構造を有するサブチャネル層を得ること
も可能である。
【０１４３】また、本実施の形態の構造は、様々な成長
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Ａｓの成長層への取り込み、Ｐ／Ａｓ置換の影
響が全くない理想的な状態を考えると、上述の実施例４
〜６の他に、図１０（Ｂ）のようなＩｎＰサブチャネル
層１０１４ｄ、ＩｎＡｓサブチャネル層１０１４ｅの二
層構造、あるいは図１０（Ｃ）のようなＩｎＰ単層構造
のサブチャネル層１０１４ｆ、あるいは図１０（Ｄ）の
ようなＩｎＡｓ単層構造のサブチャネル層１０１４ｇを
有する電界効果トランジスタが実現可能となる。
装置、成長条件に適用可能である。上述の実施例におい
てはより現実的な成長条件を考えたが、例えば、成長室
内の残留Ａｓの成長層への取り込み、Ｐ／Ａｓ置換の影
響が全くない理想的な状態を考えると、上述の実施例４
〜６の他に、図１０（Ｂ）のようなＩｎＰサブチャネル
層１０１４ｄ、ＩｎＡｓサブチャネル層１０１４ｅの二
層構造、あるいは図１０（Ｃ）のようなＩｎＰ単層構造
のサブチャネル層１０１４ｆ、あるいは図１０（Ｄ）の
ようなＩｎＡｓ単層構造のサブチャネル層１０１４ｇを
有する電界効果トランジスタが実現可能となる。
【０１４４】さらに、ＩｎＰ、ＩｎＡｓ、ＩｎＡｓＰの
三層以上の多層構造からなるサブチャネル層構造の実現
も可能である。これらの構造においても、電子供給層側
に組成変化の緩やかな界面層が形成されないために、伝
導帯ポテンシャル変化の極めて急峻なヘテロ接合が実現
でき、また、Ｐ原子がチャネル層に混入することもない
ため、チャネル層側においても移動度の低いＧａＰ界面
層は形成されない。さらにサブチャネル層はＩｎ、Ａ
ｓ、Ｐのみで構成される移動度の高い半導体であること
から、２次元電子ガスは依然として高い移動度を示す。
三層以上の多層構造からなるサブチャネル層構造の実現
も可能である。これらの構造においても、電子供給層側
に組成変化の緩やかな界面層が形成されないために、伝
導帯ポテンシャル変化の極めて急峻なヘテロ接合が実現
でき、また、Ｐ原子がチャネル層に混入することもない
ため、チャネル層側においても移動度の低いＧａＰ界面
層は形成されない。さらにサブチャネル層はＩｎ、Ａ
ｓ、Ｐのみで構成される移動度の高い半導体であること
から、２次元電子ガスは依然として高い移動度を示す。
【０１４５】実施例１〜６における各層の材料、膜厚、
組成、ドーピングプロファイルは制限的なものではな
い。たとえば、基板には実施例で挙げたＧａＡｓの他
に、ＩｎＰ等を用いることができ、チャネル層として
は、ＧａＡｓの他に、ＩｎＧａＡｓ、ＡｌＧａＡｓ、Ｉ
ｎＡｌＧａＡｓ、ＡｌＡｓ等を用いることができ、電子
供給層としては、ＩｎＧａＰの他に、ＩｎＡｌＧａＰ、
ＡｌＩｎＰ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、Ｉ
ｎＧａＡｓＰ、ＡｌＧａＩｎＡｓＰ等を用いることがで
きる。
組成、ドーピングプロファイルは制限的なものではな
い。たとえば、基板には実施例で挙げたＧａＡｓの他
に、ＩｎＰ等を用いることができ、チャネル層として
は、ＧａＡｓの他に、ＩｎＧａＡｓ、ＡｌＧａＡｓ、Ｉ
ｎＡｌＧａＡｓ、ＡｌＡｓ等を用いることができ、電子
供給層としては、ＩｎＧａＰの他に、ＩｎＡｌＧａＰ、
ＡｌＩｎＰ、ＩｎＰ、ＧａＰ、ＡｌＰ、ＡｌＧａＰ、Ｉ
ｎＧａＡｓＰ、ＡｌＧａＩｎＡｓＰ等を用いることがで
きる。
【０１４６】また、電子供給層の一部に不純物がドーピ
ングされていないアンドープ層が含まれていてもよい
し、さらに、チャネル層、電子供給層の一部または全部
が基板に対して格子不整を生じていてもよい。
ングされていないアンドープ層が含まれていてもよい
し、さらに、チャネル層、電子供給層の一部または全部
が基板に対して格子不整を生じていてもよい。
【０１４７】次に、本発明の電界効果トランジスタの第
３の実施の形態について図面を参照して詳細に説明す
る。図１１は、本発明の第３の実施の形態の積層構造を
示す断面図である。図１１を参照すると、本実施の形態
は、第１の実施の形態と第２の実施の形態の組み合わせ
として、チャネル層１１２の上下両側に電子供給層１１
４を設ける構造の２次元電子ガス電界効果トランジスタ
に本発明を適用したものである。即ち、本実施形態の電
界効果トランジスタは、III―Ｖ族化合物半導体基板１
１１と、Ｖ族がＡｓであり、かつIII族として少なくと
もＧａを含むIII―Ｖ族化合物半導体で形成されるチャ
ネル層１１２と、チャネル層１１２の上下両側に設けら
れているＶ族がＰであり、チャネル層１１２よりも小さ
い電子親和力を有するIII―Ｖ族化合物半導体で形成さ
れ、不純物をドープされた基板側電子供給層１１４ａと
上側電子供給層１１４ｂと、チャネル層１１２と電子供
給層１１４ａ、ｂの間に配置され、電子供給層１１４よ
りも大きい電子親和力を有するIII―Ｖ族化合物半導体
で形成されるサブチャネル層１１３ａ、１１３ｂとを含
む。
３の実施の形態について図面を参照して詳細に説明す
る。図１１は、本発明の第３の実施の形態の積層構造を
示す断面図である。図１１を参照すると、本実施の形態
は、第１の実施の形態と第２の実施の形態の組み合わせ
として、チャネル層１１２の上下両側に電子供給層１１
４を設ける構造の２次元電子ガス電界効果トランジスタ
に本発明を適用したものである。即ち、本実施形態の電
界効果トランジスタは、III―Ｖ族化合物半導体基板１
１１と、Ｖ族がＡｓであり、かつIII族として少なくと
もＧａを含むIII―Ｖ族化合物半導体で形成されるチャ
ネル層１１２と、チャネル層１１２の上下両側に設けら
れているＶ族がＰであり、チャネル層１１２よりも小さ
い電子親和力を有するIII―Ｖ族化合物半導体で形成さ
れ、不純物をドープされた基板側電子供給層１１４ａと
上側電子供給層１１４ｂと、チャネル層１１２と電子供
給層１１４ａ、ｂの間に配置され、電子供給層１１４よ
りも大きい電子親和力を有するIII―Ｖ族化合物半導体
で形成されるサブチャネル層１１３ａ、１１３ｂとを含
む。
【０１４８】第１の実施の形態と第２の実施の形態を組
合わせとして、チャネル層１１２の上側の層に実施例１
〜３のいずれかを用い、チャネル層１１２の下側の層に
実施例４〜６のいずれかを用いることによって、様々な
構造の２次元電子ガス電界効果トランジスタが得られ
る。本実施の形態では、単一の電子供給層を有する構造
に対して２倍のキャリア濃度を有し、かつ移動度の高い
トランジスタ構造が、成長中断時間の広い範囲で再現性
良く得られる。
合わせとして、チャネル層１１２の上側の層に実施例１
〜３のいずれかを用い、チャネル層１１２の下側の層に
実施例４〜６のいずれかを用いることによって、様々な
構造の２次元電子ガス電界効果トランジスタが得られ
る。本実施の形態では、単一の電子供給層を有する構造
に対して２倍のキャリア濃度を有し、かつ移動度の高い
トランジスタ構造が、成長中断時間の広い範囲で再現性
良く得られる。
【０１４９】
【発明の効果】本発明の電界効果トランジスタによれ
ば、次の効果が得られ、また、本発明の電界効果トラン
ジスタの製造方法によれば、次の効果を有する電界効果
トランジスタを得ることができる。即ち、第１の効果
は、Ｖ族がＡｓであり、かつIII族として少なくともＧ
ａを含むIII―Ｖ族化合物半導体からなるチャネル層と
Ｖ族がＰであるIII―Ｖ族化合物半導体からなる電子供
給層の間で高い移動度を有する２次元電子ガスが得られ
ることである。
ば、次の効果が得られ、また、本発明の電界効果トラン
ジスタの製造方法によれば、次の効果を有する電界効果
トランジスタを得ることができる。即ち、第１の効果
は、Ｖ族がＡｓであり、かつIII族として少なくともＧ
ａを含むIII―Ｖ族化合物半導体からなるチャネル層と
Ｖ族がＰであるIII―Ｖ族化合物半導体からなる電子供
給層の間で高い移動度を有する２次元電子ガスが得られ
ることである。
【０１５０】その理由を以下に説明する。チャネル層と
電子供給層との間にサブチャネル層を挿入したことによ
り、電子供給層側に組成変化の緩やかな界面層が形成さ
れず、伝導帯ポテンシャル変化の極めて急峻なヘテロ界
面が得られるため、電子はチャネル層およびサブチャネ
ル層に強く閉じ込められる。さらに、チャネル層側に移
動度の低いＧａＰ界面層が形成されないため、チャネル
層とサブチャネル層はいずれも移動度の高い半導体で構
成されており、ここに閉じ込められた電子は高い移動度
を示す。
電子供給層との間にサブチャネル層を挿入したことによ
り、電子供給層側に組成変化の緩やかな界面層が形成さ
れず、伝導帯ポテンシャル変化の極めて急峻なヘテロ界
面が得られるため、電子はチャネル層およびサブチャネ
ル層に強く閉じ込められる。さらに、チャネル層側に移
動度の低いＧａＰ界面層が形成されないため、チャネル
層とサブチャネル層はいずれも移動度の高い半導体で構
成されており、ここに閉じ込められた電子は高い移動度
を示す。
【０１５１】第２の効果は、前記サブチャネル層の挿入
が、２次元電子ガスとオーミック電極の間の抵抗の増大
を伴わないことである。その理由は、電子親和力の大き
いサブチャネル層が、２次元電子ガスの蓄積される層と
なり、２次元電子ガスとオーミック電極の間に、電子の
流れを妨げるポテンシャル障壁を形成しないためであ
る。
が、２次元電子ガスとオーミック電極の間の抵抗の増大
を伴わないことである。その理由は、電子親和力の大き
いサブチャネル層が、２次元電子ガスの蓄積される層と
なり、２次元電子ガスとオーミック電極の間に、電子の
流れを妨げるポテンシャル障壁を形成しないためであ
る。
【０１５２】第３の効果は、高移動度を有する２次元電
子ガスが得られる成長中断条件の範囲が広く、大量生産
に適しているということである。その理由は、サブチャ
ネル層を成長した後の成長中断の時間を長くしても、ヘ
テロ界面の急峻性は損なわれず、高移動度を有する２次
元電子ガスが得られ、前記成長中断時間に対する上限が
著しく緩和されるためである。
子ガスが得られる成長中断条件の範囲が広く、大量生産
に適しているということである。その理由は、サブチャ
ネル層を成長した後の成長中断の時間を長くしても、ヘ
テロ界面の急峻性は損なわれず、高移動度を有する２次
元電子ガスが得られ、前記成長中断時間に対する上限が
著しく緩和されるためである。
【図１】本発明の電界効果トランジスタの第１の実施の
形態を表し、（Ａ）は積層構造を示す概略断面図、
（Ｂ）は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャート、（Ｃ）は（Ａ）の
積層構造の伝導帯ポテンシャル分布を示すダイアグラム
である。
形態を表し、（Ａ）は積層構造を示す概略断面図、
（Ｂ）は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャート、（Ｃ）は（Ａ）の
積層構造の伝導帯ポテンシャル分布を示すダイアグラム
である。
【図２】本発明の電界効果トランジスタの第１実施例を
表し、（Ａ）は積層構造を示す断面図、（Ｂ）は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
表し、（Ａ）は積層構造を示す断面図、（Ｂ）は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
【図３】本発明の電界効果トランジスタの第２実施例を
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャート、（Ｃ）は成長中断時間Ｔ
に対する移動度の変化を表すグラフである。
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャート、（Ｃ）は成長中断時間Ｔ
に対する移動度の変化を表すグラフである。
【図４】本発明の電界効果トランジスタの第３実施例を
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
【図５】（Ａ）〜（Ｄ）は、本発明の電界効果トランジ
スタの第１の実施の形態の他の実施例の積層構造を示す
概略断面図である。
スタの第１の実施の形態の他の実施例の積層構造を示す
概略断面図である。
【図６】本発明の電界効果トランジスタの第２の実施の
形態を表し、（Ａ）は積層構造を示す概略断面図、
（Ｂ）は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャートである。
形態を表し、（Ａ）は積層構造を示す概略断面図、
（Ｂ）は前記積層構造をエピタキシャル成長するための
原料導入手順を示すタイムチャートである。
【図７】本発明の電界効果トランジスタの第４実施例を
表し、（Ａ）は積層構造を示す断面図、（Ｂ）は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
表し、（Ａ）は積層構造を示す断面図、（Ｂ）は前記積
層構造をエピタキシャル成長するための原料ガス導入手
順を示すタイムチャートである。
【図８】本発明の電界効果トランジスタの第５実施例を
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
【図９】本発明の電界効果トランジスタの第６実施例を
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
表し、（Ａ）は積層構造を示す概略断面図、（Ｂ）は前
記積層構造をエピタキシャル成長するための原料ガス導
入手順を示すタイムチャートである。
【図１０】（Ａ）〜（Ｄ）は、本発明の電界効果トラン
ジスタの第２の実施の形態の他の実施例の積層構造を示
す概略断面図である。
ジスタの第２の実施の形態の他の実施例の積層構造を示
す概略断面図である。
【図１１】本発明の電界効果トランジスタの第３の実施
の形態の積層構造を示す概略断面図である。
の形態の積層構造を示す概略断面図である。
【図１２】従来技術の電界効果トランジスタを説明する
もので、（Ａ）は従来技術の積層構造を示す断面図であ
り、（Ｂ）は理想的なヘテロ界面が形成されたときの、
（Ｃ）はＩｎ―Ｇａ―Ａｓ―Ｐ界面層が存在するときの
伝導帯ポテンシャル分布を示すぞれぞれダイアグラムで
ある。
もので、（Ａ）は従来技術の積層構造を示す断面図であ
り、（Ｂ）は理想的なヘテロ界面が形成されたときの、
（Ｃ）はＩｎ―Ｇａ―Ａｓ―Ｐ界面層が存在するときの
伝導帯ポテンシャル分布を示すぞれぞれダイアグラムで
ある。
【図１３】従来技術の電界効果トランジスタの積層構造
を示す断面図である。
を示す断面図である。
１１１ III―Ｖ族化合物半導体基板 １１２ チャネル層 １１３ サブチャネル層 １１４ 電子供給層 １２０、６２４ チャネル層１１２成長工程 １２１、１２３、６２１、６２３ 成長中断工程 １２２、６２２ サブチャネル層１１３成長工程 １２４、６２０ 電子供給層１１４成長工程 ２１１ 半絶縁性ＧａＡｓ基板 ２１２ チャネル層 ２１３、３１３、４１３、５１３ サブチャネル層 ２１４ 電子供給層 ２１５、７１６ キャップ層 ２１６、７１７ ソース電極 ２１７、７１８ ドレイン電極 ２１８、７１９ ゲート電極 ２２０ チャネル層２１２成長工程 ２２１、２２３、２２５、３２３、４２３ 成長中断工
程 ２２２ サブチャネル層２１３成長工程 ２２４ 電子供給層２１４成長工程 ２２６ キャップ層２１５成長工程 ３２２ サブチャネル層３１３成長工程 ４２２ サブチャネル層４１３成長工程 ６１１ III―Ｖ族化合物半導体基板 ６１３ 電子供給層 ６１４ サブチャネル層 ６１５ チャネル層 ７１１ 半絶縁性ＧａＡｓ基板 ７１２ バッファ層 ７１３ 電子供給層 ７１４、８１４、９１４、１０１４ サブチャネル層 ７１５ チャネル層 ７２０ 電子供給層７１３成長工程 ７２１、７２３、７２５、８２３、９２３ 成長中断工
程 ７２２ サブチャネル層７１４成長工程 ７２４ チャネル層７１５成長工程 ７２６ キャップ層７１６成長工程 ８２２ サブチャネル層８１４成長工程 ９２２ サブチャネル層４１４成長工程 １２１１、１３１１ 半絶縁性ＧａＡｓ基板 １２１２、１３１２ チャネル層 １２１３、１３１４ 電子供給層 １２１４、１３１５ キャップ層 １２１５、１３１６ ソース電極 １２１６、１３１７ ゲート電極 １２１７、１３１８ ドレイン電極 １２１８ Ｉｎ−Ｇａ−Ａｓ−Ｐ界面領域 １３１３ 歪スペーサ層
程 ２２２ サブチャネル層２１３成長工程 ２２４ 電子供給層２１４成長工程 ２２６ キャップ層２１５成長工程 ３２２ サブチャネル層３１３成長工程 ４２２ サブチャネル層４１３成長工程 ６１１ III―Ｖ族化合物半導体基板 ６１３ 電子供給層 ６１４ サブチャネル層 ６１５ チャネル層 ７１１ 半絶縁性ＧａＡｓ基板 ７１２ バッファ層 ７１３ 電子供給層 ７１４、８１４、９１４、１０１４ サブチャネル層 ７１５ チャネル層 ７２０ 電子供給層７１３成長工程 ７２１、７２３、７２５、８２３、９２３ 成長中断工
程 ７２２ サブチャネル層７１４成長工程 ７２４ チャネル層７１５成長工程 ７２６ キャップ層７１６成長工程 ８２２ サブチャネル層８１４成長工程 ９２２ サブチャネル層４１４成長工程 １２１１、１３１１ 半絶縁性ＧａＡｓ基板 １２１２、１３１２ チャネル層 １２１３、１３１４ 電子供給層 １２１４、１３１５ キャップ層 １２１５、１３１６ ソース電極 １２１６、１３１７ ゲート電極 １２１７、１３１８ ドレイン電極 １２１８ Ｉｎ−Ｇａ−Ａｓ−Ｐ界面領域 １３１３ 歪スペーサ層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AA04 AB09 AB10 AB11 AB12 AB17 AB18 AB19 AC01 AC08 AC09 AD10 AE23 AF04 BB05 BB08 DA52 EE12 EE18 5F102 GB01 GC01 GD01 GJ05 GJ06 GL04 GL05 GM04 GN05 GQ01 GQ02 GR04 GS02 GT03 HC01 HC11 HC21
Claims (19)
- 【請求項１】 III−Ｖ族半導体基板と、チャネル層
と、電子供給層と、ゲート電極とを備え、前記電子供給
層と前記チャネル層とのヘテロ界面に生じる二次元電子
ガスを前記ゲート電極により制御する電界効果トランジ
スタにおいて、 前記チャネル層が、Ｖ族がＡｓであり、かつIII族とし
て少なくともＧａを含むIII―Ｖ族化合物半導体で構成
され、 前記電子供給層が、前記チャネル層よりも電子親和力が
小さく、Ｖ族がＰであるIII―Ｖ族化合物半導体で構成
され、 前記チャネル層と前記電子供給層との間に介在するサブ
チャネル層を備え、前記サブチャネル層が、前記電子供
給層よりも大きい電子親和力を有し、III族元素として
Ｉｎ、Ｖ族元素としてＡｓ、Ｐのみをその構成要素とす
るIII―Ｖ族化合物半導体で構成されることを特徴とす
る電界効果トランジスタ。 - 【請求項２】 請求項１記載の電界効果トランジスタに
おいて、 前記半導体基板の上に、前記チャネル層、前記サブチャ
ネル層、及び前記電子供給層の順に積層されている構造
を有することを特徴とする電界効果トランジスタ。 - 【請求項３】 請求項１記載の電界効果トランジスタに
おいて、 前記半導体基板の上に、前記電子供給層、前記サブチャ
ネル層、及び前記チャネル層の順に積層されている構造
を有することを特徴とする電界効果トランジスタ。 - 【請求項４】 請求項１記載の電界効果トランジスタに
おいて、 前記半導体基板の上に、前記電子供給層、前記サブチャ
ネル層、前記チャネル層、前記サブチャネル層、及び前
記電子供給層の順に積層されている構造を有することを
特徴とする電界効果トランジスタ。 - 【請求項５】 請求項１〜４のいずれかに記載の電界効
果トランジスタにおいて、 前記III―Ｖ族半導体基板が、ＧａＡｓ又はＩｎＰ基板
であり、前記チャネル層がＧａＡｓ、ＩｎＧａＡｓ、又
はＩｎＡｌＧａＡｓであり、前記電子供給層がＩｎＧａ
Ｐ、ＡｌＩｎＧａＰ、ＡｌＩｎＰ、ＩｎＰ、ＧａＰ、Ａ
ｌＰ、ＡｌＧａＰ、ＩｎＧａＡｓＰ、又はＡｌＧａＩｎ
ＡｓＰであることを特徴とする電界効果トランジスタ。 - 【請求項６】 請求項１〜５のいずれかに記載の電界効
果トランジスタにおいて、 前記III―Ｖ族半導体基板がＧａＡｓ基板であり、前記
チャネル層がＧａＡｓ又はＩｎＧａＡｓであり、前記電
子供給層がＩｎＧａＰ又はＡｌＩｎＧａＰであることを
特徴とする電界効果トランジスタ。 - 【請求項７】 請求項１〜５のいずれかに記載の電界効
果トランジスタにおいて、 前記III―Ｖ族半導体基板がＩｎＰ基板であり、前記チ
ャネル層がＩｎＧａＡｓであり、前記電子供給層がＩｎ
Ｐであることを特徴とする電界効果トランジスタ。 - 【請求項８】 請求項１〜７のいずれかに記載の電界効
果トランジスタにおいて、 前記サブチャネル層が、ＩｎＡｓＰ、ＩｎＰ、ＩｎＡｓ
のいずれかよりなる層を少なくとも一層以上含むことを
特徴とする電界効果トランジスタ。 - 【請求項９】 請求項８記載の電界効果トランジスタに
おいて、 前記サブチャネル層が、ＩｎＰ、ＩｎＡｓＰの二層で構
成され、ＩｎＡｓＰが前記チャネル層側に存在すること
を特徴とする電界効果トランジスタ。 - 【請求項１０】 請求項８記載の電界効果トランジスタ
において、 前記サブチャネル層が、ＩｎＡｓＰ、ＩｎＡｓの二層で
構成され、ＩｎＡｓがチャネル層側に存在することを特
徴とする電界効果トランジスタ。 - 【請求項１１】 請求項８の記載の電界効果トランジス
タにおいて、 前記サブチャネル層がＩｎＰ、ＩｎＡｓの二層で構成さ
れ、ＩｎＡｓがチャネル層側に存在することを特徴とす
る電界効果トランジスタ。 - 【請求項１２】 請求項８記載の電界効果トランジスタ
において、 前記サブチャネル層がＩｎＰ、ＩｎＡｓＰ、ＩｎＡｓの
三層で構成され、前記チャネル層側から前記電子供給層
側に向かってＩｎＡｓ、ＩｎＡｓＰ、ＩｎＰの順に並ん
でいることを特徴とする電界効果トランジスタ。 - 【請求項１３】 請求項８、９、１０及び１２のいずれ
かに記載の電界効果トランジスタにおいて、 前記サブチャネル層中のＩｎＡｓＰのＰ組成が前記チャ
ネル層側から前記電子供給層側に近づくに従って高くな
ることを特徴とする電界効果トランジスタ。 - 【請求項１４】 III−Ｖ族半導体基板上に、Ｖ族がＡ
ｓであり、かつIII族として少なくともＧａを含むIII―
Ｖ族化合物半導体で構成されるチャネル層を有機金属気
相成長法により成膜するチャネル層成膜工程と、 前記チャネル層成膜工程で用いたＡｓ原料ガスが雰囲気
中に残っている状態でＩｎ原料ガス及びＰ原料ガスを導
入して、雰囲気中のＡｓを使い切ってＩｎＡｓＰからな
る第１サブチャネル層を有機金属気相成長法により成膜
する工程と、 ＩｎＰからなる第２サブチャネル層を有機金属気相成長
法により成膜する工程と、 前記チャネル層及び前記サブチャネル層よりも電子親和
力が小さく、Ｖ族がＰであるIII―Ｖ族化合物半導体で
構成される電子供給層を有機金属気相成長法により成膜
する電子供給層成膜工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項１５】 III−Ｖ族半導体基板上に、Ｖ族がＡ
ｓであり、かつIII族として少なくともＧａを含むIII―
Ｖ族化合物半導体で構成されるチャネル層を有機金属気
相成長法により成膜するチャネル層成膜工程と、 前記チャネル層成膜工程で用いたＡｓ原料ガスを雰囲気
中に流しながらＩｎ原料ガス及びＰ原料ガスを導入して
ＩｎＡｓＰからなる第１サブチャネル層を有機金属気相
成長法により成膜する工程と、 Ｐ原料ガスを導入して雰囲気を前記Ｐ原料ガスで置換す
る成長中断工程と、 前記チャネル層及び前記サブチャネル層よりも電子親和
力が小さく、Ｖ族がＰであるIII―Ｖ族化合物半導体で
構成される電子供給層を有機金属気相成長法により成膜
する電子供給層成膜工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項１６】 III−Ｖ族半導体基板上に、Ｖ族がＡ
ｓであり、かつIII族として少なくともＧａを含むIII―
Ｖ族化合物半導体で構成されるチャネル層を有機金属気
相成長法により成膜するチャネル層成膜工程と、 Ｉｎ原料ガス及びＡｓ原料ガスを導入してＩｎＡｓで構
成される第１サブチャネル層を有機金属気相成長法によ
り成膜するサブチャネル層成膜工程と、 Ｐ原料ガスを導入して雰囲気を前記Ｐ原料ガスで置換し
てＩｎＡｓＰで構成される第２サブチャネル層を形成す
る成長中断工程と、 前記チャネル層及び前記サブチャネル層よりも電子親和
力が小さく、Ｖ族がＰであるIII―Ｖ族化合物半導体で
構成される電子供給層を有機金属気相成長法により成膜
する電子供給層成膜工程とを有することを特徴とする電
界効果トランジスタの製造方法。 - 【請求項１７】 III−Ｖ族半導体基板上に、Ｖ族がＰ
であるIII―Ｖ族化合物半導体で構成される電子供給層
を有機金属気相成長法により成膜する電子供給層成膜工
程と、 前記電子供給層成膜工程で用いたＰ原料ガスが雰囲気中
に残っている状態でＩｎ原料ガス及びＡｓ原料ガスを導
入して、雰囲気中のＰを使い切ってＩｎＡｓＰからな
り、前記電子供給層より大きい電子親和力を有する第１
サブチャネル層を有機金属気相成長法により成膜する工
程と、 ＩｎＡｓからなる第２サブチャネル層を有機金属気相成
長法により成膜する工程と、 Ｖ族がＡｓであり、かつIII族として少なくともＧａを
含むIII―Ｖ族化合物半導体で構成され、前記電子供給
層より大きい電子親和力を有するチャネル層を有機金属
気相成長法により成膜するチャネル層成膜工程とを有す
ることを特徴とする電界効果トランジスタの製造方法。 - 【請求項１８】 III−Ｖ族半導体基板上に、Ｖ族がＰ
であるIII―Ｖ族化合物半導体で構成される電子供給層
を有機金属気相成長法により成膜する電子供給層成膜工
程と、 前記電子供給層成膜工程で用いたＰ原料ガスを雰囲気中
に流しながらＩｎ原料ガス及びＡｓ原料ガスを導入して
ＩｎＡｓＰからなり、前記電子供給層より電子親和力が
大きい第１サブチャネル層を有機金属気相成長法により
成膜する工程と、 Ａｓの原料ガスを導入して、雰囲気をＡｓ原料ガスで置
換する成長中断工程と、 Ｖ族がＡｓであり、かつIII族として少なくともＧａを
含むIII―Ｖ族化合物半導体で構成され、前記電子供給
層より電子親和力が大きいチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程とを有すること
を特徴とする電界効果トランジスタの製造方法。 - 【請求項１９】 III−Ｖ族半導体基板上に、Ｖ族がＰ
であるIII―Ｖ族化合物半導体で構成される電子供給層
を有機金属気相成長法により成膜する電子供給層成膜工
程と、 Ｉｎ原料ガスを導入してＩｎＰより構成され、前記電子
供給層より電子親和力が大きい第１サブチャネル層を有
機金属気相成長法により形成する第１サブチャネル層成
膜工程と、 Ａｓ原料ガスを導入して雰囲気を前記Ａｓ原料ガスで置
換してＩｎＡｓＰから構成される第２サブチャネル層を
形成する成長中断工程と、 Ｖ族がＡｓであり、かつIII族として少なくともＧａを
含むIII―Ｖ族化合物半導体で構成され、前記電子供給
層より電子親和力が大きいチャネル層を有機金属気相成
長法により成膜するチャネル層成膜工程とを有すること
を特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057684A JP2000260978A (ja) | 1999-03-04 | 1999-03-04 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11057684A JP2000260978A (ja) | 1999-03-04 | 1999-03-04 | 電界効果トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000260978A true JP2000260978A (ja) | 2000-09-22 |
Family
ID=13062776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11057684A Pending JP2000260978A (ja) | 1999-03-04 | 1999-03-04 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000260978A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112111A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Chemical Company, Limited | 化合物半導体、その製造方法及び化合物半導体素子 |
| JP2005333095A (ja) * | 2003-06-13 | 2005-12-02 | Sumitomo Chemical Co Ltd | 化合物半導体、その製造方法及び化合物半導体素子 |
-
1999
- 1999-03-04 JP JP11057684A patent/JP2000260978A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112111A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Chemical Company, Limited | 化合物半導体、その製造方法及び化合物半導体素子 |
| JP2005333095A (ja) * | 2003-06-13 | 2005-12-02 | Sumitomo Chemical Co Ltd | 化合物半導体、その製造方法及び化合物半導体素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7329908B2 (en) | Nitride-based compound semiconductor electron device including a buffer layer structure | |
| US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
| JPH06168960A (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| CN111406306A (zh) | 半导体装置的制造方法、半导体装置 | |
| JP4757370B2 (ja) | エピタキシャル基板の製造方法 | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
| JP2013021024A (ja) | トランジスタ素子 | |
| JP2000260978A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| WO2010116701A1 (ja) | 半導体基板の製造方法および半導体基板 | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| JP2005142250A (ja) | 高電子移動度トランジスタ | |
| CN113659006B (zh) | 一种基于第三代半导体GaN材料的HEMT外延器件及其生长方法 | |
| JP2007103925A (ja) | 半導体装置及びその製造方法 | |
| JP3338911B2 (ja) | 半導体装置とその製造方法 | |
| JPH10284510A (ja) | 半導体基板 | |
| WO2020161791A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2001308315A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 |