JPH10284510A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH10284510A JPH10284510A JP9089594A JP8959497A JPH10284510A JP H10284510 A JPH10284510 A JP H10284510A JP 9089594 A JP9089594 A JP 9089594A JP 8959497 A JP8959497 A JP 8959497A JP H10284510 A JPH10284510 A JP H10284510A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- crystal ratio
- mixed crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板上にＧａＡｓ層およびＡｌＧａ
Ａｓ層とＩｎＧａＡｓチャネル層を有する電界効果トラ
ンジスタ用基板において、ＩｎＧａＡｓチャネル層中の
電子移動度が劣化しない化合物半導体基板を提供する。 【解決手段】 ＩｎＧａＡｓチャネル層１６において、
Ｉｎの混晶比がバッファ層１２あるいはＡｌＧａＡｓ電
子供給層１４との界面では０であるが、ＩｎＧａＡｓチ
ャネル層１３へ行くに従って徐々に増加し、ＩｎＧａＡ
ｓチャネル層１３との界面では０．２になっているグレ
ーディット層１６ａ、１６ｂを導入する。
Ａｓ層とＩｎＧａＡｓチャネル層を有する電界効果トラ
ンジスタ用基板において、ＩｎＧａＡｓチャネル層中の
電子移動度が劣化しない化合物半導体基板を提供する。 【解決手段】 ＩｎＧａＡｓチャネル層１６において、
Ｉｎの混晶比がバッファ層１２あるいはＡｌＧａＡｓ電
子供給層１４との界面では０であるが、ＩｎＧａＡｓチ
ャネル層１３へ行くに従って徐々に増加し、ＩｎＧａＡ
ｓチャネル層１３との界面では０．２になっているグレ
ーディット層１６ａ、１６ｂを導入する。
Description
【０００１】
【発明の属する技術分野】本発明はデバイスをその上に
製造するための半導体基板に関し、シリコン基板上に化
合物半導体であるＧａＡｓを積層したヘテロエピタキシ
ャル半導体基板に関する。
製造するための半導体基板に関し、シリコン基板上に化
合物半導体であるＧａＡｓを積層したヘテロエピタキシ
ャル半導体基板に関する。
【０００２】
【従来の技術】近年、携帯電話を初めとする移動体通信
機器の飛躍的な拡大により、高速、高効率、低消費電力
という特長を持つＧａＡｓデバイスが、特に出力部のパ
ワー素子として好適に用いられ、その需要が急速に増大
している。
機器の飛躍的な拡大により、高速、高効率、低消費電力
という特長を持つＧａＡｓデバイスが、特に出力部のパ
ワー素子として好適に用いられ、その需要が急速に増大
している。
【０００３】このように化合物半導体を用いたデバイス
の需要が多くなっているにもかかわらず、その化合物半
導体のバルク基板の口径は未だ３〜４インチ程度である
ため、６〜８インチさらには１２インチといった大口径
化が達成されているシリコン基板と比較し、デバイスの
量産化が困難になる一因となっている。
の需要が多くなっているにもかかわらず、その化合物半
導体のバルク基板の口径は未だ３〜４インチ程度である
ため、６〜８インチさらには１２インチといった大口径
化が達成されているシリコン基板と比較し、デバイスの
量産化が困難になる一因となっている。
【０００４】そこで注目されているのが、シリコン基板
上にエピタキシャル成長法によって化合物半導体層を成
長させた化合物半導体基板である。このようにシリコン
基板上に化合物半導体をエピタキシャル成長させること
で、提供される化合物半導体基板としての大口径化を行
うことが可能となる。またシリコン基板はＧａＡｓ基板
に比べ、安価で機械的に堅牢であり、さらに熱伝導性に
も優れているため、形成されたデバイスの特性向上とコ
ストダウンを同時に行えるという特長を有するものであ
る。
上にエピタキシャル成長法によって化合物半導体層を成
長させた化合物半導体基板である。このようにシリコン
基板上に化合物半導体をエピタキシャル成長させること
で、提供される化合物半導体基板としての大口径化を行
うことが可能となる。またシリコン基板はＧａＡｓ基板
に比べ、安価で機械的に堅牢であり、さらに熱伝導性に
も優れているため、形成されたデバイスの特性向上とコ
ストダウンを同時に行えるという特長を有するものであ
る。
【０００５】一方デバイス構造においては、従来のＧａ
Ａｓチャネルからより電子移動度の大きい材料へチャネ
ルを変更する動きが活発になってきており、そのような
材料として現在ＩｎＧａＡｓの導入が検討されている。
Ａｓチャネルからより電子移動度の大きい材料へチャネ
ルを変更する動きが活発になってきており、そのような
材料として現在ＩｎＧａＡｓの導入が検討されている。
【０００６】図３はこのシリコン基板上に高電子移動度
トランジスタ（ＨＥＭＴ）用の化合物半導体層を形成し
た基板１０の一例を示す断面図である。シリコン基板１
１上にまずＧａＡｓあるいはＡｌＧａＡｓによるバッフ
ァ層１２がエピタキシャル成長により形成されている。
このバッファ層１２は、シリコンと化合物半導体層の界
面における結晶性の乱れによる影響を緩和するためのも
のである。その上にＩｎの濃度が均一であるＩｎＧａＡ
ｓチャネル層１３がエピタキシャル成長により形成され
ており、さらにその上にＡｌＧａＡｓ電子供給層１４、
ＧａＡｓキャップ層１５が同じくエピタキシャル成長に
より形成されている。
トランジスタ（ＨＥＭＴ）用の化合物半導体層を形成し
た基板１０の一例を示す断面図である。シリコン基板１
１上にまずＧａＡｓあるいはＡｌＧａＡｓによるバッフ
ァ層１２がエピタキシャル成長により形成されている。
このバッファ層１２は、シリコンと化合物半導体層の界
面における結晶性の乱れによる影響を緩和するためのも
のである。その上にＩｎの濃度が均一であるＩｎＧａＡ
ｓチャネル層１３がエピタキシャル成長により形成され
ており、さらにその上にＡｌＧａＡｓ電子供給層１４、
ＧａＡｓキャップ層１５が同じくエピタキシャル成長に
より形成されている。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うにシリコン基板上に化合物半導体を成長させた基板
は、シリコンと化合物半導体層との格子定数の違いおよ
び熱膨張係数の違いにより、両者の界面で転位とよばれ
る欠陥が数多く発生している。
うにシリコン基板上に化合物半導体を成長させた基板
は、シリコンと化合物半導体層との格子定数の違いおよ
び熱膨張係数の違いにより、両者の界面で転位とよばれ
る欠陥が数多く発生している。
【０００８】一方、ＩｎＧａＡｓチャネル層１３とその
上下のバッファ層１２およびＡｌＧａＡｓ電子供給層１
４も格子定数の異なった接合であるが、この場合はＩｎ
ＧａＡｓチャネル層１３のＩｎの混晶比（Ｉｎx Ｇａ
1-x Ａｓにおけるｘの数値で定義する。）を約０．２、
厚さを約２００オングストローム以下とし、いわゆるひ
ずみ超格子の系を採用しているため転位は発生しない
が、大きなひずみを有することになる。
上下のバッファ層１２およびＡｌＧａＡｓ電子供給層１
４も格子定数の異なった接合であるが、この場合はＩｎ
ＧａＡｓチャネル層１３のＩｎの混晶比（Ｉｎx Ｇａ
1-x Ａｓにおけるｘの数値で定義する。）を約０．２、
厚さを約２００オングストローム以下とし、いわゆるひ
ずみ超格子の系を採用しているため転位は発生しない
が、大きなひずみを有することになる。
【０００９】そこで、シリコン基板と化合物半導体層と
の界面から発生した転位に関しては、図４に示すよう
に、このＩｎＧａＡｓチャネル層１３が持つ大きなひず
みのため、バッファ層１２およびＡｌＧａＡｓ電子供給
層１４とＩｎＧａＡｓチャネル層１３との界面で界面と
平行方向に曲げられる。
の界面から発生した転位に関しては、図４に示すよう
に、このＩｎＧａＡｓチャネル層１３が持つ大きなひず
みのため、バッファ層１２およびＡｌＧａＡｓ電子供給
層１４とＩｎＧａＡｓチャネル層１３との界面で界面と
平行方向に曲げられる。
【００１０】このように界面と平行に曲げられた転位
は、電子の走行方向と同方向に転位が存在するため電子
移動度が著しく低下し、ＩｎＧａＡｓチャネル層を導入
してもその効果が現れないという弊害が生ずる。
は、電子の走行方向と同方向に転位が存在するため電子
移動度が著しく低下し、ＩｎＧａＡｓチャネル層を導入
してもその効果が現れないという弊害が生ずる。
【００１１】そこで、本発明においては、シリコン基板
上にＧａＡｓまたはＡｌＧａＡｓよりなるバッファ層、
その上にＩｎＧａＡｓ層、さらにその上にＧａＡｓまた
はＡｌＧａＡｓよりなる層を有する半導体基板におい
て、ＩｎＧａＡｓ層中の電子移動度が劣化しない半導体
基板を提供することを目的とする。
上にＧａＡｓまたはＡｌＧａＡｓよりなるバッファ層、
その上にＩｎＧａＡｓ層、さらにその上にＧａＡｓまた
はＡｌＧａＡｓよりなる層を有する半導体基板におい
て、ＩｎＧａＡｓ層中の電子移動度が劣化しない半導体
基板を提供することを目的とする。
【００１２】
【問題を解決するための手段】上記目的を達成するため
の本願発明の要旨とするところは、シリコン基板上に、
ＧａＡｓまたはＡｌＧａＡｓよりなるバッファ層である
第一層と、ＩｎＧａＡｓよりなる第二層と、ＧａＡｓま
たはＡｌＧａＡｓよりなる第三層を有する半導体基板に
おいて、ＩｎＧａＡｓよりなる第二層が層中心から層境
界にかけて混晶比が暫減するものであることを特徴とす
る半導体基板基板である。さらに、前記混晶比が０〜
０．２であることを特徴とする半導体基板である。
の本願発明の要旨とするところは、シリコン基板上に、
ＧａＡｓまたはＡｌＧａＡｓよりなるバッファ層である
第一層と、ＩｎＧａＡｓよりなる第二層と、ＧａＡｓま
たはＡｌＧａＡｓよりなる第三層を有する半導体基板に
おいて、ＩｎＧａＡｓよりなる第二層が層中心から層境
界にかけて混晶比が暫減するものであることを特徴とす
る半導体基板基板である。さらに、前記混晶比が０〜
０．２であることを特徴とする半導体基板である。
【００１３】
【発明の実施の形態】上述のように構成された本発明
は、ＩｎＧａＡｓチャネル層におけるＩｎの混晶比がチ
ャネル層の上下では０、チャネル層中央へ行くに従い徐
々に増加し、チャネル層中央で０．２となっているた
め、チャネル層の上下にあるＧａＡｓ層あるいはＡｌＧ
ａＡｓ層との格子不整合は生じず、従ってひずみの発生
が押さえられ、転位がそれらの界面で曲げられることは
ない。そのためチャネル中央でのＩｎＧａＡｓの高い電
子移動度を保つことができる。
は、ＩｎＧａＡｓチャネル層におけるＩｎの混晶比がチ
ャネル層の上下では０、チャネル層中央へ行くに従い徐
々に増加し、チャネル層中央で０．２となっているた
め、チャネル層の上下にあるＧａＡｓ層あるいはＡｌＧ
ａＡｓ層との格子不整合は生じず、従ってひずみの発生
が押さえられ、転位がそれらの界面で曲げられることは
ない。そのためチャネル中央でのＩｎＧａＡｓの高い電
子移動度を保つことができる。
【００１４】
【実施例】以下、本発明を適用した一実施例を、添付し
た図面を参照して説明する。
た図面を参照して説明する。
【００１５】図１は本発明を適用したＨＥＭＴ用化合物
半導体基板である。図１の基板はシリコン基板１１上に
ＧａＡｓあるいはＡｌＧａＡｓによるバッファ層１２が
エピタキシャル成長により形成され、さらにその上にＩ
ｎの組成が層内で変化しているＩｎＧａＡｓチャネル層
１６、ＡｌＧａＡｓ電子供給層１４、ＧａＡｓキャップ
層１５が同じくエピタキシャル成長により形成されたも
のである。
半導体基板である。図１の基板はシリコン基板１１上に
ＧａＡｓあるいはＡｌＧａＡｓによるバッファ層１２が
エピタキシャル成長により形成され、さらにその上にＩ
ｎの組成が層内で変化しているＩｎＧａＡｓチャネル層
１６、ＡｌＧａＡｓ電子供給層１４、ＧａＡｓキャップ
層１５が同じくエピタキシャル成長により形成されたも
のである。
【００１６】ＩｎＧａＡｓチャネル層１６は３層から構
成されており、Ｉｎの混晶比が０．２であるＩｎＧａＡ
ｓ層が１３で、その上下の層１６ａと１６ｂは、バッフ
ァ層１２およびＡｌＧａＡｓ電子供給層１４へ近づくに
つれてＩｎの混晶比が徐々に０になっていく層である。
（これら１６ａと１６ｃのことをグレーディット層とよ
ぶ）ＩｎＧａＡｓ層１３においてＩｎの混晶比が０．２
である理由は、これ以上Ｉｎの割合が増加すると合金散
乱と呼ばれる新たな散乱が発生して電子の移動度が劣化
するためであり、これ以下だとＩｎＧａＡｓを導入した
効果があまり見られないためである。一方グレーディッ
ト層においては、その導入目的が上下の層との格子整合
を取ることであるから、Ｉｎの混晶比が必ずしも正確に
０から０．２まで変化している必要はなく、０と０．２
の近傍で格子整合が取れる値、例えば０．０５から０．
１８のような値でもよい。またこの混晶比の変化割合
も、特にリニアである必要はなく、ある関数形をもって
変化していてもよい。厚さに関しては、本実施例におい
てはＩｎＧａＡｓ層１３を１００オングストローム、グ
レーディット層１６ａと１６ｂをそれぞれ５０オングス
トロームとした。なお従来基板においても、このように
混晶比が徐々に変化する層を有している場合があるが、
その目的はチャネルを流れる電子がオーミック電極へ到
達する間に感じるポテンシャルの変化割合を少なくし、
電気抵抗をより小さくするために導入されているもので
あり、本発明とはその導入目的が基本的に異なっている
ことを付言しておく。
成されており、Ｉｎの混晶比が０．２であるＩｎＧａＡ
ｓ層が１３で、その上下の層１６ａと１６ｂは、バッフ
ァ層１２およびＡｌＧａＡｓ電子供給層１４へ近づくに
つれてＩｎの混晶比が徐々に０になっていく層である。
（これら１６ａと１６ｃのことをグレーディット層とよ
ぶ）ＩｎＧａＡｓ層１３においてＩｎの混晶比が０．２
である理由は、これ以上Ｉｎの割合が増加すると合金散
乱と呼ばれる新たな散乱が発生して電子の移動度が劣化
するためであり、これ以下だとＩｎＧａＡｓを導入した
効果があまり見られないためである。一方グレーディッ
ト層においては、その導入目的が上下の層との格子整合
を取ることであるから、Ｉｎの混晶比が必ずしも正確に
０から０．２まで変化している必要はなく、０と０．２
の近傍で格子整合が取れる値、例えば０．０５から０．
１８のような値でもよい。またこの混晶比の変化割合
も、特にリニアである必要はなく、ある関数形をもって
変化していてもよい。厚さに関しては、本実施例におい
てはＩｎＧａＡｓ層１３を１００オングストローム、グ
レーディット層１６ａと１６ｂをそれぞれ５０オングス
トロームとした。なお従来基板においても、このように
混晶比が徐々に変化する層を有している場合があるが、
その目的はチャネルを流れる電子がオーミック電極へ到
達する間に感じるポテンシャルの変化割合を少なくし、
電気抵抗をより小さくするために導入されているもので
あり、本発明とはその導入目的が基本的に異なっている
ことを付言しておく。
【００１７】このような基板の作成法を以下に述べる。
例えばＭＯＣＶＤ法によりシリコン基板１１上にバッフ
ァ層１２を形成後、グレーディット層１６ａを形成す
る。このグレーディット層は、Ｉｎ導入部のマスフロー
コントローラを制御し、Ｉｎの分圧が例えば混晶比０か
ら成長が進むにつれて０．２になるように調整すること
によって行われる。その上にＩｎの混晶比が０．２であ
るＩｎＧａＡｓ層１３を成長させ、さらにグレーディッ
ト層１６ｂを形成する。この時はグレーディット層１６
ａと反対に、Ｉｎの分圧が例えば混晶比０．２から次第
に０になるように調整して成長する。さらにその上にＡ
ｌＧａＡｓ電子供給層１４とＧａＡｓキャップ層１５を
成長する。原料としては、トリメチルガリウム（ＴＭ
Ｇ）、トリメチルアルミニウム（ＴＭＡ）、トリメチル
インジウム（ＴＭＩ）およびアルシンをＭＯＣＶＤ装置
に供給してエピタキシャル成長させる。なお電子供給層
とキャップ層はｎ型とする必要があるが、これはＨ２
Ｓ、Ｈ２Ｓｅ、ＳｉＨ４などを不純物源としてエピタキ
シャル成長中に装置内に導入することによって行われ
る。
例えばＭＯＣＶＤ法によりシリコン基板１１上にバッフ
ァ層１２を形成後、グレーディット層１６ａを形成す
る。このグレーディット層は、Ｉｎ導入部のマスフロー
コントローラを制御し、Ｉｎの分圧が例えば混晶比０か
ら成長が進むにつれて０．２になるように調整すること
によって行われる。その上にＩｎの混晶比が０．２であ
るＩｎＧａＡｓ層１３を成長させ、さらにグレーディッ
ト層１６ｂを形成する。この時はグレーディット層１６
ａと反対に、Ｉｎの分圧が例えば混晶比０．２から次第
に０になるように調整して成長する。さらにその上にＡ
ｌＧａＡｓ電子供給層１４とＧａＡｓキャップ層１５を
成長する。原料としては、トリメチルガリウム（ＴＭ
Ｇ）、トリメチルアルミニウム（ＴＭＡ）、トリメチル
インジウム（ＴＭＩ）およびアルシンをＭＯＣＶＤ装置
に供給してエピタキシャル成長させる。なお電子供給層
とキャップ層はｎ型とする必要があるが、これはＨ２
Ｓ、Ｈ２Ｓｅ、ＳｉＨ４などを不純物源としてエピタキ
シャル成長中に装置内に導入することによって行われ
る。
【００１８】ＩｎＧａＡｓ層１３とグレーディット層１
６ａ、１６ｂの膜厚については、本実施の形態では上記
のようにそれぞれ１００オングストロームと５０オング
ストロームにしたが、本発明はこのような膜厚に限定さ
れるものではない。ただ、用いる装置の膜厚制御性およ
び再現性などから、５０〜１００オングストローム程度
が好ましい。
６ａ、１６ｂの膜厚については、本実施の形態では上記
のようにそれぞれ１００オングストロームと５０オング
ストロームにしたが、本発明はこのような膜厚に限定さ
れるものではない。ただ、用いる装置の膜厚制御性およ
び再現性などから、５０〜１００オングストローム程度
が好ましい。
【００１９】また本実施の形態ではＨＥＭＴ構造を例に
取ったが、この例からも分かるように、層数が４層以上
の基板にも本発明が適用できることは明らかである。
取ったが、この例からも分かるように、層数が４層以上
の基板にも本発明が適用できることは明らかである。
【００２０】次に本発明の半導体基板をＭＥＳＦＥＴ構
造に適用した例を図２に示す。シリコン基板１１上にＧ
ａＡｓあるいはＡｌＧａＡｓによるバッファ層１２がエ
ピタキシャル成長により形成され、さらにその上に不純
物ドープされたＩｎＧａＡｓ活性層１７、ＧａＡｓキャ
ップ層１５が同じくエピタキシャル成長により形成され
たものである。この場合もＨＥＭＴ構造の場合と同様
に、ＩｎＧａＡｓ活性層１７はグレーディット層１７
ａ、１７ｃとＩｎの混晶比が０．２のＩｎＧａＡｓ層１
７ｂから構成されているが、不純物ドープされているこ
とが異なっている。またＭＥＳＦＥＴ構造であるため、
当然電子供給層は存在しない。
造に適用した例を図２に示す。シリコン基板１１上にＧ
ａＡｓあるいはＡｌＧａＡｓによるバッファ層１２がエ
ピタキシャル成長により形成され、さらにその上に不純
物ドープされたＩｎＧａＡｓ活性層１７、ＧａＡｓキャ
ップ層１５が同じくエピタキシャル成長により形成され
たものである。この場合もＨＥＭＴ構造の場合と同様
に、ＩｎＧａＡｓ活性層１７はグレーディット層１７
ａ、１７ｃとＩｎの混晶比が０．２のＩｎＧａＡｓ層１
７ｂから構成されているが、不純物ドープされているこ
とが異なっている。またＭＥＳＦＥＴ構造であるため、
当然電子供給層は存在しない。
【００２１】
【発明の効果】本発明の半導体基板は、ＩｎＧａＡｓチ
ャネル層においてその上下にあるＧａＡｓ層あるいはＡ
ｌＧａＡｓ層と接する部分はＧａＡｓであるが、チャネ
ル中央へ行くに従ってＩｎの混晶比が次第に増加し、チ
ャネル中央ではＩｎの混晶比が０．２のＩｎＧａＡｓに
なっている。従って上下にあるＧａＡｓ層あるいはＡｌ
ＧａＡｓ層との格子不整合は生じず、ひずみの発生が押
さえられるため、転位がそれらの界面で曲げられること
はない。そのためチャネル中央でのＩｎＧａＡｓの高い
電子移動度を保つことができる。
ャネル層においてその上下にあるＧａＡｓ層あるいはＡ
ｌＧａＡｓ層と接する部分はＧａＡｓであるが、チャネ
ル中央へ行くに従ってＩｎの混晶比が次第に増加し、チ
ャネル中央ではＩｎの混晶比が０．２のＩｎＧａＡｓに
なっている。従って上下にあるＧａＡｓ層あるいはＡｌ
ＧａＡｓ層との格子不整合は生じず、ひずみの発生が押
さえられるため、転位がそれらの界面で曲げられること
はない。そのためチャネル中央でのＩｎＧａＡｓの高い
電子移動度を保つことができる。
【図１】 本発明を適用したＨＥＭＴ用基板の断面図で
ある。
ある。
【図２】 本発明を適用したＭＥＳＦＥＴ用基板の断面
図である。
図である。
【図３】 従来のＨＥＭＴ用基板の断面図である。
【図４】 従来の基板において、転位の動きを模式的に
説明した図である。
説明した図である。
１０…半導体基板 １１…Ｓｉ基板 １２…バッファ層 １３…ＩｎＧａＡｓチャネル層 １４…ＡｌＧａＡｓ電子供給層 １５…ＧａＡｓキャップ層 １６…Ｉｎの混晶比が変化しているＩｎＧａＡｓチャネ
ル層 １６ａ、１６ｂ…グレーディット層 １７…Ｉｎの混晶比が変化しているＩｎＧａＡｓ活性層 １７ａ…ＩｎＧａＡｓ活性層 １７ｂ、１７ｃ…ドープされたグレーディット層
ル層 １６ａ、１６ｂ…グレーディット層 １７…Ｉｎの混晶比が変化しているＩｎＧａＡｓ活性層 １７ａ…ＩｎＧａＡｓ活性層 １７ｂ、１７ｃ…ドープされたグレーディット層
Claims (2)
- 【請求項１】 シリコン基板上に、ＧａＡｓまたはＡｌ
ＧａＡｓよりなるバッファ層である第一層と、ＩｎＧａ
Ａｓよりなる第二層と、ＧａＡｓまたはＡｌＧａＡｓよ
りなる第三層を有する半導体基板において、ＩｎＧａＡ
ｓよりなる第二層が層中心から層境界にかけて混晶比が
暫減するものであることを特徴とする半導体基板。 - 【請求項２】 前記混晶比が０〜０．２であることを特
徴とする請求項１記載の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9089594A JPH10284510A (ja) | 1997-04-08 | 1997-04-08 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9089594A JPH10284510A (ja) | 1997-04-08 | 1997-04-08 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284510A true JPH10284510A (ja) | 1998-10-23 |
Family
ID=13975117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9089594A Withdrawn JPH10284510A (ja) | 1997-04-08 | 1997-04-08 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068483A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | 半導体装置 |
| WO2002063665A3 (en) * | 2001-02-08 | 2003-01-23 | Amberwave Systems Corp | RELAXED InXGa1-xAs LAYERS INTEGRATED WITH Si |
| US6589335B2 (en) | 2001-02-08 | 2003-07-08 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
| US6594293B1 (en) | 2001-02-08 | 2003-07-15 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
-
1997
- 1997-04-08 JP JP9089594A patent/JPH10284510A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068483A (ja) * | 1999-08-30 | 2001-03-16 | Kyocera Corp | 半導体装置 |
| WO2002063665A3 (en) * | 2001-02-08 | 2003-01-23 | Amberwave Systems Corp | RELAXED InXGa1-xAs LAYERS INTEGRATED WITH Si |
| US6589335B2 (en) | 2001-02-08 | 2003-07-08 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
| US6594293B1 (en) | 2001-02-08 | 2003-07-15 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781164B2 (en) | Semiconductor element | |
| KR101151933B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| JP5117588B2 (ja) | 窒化物半導体結晶層の製造方法 | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US20070018198A1 (en) | High electron mobility electronic device structures comprising native substrates and methods for making the same | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP2005167275A (ja) | 半導体素子 | |
| US10818491B2 (en) | Formation of a III-N semiconductor structure | |
| US9312341B2 (en) | Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same | |
| JP4912558B2 (ja) | 半導体構造体 | |
| JP2006004970A (ja) | 窒化物半導体薄膜の作製方法 | |
| JP2620901B2 (ja) | 応力補償層を有するＧａＡｓヘテロ構造 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| US20230097643A1 (en) | Stress Management Layer for GaN HEMT | |
| KR102077674B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JPH10284510A (ja) | 半導体基板 | |
| JP2000068497A (ja) | ＧａＮ系化合物半導体装置 | |
| CN114759082B (zh) | 一种氮化镓基高电子迁移率晶体管及其制备方法 | |
| US5341006A (en) | Semiconductor device having diffusion-preventing layer between III-V layer and IV layer | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| US20220254633A1 (en) | Semiconductor Layered Structure | |
| JPS6344774A (ja) | 化合物半導体装置 | |
| JPH0346241A (ja) | 半導体ヘテロ構造およびその製造方法 | |
| JPH10144611A (ja) | Ｉｉｉ−ｖ族化合物半導体結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |