JPH05235054A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPH05235054A JPH05235054A JP7018892A JP7018892A JPH05235054A JP H05235054 A JPH05235054 A JP H05235054A JP 7018892 A JP7018892 A JP 7018892A JP 7018892 A JP7018892 A JP 7018892A JP H05235054 A JPH05235054 A JP H05235054A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- ingaas
- undoped
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 この発明の目的は、高周波動作時の雑音指数
を低く抑えつつ、相互コンダクタンスを大幅に向上させ
ることができる電界効果型半導体装置を提供する。 【構成】 チャネル層１０を、アンドープＩｎＧａＡｓ
層１０ａ、ｎ−ＩｎＧａＡｓ層１０ｂおよびアンドープ
ＩｎＧａＡｓ層１０ｃからなる積層構造とすることによ
り、チャネル内における電子の存在確率を、ｎ−ＩｎＧ
ａＡｓ層１０ｂで小さく、アンドープＩｎＧａＡｓ層１
０ａ，１０ｃで大きして、電子飽和速度を増大させ、相
互コンダクタンスの大幅な向上が図れる。
を低く抑えつつ、相互コンダクタンスを大幅に向上させ
ることができる電界効果型半導体装置を提供する。 【構成】 チャネル層１０を、アンドープＩｎＧａＡｓ
層１０ａ、ｎ−ＩｎＧａＡｓ層１０ｂおよびアンドープ
ＩｎＧａＡｓ層１０ｃからなる積層構造とすることによ
り、チャネル内における電子の存在確率を、ｎ−ＩｎＧ
ａＡｓ層１０ｂで小さく、アンドープＩｎＧａＡｓ層１
０ａ，１０ｃで大きして、電子飽和速度を増大させ、相
互コンダクタンスの大幅な向上が図れる。
Description
【０００１】
【産業上の利用分野】この発明は電界効果型半導体装置
に関する。
に関する。
【０００２】
【従来の技術】衛星放送受信システムの需要が高まる
中、このシステムの重要部分を占める超低雑音電界効果
型トランジスタの性能向上に注目が集まっている。
中、このシステムの重要部分を占める超低雑音電界効果
型トランジスタの性能向上に注目が集まっている。
【０００３】ところで、これらのトランジスタの高性能
化には、ゲート長の短縮や相互コンダクタンスの増大等
が必須の条件となっているので、これを解決するため
に、チャネル層に不純物を高濃度にドーピングした電界
効果型トランジスタが提案されている。その一例を図４
に示す。
化には、ゲート長の短縮や相互コンダクタンスの増大等
が必須の条件となっているので、これを解決するため
に、チャネル層に不純物を高濃度にドーピングした電界
効果型トランジスタが提案されている。その一例を図４
に示す。
【０００４】この図４において、１は半絶縁性ＧａＡｓ
基板、２はこの基板１上に設けられた障壁層を兼ねるバ
ッファ層で、ＧａＡｓ半導体からなる。３はこのバッフ
ァ層２上に設けられたチャネル層で、ｎ型の不純物が高
濃度にドープされたｎ型ＩｎＧａＡｓ半導体からなる。
４はこのチャネル層３上に設けられたｎ型ＡｌＧａＡｓ
半導体からなるｎ型ＡｌＧａＡｓ層である。５はこのｎ
型ＡｌＧａＡｓ層４上に設けられたキャップ層で、ｎ型
ＧａＡｓ半導体からなる。
基板、２はこの基板１上に設けられた障壁層を兼ねるバ
ッファ層で、ＧａＡｓ半導体からなる。３はこのバッフ
ァ層２上に設けられたチャネル層で、ｎ型の不純物が高
濃度にドープされたｎ型ＩｎＧａＡｓ半導体からなる。
４はこのチャネル層３上に設けられたｎ型ＡｌＧａＡｓ
半導体からなるｎ型ＡｌＧａＡｓ層である。５はこのｎ
型ＡｌＧａＡｓ層４上に設けられたキャップ層で、ｎ型
ＧａＡｓ半導体からなる。
【０００５】また、６は一方のキャップ層５と接続する
ソース電極、７は他方のキャップ層５と接続するドレイ
ン電極、８はゲート電極で、ソース電極６とドレイン電
極７間のｎ型ＡｌＧａＡｓ層４とショットキ接続されて
いる。
ソース電極、７は他方のキャップ層５と接続するドレイ
ン電極、８はゲート電極で、ソース電極６とドレイン電
極７間のｎ型ＡｌＧａＡｓ層４とショットキ接続されて
いる。
【０００６】
【課題を解決するための手段】しかしながら、このよう
な構造においては、前述のごとくゲート長の短縮や相互
コンダクタンスの増大を図っても、高周波動作時の雑音
指数がほとんど低減されないという問題がある。これ
は、素子動作時に、ゲート電極８の直下を通過する電子
が前記チャネル層３を通ることにより、雑音が発生する
ためであると考えられていた。
な構造においては、前述のごとくゲート長の短縮や相互
コンダクタンスの増大を図っても、高周波動作時の雑音
指数がほとんど低減されないという問題がある。これ
は、素子動作時に、ゲート電極８の直下を通過する電子
が前記チャネル層３を通ることにより、雑音が発生する
ためであると考えられていた。
【０００７】この点に関して、本出願人は、図５に示す
ように、前記バッファ層２とチャネル層３との間に、ア
ンドープのＩｎＧａＡｓからなるチャネル層９が挿入さ
れてなる電界効果型トランジスタを既に提案している
（特願平３−３１６２４６号参照）。
ように、前記バッファ層２とチャネル層３との間に、ア
ンドープのＩｎＧａＡｓからなるチャネル層９が挿入さ
れてなる電界効果型トランジスタを既に提案している
（特願平３−３１６２４６号参照）。
【０００８】このような構造とすることにより、素子動
作時において、前記ゲート電極８直下を通過する電子
は、アンドープのチャネル層９を通ることとなり、これ
により雑音の発生が抑制されて、雑音指数は大幅に向上
されるに到った。
作時において、前記ゲート電極８直下を通過する電子
は、アンドープのチャネル層９を通ることとなり、これ
により雑音の発生が抑制されて、雑音指数は大幅に向上
されるに到った。
【０００９】この発明は、この素子構造をさらに改良し
て、高周波動作時の雑音指数を低く抑えつつ、相互コン
ダクタンスを大幅に向上することができる電界効果型半
導体装置の提供を目的とする。
て、高周波動作時の雑音指数を低く抑えつつ、相互コン
ダクタンスを大幅に向上することができる電界効果型半
導体装置の提供を目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するた
め、この発明の電界効果型半導体装置は、チャネル層
が、アンドープＩｎＧａＡｓ層、ｎ−ＩｎＧａＡｓ層お
よびアンドープＩｎＧａＡｓ層を順次積層形成してなる
ことを特徴とする。
め、この発明の電界効果型半導体装置は、チャネル層
が、アンドープＩｎＧａＡｓ層、ｎ−ＩｎＧａＡｓ層お
よびアンドープＩｎＧａＡｓ層を順次積層形成してなる
ことを特徴とする。
【００１１】
【作用】チャネル層を、アンドープＩｎＧａＡｓ層、ｎ
−ＩｎＧａＡｓ層およびアンドープＩｎＧａＡｓ層から
なる積層構造とすることにより、素子動作時におけるチ
ャネル内の電子は、基底状態ではなく、第一励起状態に
あると考えられる。
−ＩｎＧａＡｓ層およびアンドープＩｎＧａＡｓ層から
なる積層構造とすることにより、素子動作時におけるチ
ャネル内の電子は、基底状態ではなく、第一励起状態に
あると考えられる。
【００１２】したがって、チャネル内における電子の存
在確率は、ｎ−ＩｎＧａＡｓ層で小さく、アンドープＩ
ｎＧａＡｓ層で大きくなり、この結果、電子飽和速度が
増大して、相互コンダクタンスの大幅な向上が期待でき
る。
在確率は、ｎ−ＩｎＧａＡｓ層で小さく、アンドープＩ
ｎＧａＡｓ層で大きくなり、この結果、電子飽和速度が
増大して、相互コンダクタンスの大幅な向上が期待でき
る。
【００１３】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。
明する。
【００１４】実施例１ この発明に係る電界効果型トランジスタの構造を図１に
示し、この図において、１は半絶縁性ＧａＡｓ基板で、
この基板１の上に、アンドープＧａＡｓ半導体からな
り、障壁層を兼ねるバッファ層２が設けられている。
示し、この図において、１は半絶縁性ＧａＡｓ基板で、
この基板１の上に、アンドープＧａＡｓ半導体からな
り、障壁層を兼ねるバッファ層２が設けられている。
【００１５】１０はこの構造の特徴とするチャネル層で
あって、１０ａ，１０ｂ，１０ｃの三層構造とされてお
り、前記バッファ層２の上に設けられている。１０ａは
前記バッファ層２のＧａＡｓ半導体より電子親和力の大
きいアンドープのＩｎＧａＡｓ半導体にて構成されたＩ
ｎＧａＡｓ層、１０ｂはバッファ層２のＧａＡｓ半導体
より電子親和力の大きいｎ型不純物を高濃度にドープし
たｎ型ＩｎＧａＡｓ半導体からなるｎ型ＩｎＧａＡｓ
層、および１０ｃはバッファ層２のＧａＡｓ半導体より
電子親和力の大きいアンドープのＩｎＧａＡｓ層であ
る。
あって、１０ａ，１０ｂ，１０ｃの三層構造とされてお
り、前記バッファ層２の上に設けられている。１０ａは
前記バッファ層２のＧａＡｓ半導体より電子親和力の大
きいアンドープのＩｎＧａＡｓ半導体にて構成されたＩ
ｎＧａＡｓ層、１０ｂはバッファ層２のＧａＡｓ半導体
より電子親和力の大きいｎ型不純物を高濃度にドープし
たｎ型ＩｎＧａＡｓ半導体からなるｎ型ＩｎＧａＡｓ
層、および１０ｃはバッファ層２のＧａＡｓ半導体より
電子親和力の大きいアンドープのＩｎＧａＡｓ層であ
る。
【００１６】そして、このチャネル層１０上に、このチ
ャネル層１０より電子親和力の小さいｎ型不純物を高濃
度にドープしたｎ型ＡｌＧａＡｓ半導体からなるｎ型Ａ
ｌＧａＡｓ層４が設けられ、このｎ型ＡｌＧａＡｓ層４
上にｎ型ＧａＡｓ半導体層からなるキャップ層５が設け
られている。さらに、一方のキャップ層５と接続される
ソース電極６、他方のキャップ層５と接続されるドレイ
ン電極７、および、これらソース電極６とドレイン電極
７間において、前記ｎ型ＡｌＧａＡｓ層４とショットキ
接続するゲート電極８がそれぞれ設けられて、この発明
に係る電界効果型トランジスタが形成されている。
ャネル層１０より電子親和力の小さいｎ型不純物を高濃
度にドープしたｎ型ＡｌＧａＡｓ半導体からなるｎ型Ａ
ｌＧａＡｓ層４が設けられ、このｎ型ＡｌＧａＡｓ層４
上にｎ型ＧａＡｓ半導体層からなるキャップ層５が設け
られている。さらに、一方のキャップ層５と接続される
ソース電極６、他方のキャップ層５と接続されるドレイ
ン電極７、および、これらソース電極６とドレイン電極
７間において、前記ｎ型ＡｌＧａＡｓ層４とショットキ
接続するゲート電極８がそれぞれ設けられて、この発明
に係る電界効果型トランジスタが形成されている。
【００１７】次に、本実施例の具体的な一例について説
明する。前記バッファ層２は、その膜厚が８０００Åと
される。
明する。前記バッファ層２は、その膜厚が８０００Åと
される。
【００１８】チャネル層１０のＩｎＧａＡｓ層１０ａ，
１０ｃは、その膜厚がそれぞれ５０Åとされる。チャネ
ル層１０のｎ型ＩｎＧａＡｓ層１０ｂは、ｎ型ＩｎX Ｇ
ａ1-x Ａｓ（ｘはＩｎ組成パラメータ）で構成され、そ
の不純物濃度がｎ＝２．５×１０18ｃｍ-3に設定され
る。
１０ｃは、その膜厚がそれぞれ５０Åとされる。チャネ
ル層１０のｎ型ＩｎＧａＡｓ層１０ｂは、ｎ型ＩｎX Ｇ
ａ1-x Ａｓ（ｘはＩｎ組成パラメータ）で構成され、そ
の不純物濃度がｎ＝２．５×１０18ｃｍ-3に設定され
る。
【００１９】ｎ型ＡｌＧａＡｓ層４は、そのｎ型不純物
濃度がｎ＝２×１０18ｃｍ-3に設定されるとともに、そ
の膜厚が５００Åとされる。
濃度がｎ＝２×１０18ｃｍ-3に設定されるとともに、そ
の膜厚が５００Åとされる。
【００２０】また、前記キャップ層５を構成するｎ型Ｇ
ａＡｓ半導体層は、そのｎ型不純物濃度がｎ＝３×１０
18ｃｍ-3に設定されるとともに、その膜厚が５００Åと
される。
ａＡｓ半導体層は、そのｎ型不純物濃度がｎ＝３×１０
18ｃｍ-3に設定されるとともに、その膜厚が５００Åと
される。
【００２１】次に、以上のように構成された電界効果型
トランジスタ（この発明品）について、従来の電界効果
型トランジスタ（従来品）と比較して行った素子特性試
験結果について説明する。
トランジスタ（この発明品）について、従来の電界効果
型トランジスタ（従来品）と比較して行った素子特性試
験結果について説明する。
【００２２】表１は本特性試験に用いたサンプルのウェ
ハ構造を示しており、ここに、サンプルＡは図４に示す
従来品のウェハ構造、サンプルＢは図５に示す従来品の
ウェハ構造、およびサンプルＣは図１に示すこの発明品
のウェハ構造で、上述した具体例に係るものである。
ハ構造を示しており、ここに、サンプルＡは図４に示す
従来品のウェハ構造、サンプルＢは図５に示す従来品の
ウェハ構造、およびサンプルＣは図１に示すこの発明品
のウェハ構造で、上述した具体例に係るものである。
【００２３】
【表１】 （ＡｌＧａＡｓ Ａｌモル組成０．２２） （ＩｎＧａＡｓ Ｉｎモル組成０．１５）
【００２４】これらサンプルＡ〜Ｃの各半導体層を分子
線エピタキシャル結晶成長法（ＭＢＥ法）で成長させ
て、ゲート長０．２μｍ、ゲート幅２００μｍの電界効
果型トランジスタ（従来品Ａ、従来品Ｂ、この発明品
Ｃ）をそれぞれ作製し、これら各電界効果型トランジス
タを、最大相互コンダクタンス（ｇm ｍａｘ）と、１２
ＧＨｚ（Ｖｄｓ＝２Ｖ，Ｉｄｓ＝１０ｍＡ）での最小雑
音指数ＮＦｍｉｎとをそれぞれ比較してみた。試験結果
を表２に示す。
線エピタキシャル結晶成長法（ＭＢＥ法）で成長させ
て、ゲート長０．２μｍ、ゲート幅２００μｍの電界効
果型トランジスタ（従来品Ａ、従来品Ｂ、この発明品
Ｃ）をそれぞれ作製し、これら各電界効果型トランジス
タを、最大相互コンダクタンス（ｇm ｍａｘ）と、１２
ＧＨｚ（Ｖｄｓ＝２Ｖ，Ｉｄｓ＝１０ｍＡ）での最小雑
音指数ＮＦｍｉｎとをそれぞれ比較してみた。試験結果
を表２に示す。
【００２５】
【表２】
【００２６】表２より、最大相互コンダクタンス（ｇm
ｍａｘ）と最小雑音指数ＮＦｍｉｎのいずれにおいて
も、この発明品Ｃの構造は、従来品Ａ，従来品Ｂの構造
を上回っていることが判明した。
ｍａｘ）と最小雑音指数ＮＦｍｉｎのいずれにおいて
も、この発明品Ｃの構造は、従来品Ａ，従来品Ｂの構造
を上回っていることが判明した。
【００２７】実施例２ 本例は図２に示し、実施例１におけるチャネル層１０の
上側の構造を変更したものである。
上側の構造を変更したものである。
【００２８】この構造において、チャネル層１０上に、
このチャネル層１０より電子親和力の小さいｎ型不純物
を高濃度にドープしたｎ型ＧａＡｓ半導体からなるｎ型
ＧａＡｓ層１１が設けられ、このｎ型ＧａＡｓ層１１
に、ソース電極６とドレイン電極７が接続されるととも
に、これらソース電極６とドレイン電極７間において、
ゲート電極８がショットキ接続されている。
このチャネル層１０より電子親和力の小さいｎ型不純物
を高濃度にドープしたｎ型ＧａＡｓ半導体からなるｎ型
ＧａＡｓ層１１が設けられ、このｎ型ＧａＡｓ層１１
に、ソース電極６とドレイン電極７が接続されるととも
に、これらソース電極６とドレイン電極７間において、
ゲート電極８がショットキ接続されている。
【００２９】すなわち、この構造においては、前記ｎ型
ＧａＡｓ層１１が障壁層とキャップ層を兼ねている。こ
れは、実施例１の構造では、ｎ型ＡｌＧａＡｓ層４に対
して、ソース電極６およびドレイン電極７の良好なオー
ミックコンタクトを得るのが困難なため、キャップ層５
が必要であったのに対して、ｎ型ＧａＡｓ層１１であれ
ば、ソース電極６およびドレイン電極７の良好なオーミ
ックコンタクトが容易に得られるからである。
ＧａＡｓ層１１が障壁層とキャップ層を兼ねている。こ
れは、実施例１の構造では、ｎ型ＡｌＧａＡｓ層４に対
して、ソース電極６およびドレイン電極７の良好なオー
ミックコンタクトを得るのが困難なため、キャップ層５
が必要であったのに対して、ｎ型ＧａＡｓ層１１であれ
ば、ソース電極６およびドレイン電極７の良好なオーミ
ックコンタクトが容易に得られるからである。
【００３０】しかも、実施例１のように、ＡｌＧａＡｓ
半導体にｎ型不純物がドープされてなるｎ型ＡｌＧａＡ
ｓ層４よりも、ＧａＡｓ半導体にｎ型不純物がドープさ
れてなるｎ型ＧａＡｓ層１１の方が、その結晶性が良好
であり、また、ゲート電極８とのショットキ接続も良好
である。
半導体にｎ型不純物がドープされてなるｎ型ＡｌＧａＡ
ｓ層４よりも、ＧａＡｓ半導体にｎ型不純物がドープさ
れてなるｎ型ＧａＡｓ層１１の方が、その結晶性が良好
であり、また、ゲート電極８とのショットキ接続も良好
である。
【００３１】その他の構成および作用は実施例１と同様
であり、本例構造においても、前述した試験結果と同等
の素子特性を得られることが判明している。
であり、本例構造においても、前述した試験結果と同等
の素子特性を得られることが判明している。
【００３２】実施例３ 本例は図３に示し、実施例２と同様、実施例１における
チャネル層１０の上側の構造を改変したものである。
チャネル層１０の上側の構造を改変したものである。
【００３３】この構造において、チャネル層１０上に、
アンドープＧａＡｓ半導体からなるＧａＡｓ層１２が障
壁層として設けられるとともに、このＧａＡｓ層１２の
両側部分に、ｎ型不純物がイオン注入によりドープされ
てなるｎ型ＧａＡｓ部１２ａ，１２ａが設けられてい
る。そして、一方のｎ型ＧａＡｓ部１２ａにソース電極
６が接続されるとともに、他方のｎ型ＧａＡｓ部１２ａ
にドレイン電極７が接続され、また、これらソース電極
６とドレイン電極７間において、前記ＧａＡｓ層１２に
ゲート電極８がショットキ接続されている。
アンドープＧａＡｓ半導体からなるＧａＡｓ層１２が障
壁層として設けられるとともに、このＧａＡｓ層１２の
両側部分に、ｎ型不純物がイオン注入によりドープされ
てなるｎ型ＧａＡｓ部１２ａ，１２ａが設けられてい
る。そして、一方のｎ型ＧａＡｓ部１２ａにソース電極
６が接続されるとともに、他方のｎ型ＧａＡｓ部１２ａ
にドレイン電極７が接続され、また、これらソース電極
６とドレイン電極７間において、前記ＧａＡｓ層１２に
ゲート電極８がショットキ接続されている。
【００３４】すなわち、この構造においては、前記Ｇａ
Ａｓ層１２とのオーミックコンタクトをとるために、こ
の両側部分にイオン注入によりｎ型不純物がドープされ
て、ｎ型ＧａＡｓ領域１２ａ，１２ａが形成されている
のである。しかも、実施例１のように、ＡｌＧａＡｓ半
導体にｎ型不純物がドープされてなるｎ型ＡｌＧａＡｓ
層４よりも、ＧａＡｓ１２の方が結晶性調整が良好であ
ることは、実施例２と同様である。
Ａｓ層１２とのオーミックコンタクトをとるために、こ
の両側部分にイオン注入によりｎ型不純物がドープされ
て、ｎ型ＧａＡｓ領域１２ａ，１２ａが形成されている
のである。しかも、実施例１のように、ＡｌＧａＡｓ半
導体にｎ型不純物がドープされてなるｎ型ＡｌＧａＡｓ
層４よりも、ＧａＡｓ１２の方が結晶性調整が良好であ
ることは、実施例２と同様である。
【００３５】その他の構成および作用は実施例１と同様
であり、本例構造においても、前述した試験結果と同等
の素子特性を得られることが判明している。
であり、本例構造においても、前述した試験結果と同等
の素子特性を得られることが判明している。
【００３６】
【発明の効果】以上詳述したように、この発明によれ
ば、相互コンダクタンスの大幅な増大により、素子特性
の大幅な向上を図ることができる。
ば、相互コンダクタンスの大幅な増大により、素子特性
の大幅な向上を図ることができる。
【図１】この発明の実施例１に係るトランジスタ構造を
示す断面図である。
示す断面図である。
【図２】この発明の実施例２に係るトランジスタ構造を
示す断面図である。
示す断面図である。
【図３】この発明の実施例３に係るトランジスタ構造を
示す断面図である。
示す断面図である。
【図４】従来のトランジスタ構造を示す断面図である。
【図５】従来の他のトランジスタ構造を示す断面図であ
る。
る。
１ 半絶縁性ＧａＡｓ基板 ２ アンドープＧａＡｓバッファ層 ４ ｎ型ＡｌＧａＡｓ層 ５ ｎ型ＧａＡｓキャップ層 ６ ソース電極 ７ ドレイン電極 ８ ゲート電極 １０ チャネル層 １０ａ アンドープＩｎＧａＡｓ層 １０ｂ ｎ型ＩｎＧａＡｓ層 １０ｃ アンドープＩｎＧａＡｓ層 １１ ｎ型ＧａＡｓ層 １２ ＧａＡｓ層 １２ａ ｎ型ＧａＡｓ部
Claims (3)
- 【請求項１】 半絶縁性ＧａＡｓ基板上に、アンドープ
ＧａＡｓバッファ層、チャネル層、一導電型ＡｌＧａＡ
ｓ層および一導電型ＧａＡｓキャップ層を備えるととも
に、このキャップ層に接続される一対の電極およびこれ
ら両電極間に配設されたゲート電極を備えてなり、前記
チャネル層は、アンドープＩｎＧａＡｓ層、ｎ−ＩｎＧ
ａＡｓ層およびアンドープＩｎＧａＡｓ層が順次積層形
成されてなることを特徴とする電界効果型半導体装置。 - 【請求項２】 半絶縁性ＧａＡｓ基板上に、アンドープ
ＧａＡｓバッファ層、チャネル層、一導電型ＧａＡｓ層
を備えるとともに、この一導電型ＧａＡｓ層に接続され
る一対の電極およびこれら両電極間に配設されたゲート
電極を備えてなり、前記チャネル層は、アンドープＩｎ
ＧａＡｓ層、ｎ−ＩｎＧａＡｓ層およびアンドープＩｎ
ＧａＡｓ層が順次積層形成されてなることを特徴とする
電界効果型半導体装置。 - 【請求項３】 半絶縁性ＧａＡｓ基板上に、アンドープ
ＧａＡｓバッファ層、チャネル層、ＧａＡｓ層、このＧ
ａＡｓ層両側部分にイオン注入により形成された一導電
型部を有するを備えるとともに、このＧａＡｓ層の一導
電型部に接続される一対の電極およびこれら両電極間に
配設されたゲート電極を備えてなり、前記チャネル層
は、アンドープＩｎＧａＡｓ層、ｎ−ＩｎＧａＡｓ層お
よびアンドープＩｎＧａＡｓ層が順次積層形成されてな
ることを特徴とする電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018892A JPH05235054A (ja) | 1992-02-19 | 1992-02-19 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7018892A JPH05235054A (ja) | 1992-02-19 | 1992-02-19 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235054A true JPH05235054A (ja) | 1993-09-10 |
Family
ID=13424307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7018892A Pending JPH05235054A (ja) | 1992-02-19 | 1992-02-19 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235054A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044641A (ja) * | 2009-08-24 | 2011-03-03 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタ |
| US8039871B2 (en) | 2007-05-17 | 2011-10-18 | Mitsubishi Electric Corporation | Semiconductor device |
-
1992
- 1992-02-19 JP JP7018892A patent/JPH05235054A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8039871B2 (en) | 2007-05-17 | 2011-10-18 | Mitsubishi Electric Corporation | Semiconductor device |
| US8193566B2 (en) | 2007-05-17 | 2012-06-05 | Mitsubishi Electric Corporation | Semiconductor device |
| US8519440B2 (en) | 2007-05-17 | 2013-08-27 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2011044641A (ja) * | 2009-08-24 | 2011-03-03 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0837291A (ja) | 格子不整合系積層結晶構造およびそれを用いた半導体装置 | |
| JPH06333956A (ja) | 電界効果型半導体装置 | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| US4994868A (en) | Heterojunction confined channel FET | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP3258835B2 (ja) | 電界効果型半導体装置 | |
| US4962050A (en) | GaAs FET manufacturing process employing channel confining layers | |
| JP2730544B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2964637B2 (ja) | 電界効果トランジスタ | |
| JPH05235054A (ja) | 電界効果型半導体装置 | |
| JPH118378A (ja) | 電界効果トランジスタ | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JP3616745B2 (ja) | 半導体装置の製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP3505884B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JPH0243765A (ja) | 化合物半導体装置の製造方法 | |
| JPH07147395A (ja) | 電界効果型半導体装置 | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JPH06275656A (ja) | 電界効果型半導体装置 | |
| JP4752163B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04367233A (ja) | 電界効果型半導体装置 | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPH056905A (ja) | 電界効果型半導体装置 | |
| JPH04324643A (ja) | 電界効果型半導体装置 |