JP3258835B2 - 電界効果型半導体装置 - Google Patents

電界効果型半導体装置

Info

Publication number
JP3258835B2
JP3258835B2 JP27615194A JP27615194A JP3258835B2 JP 3258835 B2 JP3258835 B2 JP 3258835B2 JP 27615194 A JP27615194 A JP 27615194A JP 27615194 A JP27615194 A JP 27615194A JP 3258835 B2 JP3258835 B2 JP 3258835B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
electron affinity
semiconductor
undoped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27615194A
Other languages
English (en)
Other versions
JPH08139105A (ja
Inventor
稔 澤田
八十雄 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27615194A priority Critical patent/JP3258835B2/ja
Priority to US08/555,846 priority patent/US5751027A/en
Publication of JPH08139105A publication Critical patent/JPH08139105A/ja
Application granted granted Critical
Publication of JP3258835B2 publication Critical patent/JP3258835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電界効果型半導体装置に
関し、特に低雑音動作特性と高出力動作特性とを併せ持
った電界効果型半導体装置に関する。
【０００２】
【従来の技術】近年、衛星放送やマイクロ波通信などの
マイクロ波通信システムの需要が高まる中、通信装置の
小型化が要求されている。このような通信装置では、送
信時には高出力動作特性が要求され、受信時には低雑音
動作特性が要求される。そこで、最近、低雑音動作特性
と高出力動作特性とを兼ね備えた電界効果型半導体装置
が開発された。この電界効果型半導体装置は、ＴＭＴ
（ Two Mode channel ＦＥＴ）素子と呼ばれている。
【０００３】図５は従来のＴＭＴ素子の構造を示す模式
的断面図である。図５において、ＧａＡｓ半絶縁性半導
体基板１上にアンドープのＧａＡｓバッファ層２、アン
ドープのＩｎ0.2 Ｇａ0.8 Ａｓ第１低雑音用走行層３お
よびアンドープのＩｎX Ｇａ 1-X Ａｓ第２低雑音用走行
層４が順に形成されている。第２低雑音用走行層４のＩ
ｎの組成比ｘは第１低雑音用走行層３との界面から上方
側に向かって０．２から０までグレーディッドに減少す
る。
【０００４】第２低雑音用走行層４上にはアンドープの
ＧａＡｓ不純物拡散防止層５、高キャリア濃度を有する
ｎ型ＧａＡｓ高出力用走行層６、アンドープのＡｌＧａ
Ａｓ障壁層７およびアンドープのＧａＡｓ保護層８が順
に形成されている。
【０００５】保護層８上の中央部には保護層８とショッ
トキ接触するゲート電極９が形成され、ゲート電極９の
両側に保護層８とオーミック接触するソース電極１０お
よびドレイン電極１１がそれぞれ形成されている。ソー
ス電極１０およびドレイン電極１１の下部には、Ｓｉが
イオン注入された高導電領域１２ａ，１２ｂが形成され
ている。
【０００６】図６に図５のＴＭＴ素子におけるゲート電
極９真下の伝導帯のエネルギーバンド概略図を示す。第
１低雑音用走行層３の電子親和力（伝導帯下端から真空
順位までのエネルギー差に相当する）はバッファ層２の
電子親和力よりも大きい。第２低雑音用走行層４は、第
１低雑音用走行層３との界面から不純物拡散防止層５と
の界面までグレーディッドに増大する禁止帯幅を有し、
第１低雑音用走行層３との界面での電子親和力がその第
１低雑音用走行層３の電子親和力以下であり、不純物拡
散防止層５との界面での電子親和力がその不純物拡散防
止層５の電子親和力以上となっている。高出力用走行層
６の電子親和力は不純物拡散防止層５の電子親和力とほ
ぼ等しく、障壁層７の電子親和力は高出力用走行層６と
の界面で高出力用走行層６の電子親和力以下となってお
り、保護層８の電子親和力は障壁層７との界面で障壁層
７の電子親和力以上となっている。
【０００７】ゲート電位が深いときには空乏層が下方ま
で伸び、高出力用走行層６から供給された電子は主とし
て第１低雑音用走行層３および第２低雑音用走行層４を
走行する。この場合、電子は、第１低雑音用走行層３お
よび第２低雑音用走行層４の量子井戸内に良好に閉じ込
められられるので、高濃度にドーピングされた高出力用
走行層６中の不純物の影響を受けることが少なく、超低
雑音特性が得られる。一方、ゲート電位が浅いときには
空乏層が縮み、電子は主として高出力用走行層６を走行
する。そのため、高濃度にドーピングされた高出力用走
行層６がチャネルとして働き、高く平坦な相互コンダク
タンスが得られて高出力特性が得られる。
【０００８】
【発明が解決しようとする課題】図７に上記の従来のＴ
ＭＴ素子における相互コンダクタンス−ゲート電圧特性
を示す。ここで、相互コンダクタンスｇｍは、ゲート電
圧の変化に対するドレイン電流の変化の割合であり、信
号の増幅度を表わす。図７に示すように、相互コンダク
タンスｇｍは、ゲート電圧の低い側から立ち上がり、ゲ
ート電圧の上昇とともにほぼ一定となる。
【０００９】通信装置の低消費電力化のためには、ＴＭ
Ｔ素子の駆動電圧（ソース・ドレイン電圧）が一定の場
合、動作点におけるドレイン電流を下げる必要があり、
そのためにはドレイン電流が低い領域、すなわちゲート
電圧の低い領域で相互コンダクタンス特性が平坦である
必要がある。
【００１０】しかしながら、上記の従来のＴＭＴ素子で
は、図７に示すように、相互コンダクタンスｇｍの立ち
上がり部Ｖがある程度の幅を有し、相互コンダクタンス
ｇｍの平坦部Ｈがゲート電圧の低い領域まで延びていな
いので、動作点におけるドレイン電流をあまり下げるこ
とができない。
【００１１】本発明の目的は、低消費電力化が可能な電
界効果型半導体装置を提供することである。
【００１２】
【課題を解決するための手段】本発明に係る電界効果型
半導体装置は、低雑音動作モード時に電子が主として走
行するアンドープの半導体からなる低雑音用走行層およ
び高出力動作モード時に電子が主として走行する一導電
型の半導体からなる高出力用走行層を備え、高出力用走
行層は、上記一導電型のキャリアが所定の高濃度にドー
プされた第１の層および上記一導電型のキャリアが上記
所定の高濃度よりも低い所定の濃度にドープされた第２
の層を含むものである。
【００１３】第１の層がアトミックプレーナドーピング
により形成された単原子層からなってもよい。この場合
には、第１の層のシートキャリア濃度が第２の層の１０
０Å当たりのシートキャリア濃度の２倍以下であること
が好ましい。
【００１４】本発明に係る電界効果型半導体装置がアン
ドープの第１の半導体層、アンドープの第２の半導体
層、アンドープの第３の半導体層、一導電型の第４の半
導体層、および上記一導電型またはアンドープの第５の
半導体層をこの順に含む場合、第２の半導体層の電子親
和力は第１の半導体層の電子親和力よりも大きく、第３
の半導体層は第２の半導体層側から第４の半導体層側に
向かってグレーディッドに増加する禁止帯幅を有し、第
３の半導体層の電子親和力は第２の半導体層側で第２の
半導体層の電子親和力以下でありかつ第４の半導体層側
で第４の半導体層の電子親和力以上であり、第５の半導
体層の電子親和力は第４の半導体層側で第４の半導体層
の電子親和力以下である。
【００１５】特に、第４の半導体層は、上記一導電型の
キャリアが所定の高濃度にドープされた第１の層および
上記一導電型のキャリアが上記所定の高濃度よりも低い
所定の濃度にドープされた第２の層を含む。
【００１６】なお、第３の半導体層と第４の半導体層と
の間に不純物拡散防止層を設けてもよい。この場合、第
４の半導体層中の不純物が第３の半導体層内に拡散する
ことが防止される。
【００１７】また、本発明に係る電界効果型半導体装置
がアンドープの第１の半導体層、アンドープの第２の半
導体層、一導電型の第３の半導体層、および上記一導電
型またはアンドープの第４の半導体層をこの順に含む場
合、第２の半導体層は第１の半導体層側から第３の半導
体層側に向かってグレーディッドに増加する禁止帯幅を
有し、第２の半導体層の電子親和力は第１の半導体層側
で第１の半導体層の電子親和力よりも大きくかつ第３の
半導体層側で第３の半導体層の電子親和力以上であり、
第４の半導体層の電子親和力は第３の半導体層側で第３
の半導体層の電子親和力以下である。
【００１８】特に、第３の半導体層は、上記一導電型の
キャリアが所定の高濃度にドープされた第１の層および
上記一導電型のキャリアが上記所定の高濃度よりも低い
所定の濃度にドープされた第２の層を含む。
【００１９】なお、第２の半導体層と第３の半導体層と
の間に不純物拡散防止層を設けてもよい。この場合、第
３の半導体層中の不純物が第２の半導体層内に拡散する
ことが防止される。
【００２０】
【作用】本発明に係る電界効果型半導体装置において
は、高出力用走行層の第１の層に一導電型のキャリアを
高濃度にドープすることにより、ゲート電圧の低い領域
での相互コンダクタンスの立ち上がりが急峻となり、高
出力用走行層の第２の層に一導電型のキャリアを第１の
層よりも低い濃度にドープすることにより、相互コンダ
クタンスの値が全体に下がって平坦になる。結果とし
て、相互コンダクタンスがゲート電圧の低い領域で急峻
に立ち上がりかつ平坦部がゲート電圧の低い領域まで延
びることになる。
【００２１】
【実施例】図１は本発明の一実施例による電界効果型半
導体装置（以下、ＴＭＴ素子と呼ぶ）の構造を示す模式
的断面図である。
【００２２】図１において、ＧａＡｓ半絶縁性半導体基
板１上にアンドープのＧａＡｓバッファ層２、アンドー
プのＩｎ0.2 Ｇａ0.8 Ａｓ第１低雑音用走行層３、およ
びアンドープのＩｎX Ｇａ1-X Ａｓ第２低雑音用走行層
４が順に形成されている。第２低雑音用走行層４のＩｎ
の組成比ｘは第１低雑音用走行層３との界面から上方側
に向かって０．２から０までグレーディッドに減少す
る。
【００２３】第２低雑音用走行層４上にはアンドープの
ＧａＡｓ不純物拡散防止層５、ｎ型ＧａＡｓ高出力用走
行層６、アンドープのＡｌＧａＡｓ障壁層７、およびア
ンドープのＧａＡｓ保護層８が順に形成されている。特
に、高出力用走行層６は、ｎ型不純物としてＳｉが高濃
度にドーピングされた第１高出力用走行層６１およびｎ
型不純物としてＳｉが低濃度にドーピングされた第２高
出力用走行層６２が順に積層されてなる。
【００２４】保護層８上の中央部にはその保護層８とシ
ョットキ接触するゲート電極９が形成され、ゲート電極
９の両側に保護層８とオーミック接触するソース電極１
０およびドレイン電極１１がそれぞれ形成されている。
また、ソース電極１０およびドレイン電極１１の下部に
は、Ｓｉがイオン注入された高導電領域１２ａ，１２ｂ
が形成されている。
【００２５】なお、不純物拡散防止層５は、高導電領域
１２ａ，１２ｂのイオン注入工程後のアニール工程時に
高出力用走行層６中の不純物が第２低雑音用走行層４に
拡散することを防止するために設けられている。
【００２６】上記のように、本実施例のＴＭＴ素子は、
高出力用走行層６を除いて図５のＴＭＴ素子と同様の構
成を有する。図２に図１のＴＭＴ素子の相互コンダクタ
ンス−ゲート電圧特性を示す。図２において、実線ａは
図１のＴＭＴ素子における相互コンダクタンス特性を示
し、破線ｂは高キャリア濃度を有する第１高出力用走行
層６１による相互コンダクタンス特性を示し、一点鎖線
ｃは低キャリア濃度を有する第２高出力用走行層６２に
よる相互コンダクタンス特性を示す。
【００２７】本実施例のＴＭＴ素子においては、第１高
出力用走行層６１による特性ｂと第２高出力用走行層６
２による特性ｃとの重ね合わせにより特性ａが得られ
る。特性ａにおいては、立ち上がり部の幅が狭く、平坦
部がゲート電圧の低い領域まで延びている。したがっ
て、低消費電力化が可能となる。
【００２８】ここで、以下の条件で第１実施例、第２実
施例、第１比較例および第２比較例のＴＭＴ素子を作製
し、それらの相互コンダクタンス−ゲート電圧特性を測
定した。比較例２は図５に示した従来のＴＭＴ素子に相
当する。
【００２９】高出力用走行層６以外の部分の構造および
作製条件は、第１実施例、第２実施例、第１比較例およ
び第２比較例のＴＭＴ素子において共通とした。バッフ
ァ層２、第１低雑音用走行層３、第２低雑音用走行層４
および不純物拡散防止層５の膜厚をそれぞれ約８０００
Å，５０Å，５０Å，５０Åとした。また、障壁層７お
よび保護層８の膜厚をそれぞれ２５０Å，５０Åとし
た。
【００３０】表１に第１実施例、第２実施例、第１比較
例および第２比較例のＴＭＴ素子における高出力用走行
層６のキャリア濃度および膜厚を示す。
【００３１】
【表１】
【００３２】表１に示すように、第１実施例のＴＭＴ素
子においては、第１高出力用走行層６１がキャリア濃度
４×１０18ｃｍ-3および膜厚５０Åを有し、第２高出力
用走行層６２がキャリア濃度１．５×１０18ｃｍ-3およ
び膜厚２００Åを有する。
【００３３】第２実施例のＴＭＴ素子においては、第１
高出力用走行層６１がアトミックプレーナドーピング
（原子層ドーピング）により形成される単原子層からな
り、シートキャリア濃度２×１０12ｃｍ-2を有し、第２
高出力用走行層６２はキャリア濃度１．２×１０18ｃｍ
-3および膜厚２５０Åを有する。第１高出力用走行層６
１のシートキャリア濃度は第２高出力用走行層６２の１
００Å当たりのシートキャリア濃度の２倍以下であるこ
とが好ましい。
【００３４】第１比較例のＴＭＴ素子においては、高出
力用走行層６がキャリア濃度２×１０18ｃｍ-3および膜
厚２５０Åを有し、第２比較例のＴＭＴ素子において
は、高出力用走行層６がキャリア濃度２．５×１０18ｃ
ｍ-3および膜厚２００Åを有する。
【００３５】バッファ層２から保護層８までを分子線エ
ピタキシャル成長（ＭＢＥ）法により連続成長させた
後、所定形状のマスクを介してＳｉを２×１０13ｃｍ-2
イオン注入し、続いて８５０℃で５秒間ランプアニール
して導電領域１２ａ，１２ｂを形成した。ゲート長は
０．５μｍとし、ゲート幅は１ｍｍとした。
【００３６】図３に第１実施例、第２実施例、第１比較
例および第２比較例のＴＭＴ素子における相互コンダク
タンス−ゲート電圧特性を示す。図３において、Ａ、
Ｂ、ＣおよびＤはそれぞれ第１実施例、第２実施例、第
１比較例および第２比較例のＴＭＴ素子における相互コ
ンダクタンス特性を示す。ソース・ドレイン電圧Ｖdsは
１．５Ｖである。
【００３７】第１比較例では、高出力用走行層６のキャ
リア濃度を第２比較例よりも低くすることにより相互コ
ンダクタンスｇｍの値が全体に下がっているが、第２比
較例と同様に相互コンダクタンスｇｍの立ち上がりが緩
やかとなっている。これに対して、第１実施例および第
２実施例では、第２比較例と比べて相互コンダクタンス
ｇｍの値が全体に下がり、かつ相互コンダクタンスｇｍ
の立ち上がりが急峻となった結果、立ち上がり部の幅が
短くなって平坦部がゲート電圧の低い側まで延びてい
る。
【００３８】このように、第１実施例および第２実施例
のＴＭＴ素子では、第１比較例および第２比較例のＴＭ
Ｔ素子に比べてゲート電圧の低い領域でも相互コンダク
タンス特性が平坦となっているので、低消費電力化が実
現される。
【００３９】図４は本発明の他の実施例によるＴＭＴ素
子の構造を示す模式的断面図である。図４において、Ｉ
ｎＰ半絶縁性半導体基板２１上にアンドープのＩｎ0.52
Ａｌ 0.48Ａｓバッファ層２２、アンドープのＩｎ0.53Ｇ
ａ0.47Ａｓバッファ層２３、アンドープのＩｎ0.73Ｇａ
0.27Ａｓ第１低雑音用走行層２４、およびアンドープの
ＩｎX Ｇａ1-X Ａｓ第２低雑音用走行層２５が順に形成
BR>されている。第２低雑音用走行層２５のＩｎの組成
比ｘは第１低雑音用走行層２４との界面から上方側に向
かって０．７３から０．５３までグレーディッドに減少
する。
【００４０】第２低雑音用走行層２５上にはアンドープ
のＩｎ0.53Ｇａ0.47Ａｓ不純物拡散防止層２６、ｎ型Ｉ
ｎ0.53Ｇａ0.47Ａｓ高出力用走行層２７、アンドープの
Ｉｎ 0.52Ａｌ0.48Ａｓ障壁層２８、およびアンドープの
Ｉｎ0.53Ｇａ0.47Ａｓ保護層２９が順に形成されてい
る。特に、高出力用走行層２７は、ｎ型不純物としてＳ
ｉが高濃度にドーピングされた第１高出力用走行層２７
１およびｎ型不純物としてＳｉが低濃度にドーピングさ
れた第２高出力用走行層２７２が順に積層されてなる。
【００４１】保護層２９上の中央部にはその保護層２９
とショットキ接触するゲート電極３０が形成され、ゲー
ト電極３０の両側に保護層２９とオーミック接触するソ
ース電極３１およびドレイン電極３２がそれぞれ形成さ
れている。また、ソース電極３１およびドレイン電極３
２の下部には、Ｓｉがイオン注入された高導電領域３３
ａ，３３ｂが形成されている。
【００４２】ここで、以下の条件で第３実施例、第４実
施例、第３比較例および第４比較例のＴＭＴ素子を作製
し、それらの相互コンダクタンス−ゲート電圧特性を測
定した。
【００４３】高出力用走行層２７以外の部分の構造およ
び作製条件は、第３実施例、第４実施例、第３比較例お
よび第４比較例のＴＭＴ素子において共通とした。バッ
ファ層２２、バッファ層２３、第１低雑音用走行層２
４、第２低雑音用走行層２５および不純物拡散防止層２
６の膜厚をそれぞれ２０００Å，５００Å，５０Å，５
０Å，５０Åとした。また、障壁層２８および保護層２
９の膜厚をそれぞれ２５０Å，５０Åとした。
【００４４】表２に第３実施例、第４実施例、第３比較
例および第４比較例のＴＭＴ素子における高出力用走行
層２７のキャリア濃度および膜厚を示す。
【００４５】
【表２】
【００４６】表２に示すように、第３実施例のＴＭＴ素
子においては、第１高出力用走行層２７１がキャリア濃
度４×１０18ｃｍ-3および膜厚５０Åを有し、第２高出
力用走行層２７２がキャリア濃度１．５×１０18ｃｍ-3
および膜厚２００Åを有する。
【００４７】第４実施例のＴＭＴ素子においては、第１
高出力用走行層２７１がアトミックプレーナドーピング
（原子層ドーピング）により形成される単原子層からな
り、シートキャリア濃度２×１０12ｃｍ-2を有し、第２
高出力用走行層２７２はキャリア濃度１．２×１０18ｃ
ｍ-3および膜厚２５０Åを有する。第１高出力用走行層
２７１のシートキャリア濃度は第２高出力用走行層２７
２の１００Å当たりのシートキャリア濃度の２倍以下で
あることが好ましい。
【００４８】第３比較例のＴＭＴ素子においては、高出
力用走行層２７がキャリア濃度２×１０18ｃｍ-3および
膜厚２５０Åを有し、第４比較例のＴＭＴ素子において
は、高出力用走行層２７がキャリア濃度２．５×１０18
ｃｍ-3および膜厚２００Åを有する。
【００４９】バッファ層２２から保護層２９までを分子
線エピタキシャル成長（ＭＢＥ）法により連続成長させ
た後、所定形状のマスクを介してＳｉを２×１０13ｃｍ
-2イオン注入し、続いて８００℃で５秒間ランプアニー
ルして導電領域３３ａ，３３ｂを形成した。
【００５０】上記の条件で作製した第３実施例、第４実
施例、第３比較例および第４比較例における相互コンダ
クタンス−ゲート電圧特性は、それぞれ図３に示した第
１実施例、第２実施例、第１比較例および第２比較例に
おける相互コンダクタンス−ゲート電圧特性と同様の傾
向を示した。ただし、第３実施例、第４実施例、第３比
較例および第４比較例における相互コンダクタンスｇｍ
の最大値は、それぞれ３６０ｍＳ／ｍｍ，３８０ｍＳ／
ｍｍ，３５０ｍＳ／ｍｍ，４５０ｍＳ／ｍｍとなった。
【００５１】このように、第３実施例および第４実施例
のＴＭＴ素子では、第３比較例および第４比較例のＴＭ
Ｔ素子に比べてゲート電圧の低い領域でも相互コンダク
タンス特性が平坦となっているので、低消費電力化が実
現される。
【００５２】なお、ＧａＡｓバッファ層２上にＩｎ0.2
Ｇａ0.8 Ａｓ第１低雑音用走行層３を設けずにＧａＡｓ
バッファ層２上に直接ＩｎX Ｇａ1-X Ａｓ第２低雑音用
走行層４を設けてもよい。
【００５３】
【発明の効果】本発明によれば、高出力用走行層が高キ
ャリア濃度の第１の層および低キャリア濃度の第２の層
を含むことにより、相互コンダクタンス−ゲート電圧特
性において相互コンダクタンスがゲート電圧の低い側で
急峻に立ち上がりかつ相互コンダクタンスの平坦部がゲ
ート電圧の低い領域まで延びることになる。したがっ
て、電界効果型半導体装置の低消費電力化が図られる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＴＭＴ素子の模式的断
面図である。
【図２】図１のＴＭＴ素子の相互コンダクタンス−ゲー
ト電圧特性を示す図である。
【図３】第１実施例、第２実施例、第１比較例および第
２比較例のＴＭＴ素子の相互コンダクタンス−ゲート電
圧特性を示す図である。
【図４】本発明の他の実施例によるＴＭＴ素子の模式的
断面図である。
【図５】従来のＴＭＴ素子の模式的断面図である。
【図６】ＴＭＴ素子における伝導帯のエネルギーバンド
概略図である。
【図７】従来のＴＭＴ素子の相互コンダクタンス−ゲー
ト電圧特性を示す図である。
【符号の説明】
１，２１ 半絶縁性半導体基板 ２，２２，２３ バッファ層 ３，２４第１低雑音用走行層 ４，２５ 第２低雑音用走行層 ５，２６ 不純物拡散防止層 ６，２７ 高出力用走行層 ７，２８ 障壁層 ８，２９ 保護層 ６１ ２７１ 第１高出力用走行層 ６２ ２７２ 第２高出力用走行層 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−333956（ＪＰ，Ａ) 特開 平７−249780（ＪＰ，Ａ) 特開 昭63−313871（ＪＰ，Ａ) 特開 平３−224243（ＪＰ，Ａ) 特開 平６−85284（ＪＰ，Ａ) 特開 平２−192740（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 低雑音動作モード時に電子が主として走
    行するアンドープの半導体からなる低雑音用走行層およ
    び高出力動作モード時に電子が主として走行する一導電
    型の半導体からなる高出力用走行層を備え、前記高出力
    用走行層は、前記一導電型のキャリアが所定の高濃度に
    ドープされた第１の層および前記一導電型のキャリアが
    前記所定の高濃度よりも低い所定の濃度にドープされた
    第２の層を含むことを特徴とする電界効果型半導体装
    置。
  2. 【請求項２】 アンドープの第１の半導体層、アンドー
    プの第２の半導体層、アンドープの第３の半導体層、一
    導電型の第４の半導体層、および前記一導電型またはア
    ンドープの第５の半導体層をこの順に含み、 前記第２の半導体層の電子親和力は前記第１の半導体層
    の電子親和力よりも大きく、前記第３の半導体層は前記
    第２の半導体層側から前記第４の半導体層側に向かって
    グレーディッドに増加する禁止帯幅を有し、前記第３の
    半導体層の電子親和力は前記第２の半導体層側で前記第
    ２の半導体層の電子親和力以下でありかつ前記第４の半
    導体層側で前記第４の半導体層の電子親和力以上であ
    り、前記第５の半導体層の電子親和力は前記第４の半導
    体層側で前記第４の半導体層の電子親和力以下であり、 前記第４の半導体層は、前記一導電型のキャリアが所定
    の高濃度にドープされた第１の層および前記一導電型の
    キャリアが前記所定の高濃度よりも低い所定の濃度にド
    ープされた第２の層を含むことを特徴とする電界効果型
    半導体装置。
  3. 【請求項３】 アンドープの第１の半導体層、アンドー
    プの第２の半導体層、一導電型の第３の半導体層、およ
    び前記一導電型またはアンドープの第４の半導体層をこ
    の順に含み、 前記第２の半導体層は前記第１の半導体層側から前記第
    ３の半導体層側に向かってグレーディッドに増加する禁
    止帯幅を有し、前記第２の半導体層の電子親和力は前記
    第１の半導体層側で前記第１の半導体層の電子親和力よ
    りも大きくかつ前記第３の半導体層側で前記第３の半導
    体層の電子親和力以上であり、前記第４の半導体層の電
    子親和力は前記第３の半導体層側で前記第３の半導体層
    の電子親和力以下であり、 前記第３の半導体層は、前記一導電型のキャリアが所定
    の高濃度にドープされた第１の層および前記一導電型の
    キャリアが前記所定の高濃度よりも低い所定の濃度にド
    ープされた第２の層を含むことを特徴とする電界効果型
    半導体装置。
JP27615194A 1994-11-10 1994-11-10 電界効果型半導体装置 Expired - Fee Related JP3258835B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27615194A JP3258835B2 (ja) 1994-11-10 1994-11-10 電界効果型半導体装置
US08/555,846 US5751027A (en) 1994-11-10 1995-11-10 Field effect semiconductor device with a low-noise drift layer and a high-power drift layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27615194A JP3258835B2 (ja) 1994-11-10 1994-11-10 電界効果型半導体装置

Publications (2)

Publication Number Publication Date
JPH08139105A JPH08139105A (ja) 1996-05-31
JP3258835B2 true JP3258835B2 (ja) 2002-02-18

Family

ID=17565475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27615194A Expired - Fee Related JP3258835B2 (ja) 1994-11-10 1994-11-10 電界効果型半導体装置

Country Status (2)

Country Link
US (1) US5751027A (ja)
JP (1) JP3258835B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326890A (ja) * 1997-03-21 1998-12-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6365925B2 (en) * 1997-09-12 2002-04-02 Sony Corporation Semiconductor device
JP2004103656A (ja) * 2002-09-05 2004-04-02 Sony Corp 半導体装置及び半導体装置の製造方法
JP4672959B2 (ja) * 2002-12-25 2011-04-20 住友化学株式会社 化合物半導体エピタキシャル基板
EP2219310A4 (en) * 2007-11-30 2014-02-19 Nec Corp WIRELESS COMMUNICATION SYSTEM, RECEIVER, TRANSMITTER, WIRELESS COMMUNICATION METHOD, RECEIVING METHOD, AND TRANSMITTING METHOD
JP2010010353A (ja) * 2008-06-26 2010-01-14 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
TWI641152B (zh) * 2017-03-24 2018-11-11 王中林 電壓增加而電阻值增加的電阻元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
JPH06333956A (ja) * 1992-08-26 1994-12-02 Sanyo Electric Co Ltd 電界効果型半導体装置

Also Published As

Publication number Publication date
US5751027A (en) 1998-05-12
JPH08139105A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
EP0555886A2 (en) Hetero-junction field effect transistor
JPH06333956A (ja) 電界効果型半導体装置
US4605945A (en) Semiconductor device
US5493136A (en) Field effect transistor and method of manufacturing the same
US5650642A (en) Field effect semiconductor device
JP3258835B2 (ja) 電界効果型半導体装置
US4994868A (en) Heterojunction confined channel FET
US5895929A (en) Low subthreshold leakage current HFET
JP2758803B2 (ja) 電界効果トランジスタ
US4962050A (en) GaAs FET manufacturing process employing channel confining layers
JP3069106B2 (ja) 半導体装置
JPH0797638B2 (ja) 電界効果トランジスタ
JP3653652B2 (ja) 半導体装置
JP3304343B2 (ja) 電界効果トランジスタ
JP3505884B2 (ja) 電界効果トランジスタ及びその製造方法
JP2695832B2 (ja) ヘテロ接合型電界効果トランジスタ
JP3018885B2 (ja) 半導体装置の製造方法
JPH07153779A (ja) 電界効果トランジスタおよびその製造方法
JPH05343435A (ja) 半導体装置
JPH06163602A (ja) 高電子移動度トランジスタ及びその製造方法
JPH0797636B2 (ja) ヘテロ接合電界効果トランジスタ
JP2991297B2 (ja) 電界効果トランジスタ及びその製造方法
JPH05235054A (ja) 電界効果型半導体装置
JPH10107260A (ja) 半導体素子
JPH06188274A (ja) ヘテロ接合電界効果トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees