JP2701632B2 - エンハンスメント型電界効果トランジスタ - Google Patents
エンハンスメント型電界効果トランジスタInfo
- Publication number
- JP2701632B2 JP2701632B2 JP32350191A JP32350191A JP2701632B2 JP 2701632 B2 JP2701632 B2 JP 2701632B2 JP 32350191 A JP32350191 A JP 32350191A JP 32350191 A JP32350191 A JP 32350191A JP 2701632 B2 JP2701632 B2 JP 2701632B2
- Authority
- JP
- Japan
- Prior art keywords
- algasb
- inas
- layer
- level
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は３−５族化合物半導体を
用いた超高速・低消費電力・低雑音トランジスタに関す
るものである。
用いた超高速・低消費電力・低雑音トランジスタに関す
るものである。
【０００２】
【従来の技術】超高速コンピュータ・超高速通信システ
ムの構築に向けて、半導体デバイスの分野では材料の選
択・デバイス構造の改善等により、さらなる高速化・低
消費電力化・低雑音化が進められようとしている。
ムの構築に向けて、半導体デバイスの分野では材料の選
択・デバイス構造の改善等により、さらなる高速化・低
消費電力化・低雑音化が進められようとしている。
【０００３】３−５族化合物半導体ヘテロ接合を用いた
デバイスにおける材料系からのアプローチは、チャネル
層として、ＧａＡｓからＩｎＧａＡｓへ、さらにＩｎＡ
ｓへと、電子の移動度・飽和速度の大きい材料を用いる
方向に向かっている。ヘテロ接合系では格子整合がとれ
ていることが重要であり、ＧａＡｓ系では（ＡｌＧａＡ
ｓ／ＧａＡｓ／ＧａＡｓ基板）構造、ＩｎＧａＡｓ系で
は（ＡｌＩｎＡｓ／ＩｎＧａＡｓ／ＩｎＰ基板）構造な
どが用いられている。一方、ＩｎＡｓの場合は格子整合
を満たす障壁層は存在しないが、ＡｌＧａＳｂ系との格
子不整合は０．７〜１．３％と比較的小さく、数百オン
グストローム（以下Ａと記す）以内であれば歪による欠
陥のない成長が可能であり、（ＡｌＧａＳｂ／ＩｎＡｓ
／ＡｌＧａＳｂ／ＧａＳｂ基板）等の量子井戸構造が一
般に用いられている。電界効果トランジスタ（ＦＥＴ）
の中でも、より高速性が期待されるのがエンハンスメン
ト型であるが、ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ
系ではまだ実現されていない。
デバイスにおける材料系からのアプローチは、チャネル
層として、ＧａＡｓからＩｎＧａＡｓへ、さらにＩｎＡ
ｓへと、電子の移動度・飽和速度の大きい材料を用いる
方向に向かっている。ヘテロ接合系では格子整合がとれ
ていることが重要であり、ＧａＡｓ系では（ＡｌＧａＡ
ｓ／ＧａＡｓ／ＧａＡｓ基板）構造、ＩｎＧａＡｓ系で
は（ＡｌＩｎＡｓ／ＩｎＧａＡｓ／ＩｎＰ基板）構造な
どが用いられている。一方、ＩｎＡｓの場合は格子整合
を満たす障壁層は存在しないが、ＡｌＧａＳｂ系との格
子不整合は０．７〜１．３％と比較的小さく、数百オン
グストローム（以下Ａと記す）以内であれば歪による欠
陥のない成長が可能であり、（ＡｌＧａＳｂ／ＩｎＡｓ
／ＡｌＧａＳｂ／ＧａＳｂ基板）等の量子井戸構造が一
般に用いられている。電界効果トランジスタ（ＦＥＴ）
の中でも、より高速性が期待されるのがエンハンスメン
ト型であるが、ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ
系ではまだ実現されていない。
【０００４】
【発明が解決すべき課題】ＦＥＴをの高速性・低消費電
力性を向上させる上で、しきい値電圧は小さい方が、ま
た、障壁層厚は薄い方が望ましい。ＡｌＧａＡｓ／Ｇａ
Ａｓ系の場合には、ＡｌＧａＡｓ障壁層厚が薄くなるほ
どしきい値電圧が減少する傾向にあった。しかし、Ａｌ
ＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ系の場合は、逆に増
加する。これは、ＩｎＡｓの伝導帯よりもＡｌＧａＳｂ
の表面ピンニングレベルが３００ｍｅＶ程度高いため
に、表面準位からＩｎＡｓチャネルへ電子が供給される
からである。したがって、ＡｌＧａＡｓ／ＧａＡｓ系の
場合とは異なり、障壁層を薄くすることとしきい値電圧
の低減とは相反することになる。
力性を向上させる上で、しきい値電圧は小さい方が、ま
た、障壁層厚は薄い方が望ましい。ＡｌＧａＡｓ／Ｇａ
Ａｓ系の場合には、ＡｌＧａＡｓ障壁層厚が薄くなるほ
どしきい値電圧が減少する傾向にあった。しかし、Ａｌ
ＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ系の場合は、逆に増
加する。これは、ＩｎＡｓの伝導帯よりもＡｌＧａＳｂ
の表面ピンニングレベルが３００ｍｅＶ程度高いため
に、表面準位からＩｎＡｓチャネルへ電子が供給される
からである。したがって、ＡｌＧａＡｓ／ＧａＡｓ系の
場合とは異なり、障壁層を薄くすることとしきい値電圧
の低減とは相反することになる。
【０００５】一方、表面のＡｌＧａＳｂ層を十分に厚く
して表面の効果を抑制した場合でさえ、ＩｎＡｓ中への
電子蓄積は見られる。この原因は明らかにされていなか
った。蓄積電子濃度低減のための最も安易な方法として
は、ＡｌＧａＳｂ障壁層中へのｐ型ドーピングが考えら
れるが、実際にはＡｌＧａＳｂ／ＩｎＡｓ界面に正孔が
蓄積してしまい、デバイスとして機能しなくなり、手の
打ちようがなかった。また、ＩｎＡｓゲート構造を持つ
ＦＥＴは考案されてはいるが、この系でまだ確立されて
いないドライプロセスが必要となる等、解決すべき問題
が残されている。
して表面の効果を抑制した場合でさえ、ＩｎＡｓ中への
電子蓄積は見られる。この原因は明らかにされていなか
った。蓄積電子濃度低減のための最も安易な方法として
は、ＡｌＧａＳｂ障壁層中へのｐ型ドーピングが考えら
れるが、実際にはＡｌＧａＳｂ／ＩｎＡｓ界面に正孔が
蓄積してしまい、デバイスとして機能しなくなり、手の
打ちようがなかった。また、ＩｎＡｓゲート構造を持つ
ＦＥＴは考案されてはいるが、この系でまだ確立されて
いないドライプロセスが必要となる等、解決すべき問題
が残されている。
【０００６】
【課題を解決するための手段】（１）我々は、ＡｌＧａ
Ｓｂ中にｉｎｔｒｉｎｓｉｃな欠陥によるものと考えら
れるドナー及び深いアクセプタが存在すること、このう
ち、深いアクセプタがドナーの電子をトラップして、Ｉ
ｎＡｓ層への電子の供給源になることを見いだした。
Ｓｂ中にｉｎｔｒｉｎｓｉｃな欠陥によるものと考えら
れるドナー及び深いアクセプタが存在すること、このう
ち、深いアクセプタがドナーの電子をトラップして、Ｉ
ｎＡｓ層への電子の供給源になることを見いだした。
【０００７】アクセプタ準位からの電子蓄積効果を除去
するために、ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ量
子井戸型のエンハンスメント型ＦＥＴのＩｎＡｓ井戸層
厚を薄くすることによってその第一量子準位をＡｌＧａ
Ｓｂ中の深いアクセプタ準位よりも高くしたことを特徴
とする。
するために、ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ量
子井戸型のエンハンスメント型ＦＥＴのＩｎＡｓ井戸層
厚を薄くすることによってその第一量子準位をＡｌＧａ
Ｓｂ中の深いアクセプタ準位よりも高くしたことを特徴
とする。
【０００８】（２）ＦＥＴ特性を向上させる上で、障壁
層厚を薄くする過程は避けては通れない。障壁層厚が薄
くなると、表面準位からの電子蓄積が顕著になる。これ
を避けるために、ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳ
ｂ量子井戸型のエンハンスメント型ＦＥＴの、表面側Ａ
ｌＧａＳｂ層の最表面の数十Ａを高濃度のｐ型層とする
構造であることを特徴とする。
層厚を薄くする過程は避けては通れない。障壁層厚が薄
くなると、表面準位からの電子蓄積が顕著になる。これ
を避けるために、ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳ
ｂ量子井戸型のエンハンスメント型ＦＥＴの、表面側Ａ
ｌＧａＳｂ層の最表面の数十Ａを高濃度のｐ型層とする
構造であることを特徴とする。
【０００９】
【作用】（１）に関する作用について説明する。
【００１０】このＩｎＡｓ／ＡｌＧａＳｂ系の場合、Ｉ
ｎＡｓ井戸層中量子準位とＡｌＧａＳｂ層中電子トラッ
プ準位とのエネルギー差は僅かで、せいぜい１５０ｍｅ
Ｖ程度である。これは、電子トラップ準位がアクセプタ
準位であるために、一般のドナー準位の場合と比較して
低いエネルギー位置にあるからである。１５０ｍｅＶと
いう値は、ＩｎＡｓでは１００Ａ程度の比較的厚い井戸
の量子準位に対応する。ＧａＡｓ系では、量子準位が１
５０ｍｅＶも上昇すると、電気特性に致命的な影響を与
える。しかし、ＩｎＡｓの場合には、谷間エネルギー差
が７８０ｍｅＶと大きいこと、ＩｎＡｓ／ＡｌＧａＳｂ
間の伝導帯不連続値が大きいことのために、電気特性に
悪影響を及ぼすことなく、量子準位を上昇させることが
できる。
ｎＡｓ井戸層中量子準位とＡｌＧａＳｂ層中電子トラッ
プ準位とのエネルギー差は僅かで、せいぜい１５０ｍｅ
Ｖ程度である。これは、電子トラップ準位がアクセプタ
準位であるために、一般のドナー準位の場合と比較して
低いエネルギー位置にあるからである。１５０ｍｅＶと
いう値は、ＩｎＡｓでは１００Ａ程度の比較的厚い井戸
の量子準位に対応する。ＧａＡｓ系では、量子準位が１
５０ｍｅＶも上昇すると、電気特性に致命的な影響を与
える。しかし、ＩｎＡｓの場合には、谷間エネルギー差
が７８０ｍｅＶと大きいこと、ＩｎＡｓ／ＡｌＧａＳｂ
間の伝導帯不連続値が大きいことのために、電気特性に
悪影響を及ぼすことなく、量子準位を上昇させることが
できる。
【００１１】したがって、表面準位の効果のないような
系（すなわち、表面ＡｌＧａＳｂ層が厚い系）では、量
子準位を僅かに上昇させるだけで、良好な電気特性を保
ったまま、電子蓄積を防止できる。
系（すなわち、表面ＡｌＧａＳｂ層が厚い系）では、量
子準位を僅かに上昇させるだけで、良好な電気特性を保
ったまま、電子蓄積を防止できる。
【００１２】（２）に関する作用について説明する。
【００１３】表面高濃度ドーピングにより、ショットキ
ー接触による静電ポテンシャルの大部分は表面近傍で解
消される。ドープ層は、完全に空之化しているのでキャ
リアの伝導はなく、パラレル伝導は抑制できる。また、
この構造では、ゲート電圧を負側に振ったときには、電
場のほとんどが表面ドープ層で消費されるものの、正側
（電子が蓄積される方向）に振った場合には、ダイレク
トにチャネルの電子濃度を制御することができるので、
エンハンスメント型のＦＥＴとして使用するのには何等
問題がない。
ー接触による静電ポテンシャルの大部分は表面近傍で解
消される。ドープ層は、完全に空之化しているのでキャ
リアの伝導はなく、パラレル伝導は抑制できる。また、
この構造では、ゲート電圧を負側に振ったときには、電
場のほとんどが表面ドープ層で消費されるものの、正側
（電子が蓄積される方向）に振った場合には、ダイレク
トにチャネルの電子濃度を制御することができるので、
エンハンスメント型のＦＥＴとして使用するのには何等
問題がない。
【００１４】
【実施例】図１を用いて第１の実施例を説明する。
【００１５】Ａｌ0 . 5 Ｇａ0 . 5 Ｓｂ／ＩｎＡｓ／Ａ
ｌ0 . 5 Ｇａ0 . 5 Ｓｂ量子井戸構造の場合、Ａｌ
0 . 5 Ｇａ0 . 5 Ｓｂの中の深いアクセプタ準位は価電
子帯頂上の１４０ｍｅＶ程度上にある。これは、ＩｎＡ
ｓの伝導帯の底よりも約１００ｍｅＶ程度エネルギー的
に高いことを意味する。従って、障壁層から井戸層への
電子供給を抑制するためには、ＩｎＡｓ井戸の量子準位
を、１００ｍｅＶ以上にすればよいのだが、この系にお
けるバンドパラメータがかなりの不確定性を含んでいる
ことを考慮して、実際には量子準位が１５０ｍｅＶとな
るようにＩｎＡｓ井戸層２の厚さを１００オングストロ
ーム（Ａ）に設計した。この構造図とそのバンド図を図
１に示す。表面の効果が無視できるよう、表面ＡｌＧａ
Ｓｂ障壁層１の厚さは、１０００Ａと厚くした。この
時、系は７７ｋにおいて高抵抗を示し、電子濃度は測定
できなかった。つまり、ノーマリーオフ状態のＩｎＡｓ
チャネルが実現された。これは、前述のように、井戸中
の量子準位の方が電子をトラップしている深いアクセプ
タ準位４により高い位置にあるからである。
ｌ0 . 5 Ｇａ0 . 5 Ｓｂ量子井戸構造の場合、Ａｌ
0 . 5 Ｇａ0 . 5 Ｓｂの中の深いアクセプタ準位は価電
子帯頂上の１４０ｍｅＶ程度上にある。これは、ＩｎＡ
ｓの伝導帯の底よりも約１００ｍｅＶ程度エネルギー的
に高いことを意味する。従って、障壁層から井戸層への
電子供給を抑制するためには、ＩｎＡｓ井戸の量子準位
を、１００ｍｅＶ以上にすればよいのだが、この系にお
けるバンドパラメータがかなりの不確定性を含んでいる
ことを考慮して、実際には量子準位が１５０ｍｅＶとな
るようにＩｎＡｓ井戸層２の厚さを１００オングストロ
ーム（Ａ）に設計した。この構造図とそのバンド図を図
１に示す。表面の効果が無視できるよう、表面ＡｌＧａ
Ｓｂ障壁層１の厚さは、１０００Ａと厚くした。この
時、系は７７ｋにおいて高抵抗を示し、電子濃度は測定
できなかった。つまり、ノーマリーオフ状態のＩｎＡｓ
チャネルが実現された。これは、前述のように、井戸中
の量子準位の方が電子をトラップしている深いアクセプ
タ準位４により高い位置にあるからである。
【００１６】次に第２の実施例を説明する。図２に、障
壁層表面に高濃度のｐ型ドーピングをした場合の試料構
造図とそのハンド図を示す。表面Ａｌ0 . 5 Ｇａ0 . 5
Ｓｂ障壁層１１の厚さ２５０Ａとし、そのうち最表面の
５０ＡにＢｅ等のｐ型ドーパントを１×１９ｃｍ- 3 ド
ープする。ＩｎＡｓ井戸層１２の厚さは、１００Ａにし
た。この場合、約４００ｍｅＶショットキーバリアの大
部分が表面ドープ層１３で解消され、ＩｎＡｓ中の電子
濃度は高濃度ドープ層がない場合より一桁以上低減さ
れ、ノーマリーオフ状態が実現される。ドープ層厚が５
０Ａと薄いことから２５０Ａよりさらに薄い障壁層を持
つ構造にも対応できる。従って、本発明により、良好な
特性を持つエンハンスメント型ＦＥＴが実現できる。
壁層表面に高濃度のｐ型ドーピングをした場合の試料構
造図とそのハンド図を示す。表面Ａｌ0 . 5 Ｇａ0 . 5
Ｓｂ障壁層１１の厚さ２５０Ａとし、そのうち最表面の
５０ＡにＢｅ等のｐ型ドーパントを１×１９ｃｍ- 3 ド
ープする。ＩｎＡｓ井戸層１２の厚さは、１００Ａにし
た。この場合、約４００ｍｅＶショットキーバリアの大
部分が表面ドープ層１３で解消され、ＩｎＡｓ中の電子
濃度は高濃度ドープ層がない場合より一桁以上低減さ
れ、ノーマリーオフ状態が実現される。ドープ層厚が５
０Ａと薄いことから２５０Ａよりさらに薄い障壁層を持
つ構造にも対応できる。従って、本発明により、良好な
特性を持つエンハンスメント型ＦＥＴが実現できる。
【００１７】
【発明の効果】本発明を用いるならば、従来より難しい
とされていたＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ量
子井戸構造を用いて、高速のエンハンスメント型ＦＥＴ
を実現できる。
とされていたＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ量
子井戸構造を用いて、高速のエンハンスメント型ＦＥＴ
を実現できる。
【図１】本発明の第１の実施例を説明するための図で、
（Ａ）は構造を示す図、（Ｂ）はバンド図である。
（Ａ）は構造を示す図、（Ｂ）はバンド図である。
【図２】本発明の第２の実施例を説明するための図で、
（Ａ）は構造を示す図、（Ｂ）はバンド図である。
（Ａ）は構造を示す図、（Ｂ）はバンド図である。
１ アンドープＡｌＧａＳｂ（障壁層） ２ ＩｎＡｓ（量子井戸層） ３ 表面ピンニング準位 ４ アクセプタ準位 １１ アンドープＡｌＧａＳｂ（障壁層） １２ ＩｎＡｓ（量子井戸層） １３ 高濃度ｐ型ドーピング層 １４ 表面ピンニング準位 １５ アクセプタ準位
Claims (2)
- 【請求項１】 ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ
量子井戸構造を有するエンハンスメント型の電界効果ト
ランジスタであって、ＩｎＡｓ井戸層の量子準位がＡｌ
ＧａＳｂ層中のアクセプタ準位よりも高いことを特徴と
するエンハンスメント型電界効果トランジスタ。 - 【請求項２】 ＡｌＧａＳｂ／ＩｎＡｓ／ＡｌＧａＳｂ
量子井戸構造を有するエンハンスメント型の電界効果ト
ランジスタであって、ＡｌＧａＳｂ層表面の数十オング
ストロームの領域にｐ型高濃度ドーピングされているこ
とを特徴とするエンハンスメント型電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32350191A JP2701632B2 (ja) | 1991-12-09 | 1991-12-09 | エンハンスメント型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32350191A JP2701632B2 (ja) | 1991-12-09 | 1991-12-09 | エンハンスメント型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211340A JPH05211340A (ja) | 1993-08-20 |
| JP2701632B2 true JP2701632B2 (ja) | 1998-01-21 |
Family
ID=18155399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32350191A Expired - Fee Related JP2701632B2 (ja) | 1991-12-09 | 1991-12-09 | エンハンスメント型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701632B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235188A (ja) * | 1993-12-28 | 1995-09-05 | Nec Corp | 半導体微粒子中の不純物準位を利用した光メモリ |
| JP5390487B2 (ja) * | 2010-08-18 | 2014-01-15 | 日本電信電話株式会社 | 電界効果トランジスタの製造方法 |
-
1991
- 1991-12-09 JP JP32350191A patent/JP2701632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211340A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| Riel et al. | InAs-Si heterojunction nanowire tunnel diodes and tunnel FETs | |
| EP0214047B1 (en) | Field effect transistor | |
| EP0051271B1 (en) | Heterojunction semiconductor device | |
| EP0482726B1 (en) | Heterojunction field-effect transistor | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| US4600932A (en) | Enhanced mobility buried channel transistor structure | |
| JP2701632B2 (ja) | エンハンスメント型電界効果トランジスタ | |
| JPH0312769B2 (ja) | ||
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JPH084140B2 (ja) | 電界効果トランジスタ | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0260225B2 (ja) | ||
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| Prost et al. | High speed, high gain InP-based heterostructure FETs with high breakdown voltage and low leakage | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JPH0468775B2 (ja) | ||
| JPH06188274A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JP2761211B2 (ja) | 半導体装置 | |
| JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH07111327A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2003197644A (ja) | 通信機器用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |
|
| LAPS | Cancellation because of no payment of annual fees |