JPH0468775B2 - - Google Patents
Info
- Publication number
- JPH0468775B2 JPH0468775B2 JP57109599A JP10959982A JPH0468775B2 JP H0468775 B2 JPH0468775 B2 JP H0468775B2 JP 57109599 A JP57109599 A JP 57109599A JP 10959982 A JP10959982 A JP 10959982A JP H0468775 B2 JPH0468775 B2 JP H0468775B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- semiconductor
- gaas
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000203 mixture Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 22
- 230000005684 electric field Effects 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HDDJZDZAJXHQIL-UHFFFAOYSA-N gallium;antimony Chemical compound [Ga+3].[Sb] HDDJZDZAJXHQIL-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置に関し、特に本特許出願人
が先に特願昭55−82035号により提案した高電子
移動度トランジスタ（High Electron Mobility
Transistor：以下HEMTと略称する）の改良に
関する。
が先に特願昭55−82035号により提案した高電子
移動度トランジスタ（High Electron Mobility
Transistor：以下HEMTと略称する）の改良に
関する。
(b) 技術の背景
情報処理装置の能力及びコストパフオーマンス
の一層の向上はこれに使用される半導体装置にか
かつていると目され、論理演算装置の高速化、低
消費電力化及び記憶装置の大容量化が強力に推進
されている。
の一層の向上はこれに使用される半導体装置にか
かつていると目され、論理演算装置の高速化、低
消費電力化及び記憶装置の大容量化が強力に推進
されている。
現在は専らシリコン（Si）半導体装置が実用化
されているが、Si半導体装置の高速化はキヤリア
の移動度などのSiの物性により制約されるため
に、キヤリア移動度がSiより遥に大きいガリウ
ム・砒素（GaAs）などの化合物半導体を用い
て、高速化、低消費電力化を実現する努力が重ね
られている。
されているが、Si半導体装置の高速化はキヤリア
の移動度などのSiの物性により制約されるため
に、キヤリア移動度がSiより遥に大きいガリウ
ム・砒素（GaAs）などの化合物半導体を用い
て、高速化、低消費電力化を実現する努力が重ね
られている。
従来の構造のSiもしくはGaAs等の化合物を用
いた半導体装置においては、キヤリアは不純物イ
オンが存在している空間を移動する。この移動に
際してキヤリアは格子振動および不純物イオンに
よつて散乱を受けるが、格子振動による散乱の確
率を小さくするために温度を低下させると、不純
物イオンによる散乱の確率が大きくなつて、キヤ
リアの移動度がこれによつて制限される。
いた半導体装置においては、キヤリアは不純物イ
オンが存在している空間を移動する。この移動に
際してキヤリアは格子振動および不純物イオンに
よつて散乱を受けるが、格子振動による散乱の確
率を小さくするために温度を低下させると、不純
物イオンによる散乱の確率が大きくなつて、キヤ
リアの移動度がこれによつて制限される。
この不純物散乱効果を排除するために不純物が
添加される領域と、キヤリアが移動する領域とを
空間的に分離して、特に低温におけるキヤリアの
移動度を増大せしめたものが本発明の対象とする
高電子移動度トランジスタ（HEMT）である。
添加される領域と、キヤリアが移動する領域とを
空間的に分離して、特に低温におけるキヤリアの
移動度を増大せしめたものが本発明の対象とする
高電子移動度トランジスタ（HEMT）である。
(c) 従来技術と問題点
HEMTの従来知られている構造の一例を第１
図ａに示す断面図を参照して説明する。半絶縁性
GaAs基板１上にノンドープGaAs層２とこれよ
り電子親和力の小さいｎ型アルミニウム・ガリウ
ム・砒素（AlGaAs）層３とが設けられて両層の
界面はヘテロ接合を形成している。ｎ型AlGaAs
層３（電子供給層という）からノンドープGaAs
層２（チヤネル層という）へ電子が遷移されるこ
とによつて生成される電子蓄積層（２次元電子
層）４の電子濃度を、ゲート電極５に印加される
電圧によつて制御することによつて、ソース電極
６とドレイン電極７との間の電子蓄積層４によつ
て形成される伝導路のインピーダンスが制御され
る。なお８は抵抗性接続（オーミツクコンタク
ト）領域である。
図ａに示す断面図を参照して説明する。半絶縁性
GaAs基板１上にノンドープGaAs層２とこれよ
り電子親和力の小さいｎ型アルミニウム・ガリウ
ム・砒素（AlGaAs）層３とが設けられて両層の
界面はヘテロ接合を形成している。ｎ型AlGaAs
層３（電子供給層という）からノンドープGaAs
層２（チヤネル層という）へ電子が遷移されるこ
とによつて生成される電子蓄積層（２次元電子
層）４の電子濃度を、ゲート電極５に印加される
電圧によつて制御することによつて、ソース電極
６とドレイン電極７との間の電子蓄積層４によつ
て形成される伝導路のインピーダンスが制御され
る。なお８は抵抗性接続（オーミツクコンタク
ト）領域である。
従来のHEMTは先に述べた如くGaAs基板１の
上にノンドープGaAs層２と、これにヘテロ接合
するｎ型AlxGa1-xAs層３とを有しまたこのｎ型
AlxGa1-xAs層３の前記接合界面側を厚さ６
〔nm〕程度のノンドープ領域としてバツフアとす
ることが知られている。
上にノンドープGaAs層２と、これにヘテロ接合
するｎ型AlxGa1-xAs層３とを有しまたこのｎ型
AlxGa1-xAs層３の前記接合界面側を厚さ６
〔nm〕程度のノンドープ領域としてバツフアとす
ることが知られている。
これらのｎ型もしくはノンドープのAlxGa1-x
As層３のAlの組成比Ｘは従来0.3程度であり通常
は第１図ａの各層に対応させて第１図ｂに例示す
る如く、AlxGa1-xAs層全体を通じてAlの組成比
Ｘが一定であるような構造をもつている。これは
Alの組成比Ｘを0.3程度より大きくするならば、
(イ)ヘテロ接合における格子整合が悪化して接合界
面に乱れを生じ易い、(ロ)AlxGa1-xAsエピタキシ
ヤル層中に活性なAlに伴つて酸素等不純物が混
入し、キヤリアのトラツプとして作用する深いレ
ベルが形成されて結晶の電子的特性に悪影響を与
え易い、(ハ)ソース及びドレイン電極のオーミツク
接触が悪化し易い、等の問題を生ずるためであ
る。
As層３のAlの組成比Ｘは従来0.3程度であり通常
は第１図ａの各層に対応させて第１図ｂに例示す
る如く、AlxGa1-xAs層全体を通じてAlの組成比
Ｘが一定であるような構造をもつている。これは
Alの組成比Ｘを0.3程度より大きくするならば、
(イ)ヘテロ接合における格子整合が悪化して接合界
面に乱れを生じ易い、(ロ)AlxGa1-xAsエピタキシ
ヤル層中に活性なAlに伴つて酸素等不純物が混
入し、キヤリアのトラツプとして作用する深いレ
ベルが形成されて結晶の電子的特性に悪影響を与
え易い、(ハ)ソース及びドレイン電極のオーミツク
接触が悪化し易い、等の問題を生ずるためであ
る。
Alの組成比Ｘ＝0.3の場合にはGaAs層２と
Al0.3Ga0.7As層３との間には約0.3〔eV〕の電子親
和力の差が生じて、ｎ型Al0.3Ga0.7As層３から
GaAs層２へ、キヤリア電子が遷移して電子蓄積
層４が形成される。
Al0.3Ga0.7As層３との間には約0.3〔eV〕の電子親
和力の差が生じて、ｎ型Al0.3Ga0.7As層３から
GaAs層２へ、キヤリア電子が遷移して電子蓄積
層４が形成される。
しかしながら電子親和力の差が0.3〔eV〕程度
の場合には、電子蓄積層４内において、ソース電
極６及びドレイン電極７を介して形成される電界
が低いときには本来の高電子移動度が実現される
が、実際の半導体装置として動作させる電界強度
においては電子移動度が低電界のときより低下す
る。これは高電界内ではキヤリア電子が大きい運
動エネルギーを得て２次元電子層の分布が低電界
のときより大きくずれ、キヤリア電子がバリアを
越えて電子移動度の低いAlxGa1-xAs層３にしみ
出すことによる。
の場合には、電子蓄積層４内において、ソース電
極６及びドレイン電極７を介して形成される電界
が低いときには本来の高電子移動度が実現される
が、実際の半導体装置として動作させる電界強度
においては電子移動度が低電界のときより低下す
る。これは高電界内ではキヤリア電子が大きい運
動エネルギーを得て２次元電子層の分布が低電界
のときより大きくずれ、キヤリア電子がバリアを
越えて電子移動度の低いAlxGa1-xAs層３にしみ
出すことによる。
この高電界における電子移動度の低下を防止す
るためにはチヤネル層であるGaAs層２と電子供
給層であるAlxGa1-xAs層３との電子親和力の差
を一層大きくする即ちAlの組成比Ｘを0.3よりさ
らに大きくすればよいが、Alの組成比Ｘを増大
することは先に述べた問題が伴う。
るためにはチヤネル層であるGaAs層２と電子供
給層であるAlxGa1-xAs層３との電子親和力の差
を一層大きくする即ちAlの組成比Ｘを0.3よりさ
らに大きくすればよいが、Alの組成比Ｘを増大
することは先に述べた問題が伴う。
(d) 発明の目的
本発明は、高電子移動度トランジスタ
（HEMT）について、チヤネル層と電子供給層と
の間のヘテロ接合における電子親和力の差を拡大
して高電界における電子移動度の低下を防止し、
かつ電子供給層の結晶状態の劣化等を防止する構
造を提供することを目的とする。
（HEMT）について、チヤネル層と電子供給層と
の間のヘテロ接合における電子親和力の差を拡大
して高電界における電子移動度の低下を防止し、
かつ電子供給層の結晶状態の劣化等を防止する構
造を提供することを目的とする。
(e) 発明の構成
本発明の前記目的は、第１の半導体層と、該第
１の半導体層より電子親和力が小であり、かつｎ
型不純物を含む第２の半導体層とを有して、前記
第２の半導体層から前記第１の半導体層に遷移す
る電子によつて構成される２次元電子層を電流路
とする高電子移動度電界効果トランジスタを有す
る半導体装置であつて、前記第一の半導体層と第
２の半導体層の間に前記第２の半導体層よりも小
さな電子親和力を有する組成からなる化合物半導
体の薄層を有してなる半導体装置によつて達成さ
れる。
１の半導体層より電子親和力が小であり、かつｎ
型不純物を含む第２の半導体層とを有して、前記
第２の半導体層から前記第１の半導体層に遷移す
る電子によつて構成される２次元電子層を電流路
とする高電子移動度電界効果トランジスタを有す
る半導体装置であつて、前記第一の半導体層と第
２の半導体層の間に前記第２の半導体層よりも小
さな電子親和力を有する組成からなる化合物半導
体の薄層を有してなる半導体装置によつて達成さ
れる。
(f) 発明の実施例
以下本発明を実施例により図面を参照して具体
的に説明する。
的に説明する。
第２図ａはGaAs及びAlxGa1-xAsを用いて構
成された本発明の実施例の断面図、第２図ｂは本
実施例におけるAlの組成比Ｘの分布例を第２図
ａの各層に対応させて示す図表である。
成された本発明の実施例の断面図、第２図ｂは本
実施例におけるAlの組成比Ｘの分布例を第２図
ａの各層に対応させて示す図表である。
本実施例のHEMTは大略下記の如くに製造さ
れる。半絶縁性のGaAs基板１１上に分子線結晶
成長法（Molecular Beam Epitaxy；以下MBE
法と略称する）によつて、実質的に不純物を含有
せず、厚さ１〔μm〕程度のGaAs層（チヤネル
層）１２と、実質的に不純物を含有しない厚さ５
乃至20〔nm〕程度の領域１３及び厚さ0.1乃至0.2
〔μm〕程度のｎ型領域１４とよりなるAlxGa1-x
As層とを順次形成する。
れる。半絶縁性のGaAs基板１１上に分子線結晶
成長法（Molecular Beam Epitaxy；以下MBE
法と略称する）によつて、実質的に不純物を含有
せず、厚さ１〔μm〕程度のGaAs層（チヤネル
層）１２と、実質的に不純物を含有しない厚さ５
乃至20〔nm〕程度の領域１３及び厚さ0.1乃至0.2
〔μm〕程度のｎ型領域１４とよりなるAlxGa1-x
As層とを順次形成する。
本実施例においては、AlxGa1-xAs層の不純物
を含有しない領域１３については、Alの組成比
ＸはGaAs層１２とのヘテロ接合界面近傍におい
て選択的に最も高く例えばＸ＝0.4程度とされ、
接合界面より離れるに従つて次第に低下してｎ型
領域１４と同一の組成比Ｘ＝0.3程度に到つてい
る。（第２図ｂ参照）。またｎ型領域１４には
MBE法による結晶成長の際に不純物としてシリ
コン（Si）が導入されている。
を含有しない領域１３については、Alの組成比
ＸはGaAs層１２とのヘテロ接合界面近傍におい
て選択的に最も高く例えばＸ＝0.4程度とされ、
接合界面より離れるに従つて次第に低下してｎ型
領域１４と同一の組成比Ｘ＝0.3程度に到つてい
る。（第２図ｂ参照）。またｎ型領域１４には
MBE法による結晶成長の際に不純物としてシリ
コン（Si）が導入されている。
前記エピタキシヤル成長層を形成した後に金ゲ
ルマニウム（AuGe）／金（Au）層をソース電
極１５及びドレイン電極１６を配設する位置に選
択的に蒸着し、更に温度450〔℃〕時間３分間程度
の熱処理を施してこれを合金化し、チヤネル層で
あるGaAs層１２との抵抗性接続領域１７を形成
する。次いでゲート電極１８を例えばアルミニウ
ム（Al）を用いて従来知られている方法によつ
て形成する。なお１９は電子蓄積層を示す。
ルマニウム（AuGe）／金（Au）層をソース電
極１５及びドレイン電極１６を配設する位置に選
択的に蒸着し、更に温度450〔℃〕時間３分間程度
の熱処理を施してこれを合金化し、チヤネル層で
あるGaAs層１２との抵抗性接続領域１７を形成
する。次いでゲート電極１８を例えばアルミニウ
ム（Al）を用いて従来知られている方法によつ
て形成する。なお１９は電子蓄積層を示す。
以上説明した製造方法によつて得られる本実施
例のHEMTのエネルギ帯を第３図に示す。ただ
し、第３図においては第２図ａと同一符号によつ
て対応部分を示し、一点鎖線にて示したEFはフ
エルミ準位、実線にて示したECは伝導帯、EVは
価電子帯の従来技術によつてAlxGa1-xAs層全体
についてAlの組成比Ｘが0.3程度の一定値である
場合を示し、領域１３に示した破線は本発明の前
記実施例において従来例と異なる状態を示す。
例のHEMTのエネルギ帯を第３図に示す。ただ
し、第３図においては第２図ａと同一符号によつ
て対応部分を示し、一点鎖線にて示したEFはフ
エルミ準位、実線にて示したECは伝導帯、EVは
価電子帯の従来技術によつてAlxGa1-xAs層全体
についてAlの組成比Ｘが0.3程度の一定値である
場合を示し、領域１３に示した破線は本発明の前
記実施例において従来例と異なる状態を示す。
第３図より明らかなる如く、本発明の構造にお
いては、ヘテロエピタキシヤル接合界面における
バリアの大きさが従来より拡大されてキヤリア電
子の閉じ込めが強化されて、本実施例においては
温度77〔〓〕電界強度1000〔Ｖ／cm〕のときに電子
移動度は約35000〔cm2／ｖ・ｓ〕が得られた。これ
に対してAlxGa1-xAs層のAl組成比をヘテロ接合
界面まで一定とした比較試料の同一条件における
電子移動度は約20000〔cm2／ｖ・ｓ〕にとどまつ
た。
いては、ヘテロエピタキシヤル接合界面における
バリアの大きさが従来より拡大されてキヤリア電
子の閉じ込めが強化されて、本実施例においては
温度77〔〓〕電界強度1000〔Ｖ／cm〕のときに電子
移動度は約35000〔cm2／ｖ・ｓ〕が得られた。これ
に対してAlxGa1-xAs層のAl組成比をヘテロ接合
界面まで一定とした比較試料の同一条件における
電子移動度は約20000〔cm2／ｖ・ｓ〕にとどまつ
た。
なお、先に述べた如く、AlxGa1-xAs層のAlの
組成比Ｘを増加することは結晶状態の劣化もしく
はオーミツク接触電極の接触抵抗の増大を招き易
いが、本発明の如く極めて薄い層状にAlの組成
比Ｘを増大する場合には前記の点が問題とならな
いことが前記実施例等の試験結果によつて確認さ
れた。
組成比Ｘを増加することは結晶状態の劣化もしく
はオーミツク接触電極の接触抵抗の増大を招き易
いが、本発明の如く極めて薄い層状にAlの組成
比Ｘを増大する場合には前記の点が問題とならな
いことが前記実施例等の試験結果によつて確認さ
れた。
前記本実施例においては、ヘテロ接合界面近傍
におけるAlの組成比Ｘをノンドープ領域１３に
おいてほゞ直線的に変化させたが、本発明の効果
はAlの組成比Ｘの変化が直線的に変化する場合
に限られるものではなく、曲線状もしくは階段状
に変化してもよく、またAlの組成比Ｘの変化す
る範囲がノンドープ領域１３に合致する必要はな
く、両者を独立して選択することができ、又、ノ
ンドープ領域１３が必ずしも設けられなくてもよ
い。
におけるAlの組成比Ｘをノンドープ領域１３に
おいてほゞ直線的に変化させたが、本発明の効果
はAlの組成比Ｘの変化が直線的に変化する場合
に限られるものではなく、曲線状もしくは階段状
に変化してもよく、またAlの組成比Ｘの変化す
る範囲がノンドープ領域１３に合致する必要はな
く、両者を独立して選択することができ、又、ノ
ンドープ領域１３が必ずしも設けられなくてもよ
い。
更に以上の説明はGaAs／AlGaAsを用いた
HEMTを例としたが、HEMTは例えばガリウ
ム・アンチモン（GaSb）とアルミニウム・ガリ
ウム・アンチモン（AlyGa1-ySb）との組合せ等
によつても構成することが可能であつてこの様な
GaAs／AlGaAs系以外の材料によるHEMTにつ
いても本発明を同様に適用することが可能であ
る。
HEMTを例としたが、HEMTは例えばガリウ
ム・アンチモン（GaSb）とアルミニウム・ガリ
ウム・アンチモン（AlyGa1-ySb）との組合せ等
によつても構成することが可能であつてこの様な
GaAs／AlGaAs系以外の材料によるHEMTにつ
いても本発明を同様に適用することが可能であ
る。
(g) 発明の効果
本発明によれば、以上説明した如く、電子蓄積
層すなわち２次元電子層におけるキヤリア電子移
動度の高電界における低下を防止し、かつ２次元
電子層の形成などHEMTの特性に対しては悪影
響を与えないために、HEMTの高密度集積化に
よつて高速、低消費電力の半導体装置を実現する
ことに大きく寄与する。
層すなわち２次元電子層におけるキヤリア電子移
動度の高電界における低下を防止し、かつ２次元
電子層の形成などHEMTの特性に対しては悪影
響を与えないために、HEMTの高密度集積化に
よつて高速、低消費電力の半導体装置を実現する
ことに大きく寄与する。
第１図ａは従来例を示す断面図、第１図ｂはそ
の各層のAlの組成比Ｘを示す図表、第２図ａは
本発明の実施例を示す断面図、第２図ｂはその各
層のAlの組成比Ｘを示す図表、第３図はそのエ
ネルギ帯を示す図表である。 図において、１はGaAs基板、２はGaAs層、
３はAlxGa1-xAs層、４は電子蓄積層、５はゲー
ト電極、６はソース電極、７はドレイン電極、８
は抵抗性接続領域、１１はGaAs基板、１２はノ
ン・ドープGaAs層、１３はAlxGa1-xAs層のノ
ンドープ領域、１４はAlxGa1-xAs層のｎ型領
域、１５はソース電極、１６はドレイン電極、１
７は抵抗性接続領域、１８はゲート電極、１９は
電子蓄積層を示す。
の各層のAlの組成比Ｘを示す図表、第２図ａは
本発明の実施例を示す断面図、第２図ｂはその各
層のAlの組成比Ｘを示す図表、第３図はそのエ
ネルギ帯を示す図表である。 図において、１はGaAs基板、２はGaAs層、
３はAlxGa1-xAs層、４は電子蓄積層、５はゲー
ト電極、６はソース電極、７はドレイン電極、８
は抵抗性接続領域、１１はGaAs基板、１２はノ
ン・ドープGaAs層、１３はAlxGa1-xAs層のノ
ンドープ領域、１４はAlxGa1-xAs層のｎ型領
域、１５はソース電極、１６はドレイン電極、１
７は抵抗性接続領域、１８はゲート電極、１９は
電子蓄積層を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１の半導体層と、該第１の半導体層より電
子親和力が小であり、且つｎ型不純物を含む第２
の半導体層とを有して、前記第２の半導体層から
前記第１の半導体層に遷移する電子によつて構成
される２次元電子層を電流路とする高電子移動度
電界効果トランジスタを有する半導体装置であつ
て、 前記第一の半導体層と第２の半導体層の間に前
記第２の半導体よりも小さな電子親和力を有する
組成からなる化合物半導体の薄層を有してなるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10959982A JPS59968A (ja) | 1982-06-25 | 1982-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10959982A JPS59968A (ja) | 1982-06-25 | 1982-06-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59968A JPS59968A (ja) | 1984-01-06 |
| JPH0468775B2 true JPH0468775B2 (ja) | 1992-11-04 |
Family
ID=14514355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10959982A Granted JPS59968A (ja) | 1982-06-25 | 1982-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59968A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714054B2 (ja) * | 1984-02-10 | 1995-02-15 | 株式会社日立製作所 | 半導体装置 |
| JPH0783107B2 (ja) * | 1984-04-19 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
| US4590507A (en) * | 1984-07-31 | 1986-05-20 | At&T Bell Laboratories | Variable gap devices |
| JPS62130565A (ja) * | 1985-11-30 | 1987-06-12 | Fujitsu Ltd | 電界効果型半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147158A (ja) * | 1982-02-26 | 1983-09-01 | Oki Electric Ind Co Ltd | 化合物半導体電界効果トランジスタ |
-
1982
- 1982-06-25 JP JP10959982A patent/JPS59968A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147158A (ja) * | 1982-02-26 | 1983-09-01 | Oki Electric Ind Co Ltd | 化合物半導体電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59968A (ja) | 1984-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537852B2 (ja) | 高移動度半導体装置 | |
| US4758868A (en) | Ballistic hetero-junction transistor with transverse two dimensional electron gas layer | |
| JPS60223171A (ja) | 電界効果トランジスタ | |
| JPH024140B2 (ja) | ||
| KR920003799B1 (ko) | 반도체 장치 | |
| US4980731A (en) | Atomic planar-doped field-effect transistor | |
| JPH0312769B2 (ja) | ||
| JPH0468775B2 (ja) | ||
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JPH0355978B2 (ja) | ||
| JPH0371774B2 (ja) | ||
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPH035059B2 (ja) | ||
| JP2541280B2 (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2800457B2 (ja) | 半導体装置 | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0797633B2 (ja) | 電界効果トランジスタ | |
| JP2000049331A (ja) | 電界効果トランジスタ | |
| JPH04273447A (ja) | 半導体装置 | |
| JPS61248479A (ja) | 化合物半導体装置 | |
| JPH11345961A (ja) | ヘテロ接合電界効果トランジスタ |