JPH035059B2 - - Google Patents
Info
- Publication number
- JPH035059B2 JPH035059B2 JP5202485A JP5202485A JPH035059B2 JP H035059 B2 JPH035059 B2 JP H035059B2 JP 5202485 A JP5202485 A JP 5202485A JP 5202485 A JP5202485 A JP 5202485A JP H035059 B2 JPH035059 B2 JP H035059B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- lattice
- gaas
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 53
- 150000001875 compounds Chemical class 0.000 claims description 47
- 239000013078 crystal Substances 0.000 claims description 22
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 21
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 14
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 230000005684 electric field Effects 0.000 description 13
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 230000005489 elastic deformation Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、化合物半導体装置に関する。更に詳
しくは、本発明は、チヤンネル層をなす化合物半
導体層を格子定数の異なる化合物半導体層で挟む
ことにより、チヤンネル層をなす化合物半導体層
内の格子散乱を減少させて、高電界印加状態にお
ける電子移動度を大きくした化合物半導体装置に
関する。
しくは、本発明は、チヤンネル層をなす化合物半
導体層を格子定数の異なる化合物半導体層で挟む
ことにより、チヤンネル層をなす化合物半導体層
内の格子散乱を減少させて、高電界印加状態にお
ける電子移動度を大きくした化合物半導体装置に
関する。
従来の技術
化合物半導体デバイス、特に電子デバイスの製
法として、薄い一様な層の成長、成分元素組成比
の制御の容易さからエピタキシヤル成長方法が一
般的に利用されている。なかでも、最近特に注目
されている技術として、分子線エピタキシヤル成
長方法（以下簡単のために「MBE成長法」とい
う）が知られている。例えばW.T.Tsangにより
日経エレクトロニクスNo.308163（1983）において、
詳細に説明されている。そして、このMBE成長
法を用いて作製されたマイクロ波素子について
は、たとえば、特開昭59−4085号および特開昭58
−147169号公報に記されている。
法として、薄い一様な層の成長、成分元素組成比
の制御の容易さからエピタキシヤル成長方法が一
般的に利用されている。なかでも、最近特に注目
されている技術として、分子線エピタキシヤル成
長方法（以下簡単のために「MBE成長法」とい
う）が知られている。例えばW.T.Tsangにより
日経エレクトロニクスNo.308163（1983）において、
詳細に説明されている。そして、このMBE成長
法を用いて作製されたマイクロ波素子について
は、たとえば、特開昭59−4085号および特開昭58
−147169号公報に記されている。
ここに、そのようなMBE成長法により作製し
たマイクロ波素子の例を第３図に示す。第３図に
示す素子は、半絶縁性GaAsの基板１を有し、そ
の基板１の上には、バツフア層として機能する
GaAs層２が形成され、更にその上に、チヤンネ
ル層をなすアンドープのGaAs層３が形成されて
いる。そのGaAs層３上には、ｎ−GaxAl1-xAsの
ような高い不純物濃度の電子供給層４が形成さ
れ、その中央には、高濃度にｐ型不純物を含有
し、大きな電子親和力を有する半導体よりなる層
５が設けられ、そして、その層５の上にはゲート
電極６が形成されている。更に、層５を挟む電子
供給層４の表面領域７ほ合金化され、その上にソ
ース及ドレインの電極８が形成されている。
たマイクロ波素子の例を第３図に示す。第３図に
示す素子は、半絶縁性GaAsの基板１を有し、そ
の基板１の上には、バツフア層として機能する
GaAs層２が形成され、更にその上に、チヤンネ
ル層をなすアンドープのGaAs層３が形成されて
いる。そのGaAs層３上には、ｎ−GaxAl1-xAsの
ような高い不純物濃度の電子供給層４が形成さ
れ、その中央には、高濃度にｐ型不純物を含有
し、大きな電子親和力を有する半導体よりなる層
５が設けられ、そして、その層５の上にはゲート
電極６が形成されている。更に、層５を挟む電子
供給層４の表面領域７ほ合金化され、その上にソ
ース及ドレインの電極８が形成されている。
このような半導体装置において、ゲート電極６
に適当なバイアス電圧を印加すると、電子供給層
４とチヤンネル層３との界面におけるチヤンネル
層３側に、二次元電子ガス９が形成される。この
結果、不純物イオンの少ないチヤンネル層３内の
界面近傍数10Å厚のところを、多量の電子が流れ
ることになる。従つて、電子移動度を制限する１
つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
に適当なバイアス電圧を印加すると、電子供給層
４とチヤンネル層３との界面におけるチヤンネル
層３側に、二次元電子ガス９が形成される。この
結果、不純物イオンの少ないチヤンネル層３内の
界面近傍数10Å厚のところを、多量の電子が流れ
ることになる。従つて、電子移動度を制限する１
つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
発明が解決しようとする問題点
しかしながら、このような化合物半導体装置に
おいては、二次元電子ガスにおける電子移動度の
印加電界強度依存性が極めて大きく、低電界の場
合には高移動度を実現できるが、高電界の場合に
はその移動度が著しく低下してしまう。このよう
な現象は、例えば、M.Inoue他J.J.A.P.22 357
（1983）に記述されている。また、その１例を上
記したマイクロ波素子のようなGaAs／ｎ−Gax
Al1-xAs構造の場合について示すと、第２図の点
線の如くなる。
おいては、二次元電子ガスにおける電子移動度の
印加電界強度依存性が極めて大きく、低電界の場
合には高移動度を実現できるが、高電界の場合に
はその移動度が著しく低下してしまう。このよう
な現象は、例えば、M.Inoue他J.J.A.P.22 357
（1983）に記述されている。また、その１例を上
記したマイクロ波素子のようなGaAs／ｎ−Gax
Al1-xAs構造の場合について示すと、第２図の点
線の如くなる。
このような高電界印加状態における半導体内で
の電子散乱機構として、格子散乱が考えられる。
格子散乱とは、電子が高速で結晶中を移動する際
に、結晶を構成する原子の熱振動によつて散乱を
受ける現象である。そして、電子のエネルギが大
きくなると、格子散乱が激しくなる。従つて、電
界を大きくして、移動電子のエネルギが大きくな
ると、却つて、電子移動度が低下する。
の電子散乱機構として、格子散乱が考えられる。
格子散乱とは、電子が高速で結晶中を移動する際
に、結晶を構成する原子の熱振動によつて散乱を
受ける現象である。そして、電子のエネルギが大
きくなると、格子散乱が激しくなる。従つて、電
界を大きくして、移動電子のエネルギが大きくな
ると、却つて、電子移動度が低下する。
そこで、本発明は、格子散乱の影響を抑えて、
高電界印加状態においても高い電子移動度を有す
る化合物半導体装置を提供せんとするものであ
る。
高電界印加状態においても高い電子移動度を有す
る化合物半導体装置を提供せんとするものであ
る。
問題点を解決するための手段
そこで、本発明者は、上記目的のために格子散
乱の問題を種々研究した。
乱の問題を種々研究した。
格子散乱すなわち原子振動による散乱は、第４
図に示すように、構成原子の種類が同じであれ
ば、原子間隔の大きい方向（第４図のＸ方向）の
方が、原子間隔の小さい方向（第４図のＹ方向）
に比べて小さくなることは明白である。ゆえに、
第４図のような結晶構造においては、電子はＹ方
向よりもＸ方向に移動し易くなり、電子移動度に
異方性が生じる。
図に示すように、構成原子の種類が同じであれ
ば、原子間隔の大きい方向（第４図のＸ方向）の
方が、原子間隔の小さい方向（第４図のＹ方向）
に比べて小さくなることは明白である。ゆえに、
第４図のような結晶構造においては、電子はＹ方
向よりもＸ方向に移動し易くなり、電子移動度に
異方性が生じる。
更に、第５図に示すように、立方晶の結晶（第
５図ａ）が弾性変形を受けることにより正方晶結
晶（第５図ｂ）になつた場合、ポアソンの関係で
従来より良く知られているように、正方晶結晶の
格子定数a1とa2は、弾性変形前の立方晶結晶の格
子定数ａに対してa1＞ａ、a2＜ａの関係にある。
５図ａ）が弾性変形を受けることにより正方晶結
晶（第５図ｂ）になつた場合、ポアソンの関係で
従来より良く知られているように、正方晶結晶の
格子定数a1とa2は、弾性変形前の立方晶結晶の格
子定数ａに対してa1＞ａ、a2＜ａの関係にある。
ゆえに、第３図ｂの正方晶結晶において、Ｘ方
向に移動する電子は、弾性変形する前の立方晶結
晶内の電子に比べて、格子散乱を受けにくい。従
つて、正方晶結晶内のＸ方向の電子移動度は、弾
性変形前の立方晶結晶内の電子移動度に比べて高
くなることが明白である。
向に移動する電子は、弾性変形する前の立方晶結
晶内の電子に比べて、格子散乱を受けにくい。従
つて、正方晶結晶内のＸ方向の電子移動度は、弾
性変形前の立方晶結晶内の電子移動度に比べて高
くなることが明白である。
しかし、従来の化合物半導体装置においては、
各層を構成する化合物半導体層を如何にして格子
整合させるかに多大な努力を重ねてきた。そのた
め、現在、格子定数がほとんど同じ化合物半導体
薄膜を多層形成することができ、現在の化合物半
導体装置は、そのように格子定数がほとんど同じ
化合物半導体層で構成されている。そのため、チ
ヤンネル層をなす化合物半導体層では、その本来
の結晶格子の大きさにより格子散乱が自ずと決つ
てしまい、格子散乱の問題を解消または抑えるこ
とはできなかつた。
各層を構成する化合物半導体層を如何にして格子
整合させるかに多大な努力を重ねてきた。そのた
め、現在、格子定数がほとんど同じ化合物半導体
薄膜を多層形成することができ、現在の化合物半
導体装置は、そのように格子定数がほとんど同じ
化合物半導体層で構成されている。そのため、チ
ヤンネル層をなす化合物半導体層では、その本来
の結晶格子の大きさにより格子散乱が自ずと決つ
てしまい、格子散乱の問題を解消または抑えるこ
とはできなかつた。
一方、MBE成長法または有機金属気相成長法
などを用いると、格子定数の異なる化合物半導体
薄膜を、その薄膜内に転位などの欠陥を導入する
ことなく、エピタキシヤル成長させることが可能
である（M.J.Ludowise他、A.P.L.42（1983）487
またはG.C.Osbourn他、A.P.L.41（1982）172）。
などを用いると、格子定数の異なる化合物半導体
薄膜を、その薄膜内に転位などの欠陥を導入する
ことなく、エピタキシヤル成長させることが可能
である（M.J.Ludowise他、A.P.L.42（1983）487
またはG.C.Osbourn他、A.P.L.41（1982）172）。
また、格子定数の異なる化合物半導体を、転位
などの欠陥が入らない程度に薄くエピタキシヤル
成長させた場合、その界面近傍では弾性歪みによ
り結晶格子が正方晶変形していることがJ.A.
P.45、No.９、（1974）3789などに記述されている。
などの欠陥が入らない程度に薄くエピタキシヤル
成長させた場合、その界面近傍では弾性歪みによ
り結晶格子が正方晶変形していることがJ.A.
P.45、No.９、（1974）3789などに記述されている。
そこで、このような界面近傍のみの弾性歪みに
基く結晶格子の正方晶変形を化合物半導体装置の
チヤンネル層に応用することによつて、高電界印
加状態での電子の移動度を大きくするような半導
体装置が実現可能である。
基く結晶格子の正方晶変形を化合物半導体装置の
チヤンネル層に応用することによつて、高電界印
加状態での電子の移動度を大きくするような半導
体装置が実現可能である。
本発明は、かかる知見に基づく研究の結果なさ
れたものである。すなわち、本発明によるなら
ば、基板と、該基板上に形成された高抵抗化合物
半導体の第１の層と、該第１の層上にエピタキシ
ヤル成長により形成された化合物半導体からなり
且つチヤンネル層として機能する第２の層と、該
第２の層上に一導電型の化合物半導体がエピタキ
シヤル成長により形成された第３の層と、該第３
の層の上に形成されたシヨツトキー接合のゲート
電極と、該ゲート電極の両側において該ゲートで
電極から離れて前記第３の層の上に形成されたオ
ーミツク接合のソース電極及びドレイン電極とを
具備し、前記第２の層と化合物半導体の格子定数
は、前記第１及び第３の層の化合物半導体の格子
定数に比較して大きく、前記第２の層内の結晶格
子の該第２の層と前記第３の層との界面に直角な
方向の格子間隔が、該第２の層と前記第３の層と
の界面に平行な方向の格子間隔に比較して大きい
ことを特徴とする化合物半導体装置が提供され
る。
れたものである。すなわち、本発明によるなら
ば、基板と、該基板上に形成された高抵抗化合物
半導体の第１の層と、該第１の層上にエピタキシ
ヤル成長により形成された化合物半導体からなり
且つチヤンネル層として機能する第２の層と、該
第２の層上に一導電型の化合物半導体がエピタキ
シヤル成長により形成された第３の層と、該第３
の層の上に形成されたシヨツトキー接合のゲート
電極と、該ゲート電極の両側において該ゲートで
電極から離れて前記第３の層の上に形成されたオ
ーミツク接合のソース電極及びドレイン電極とを
具備し、前記第２の層と化合物半導体の格子定数
は、前記第１及び第３の層の化合物半導体の格子
定数に比較して大きく、前記第２の層内の結晶格
子の該第２の層と前記第３の層との界面に直角な
方向の格子間隔が、該第２の層と前記第３の層と
の界面に平行な方向の格子間隔に比較して大きい
ことを特徴とする化合物半導体装置が提供され
る。
作 用
以上のような化合物半導体装置においては、第
１と第３の層により第２の層内に結晶格子の弾性
歪みが生じ、第２の層の化合物半導体の立方晶格
子が、その弾性歪みにより正方晶格子に変形させ
られる。そのため、第５図ｂに示す格子配列図を
参照して説明するならば、第２の層と第３の層と
の界面に垂直なＹ方向に沿つた格子間隔が、平行
のＸ方向に沿つた格子間隔より大きくなる。その
結果、第２の層内における電子移動度が、第２の
層と第３の層との界面に垂直なＹ方向に比べて、
平行なＸ方向の方が高くなり、第２の層と第３の
層との界面に平行な方向に第２の層内を電子が移
動する場合の格子散乱の影響を減少することがで
きる。従つて、高電界印加状態における電子移動
度を従来の化合物半導体装置に比較して高く維持
することができる。
１と第３の層により第２の層内に結晶格子の弾性
歪みが生じ、第２の層の化合物半導体の立方晶格
子が、その弾性歪みにより正方晶格子に変形させ
られる。そのため、第５図ｂに示す格子配列図を
参照して説明するならば、第２の層と第３の層と
の界面に垂直なＹ方向に沿つた格子間隔が、平行
のＸ方向に沿つた格子間隔より大きくなる。その
結果、第２の層内における電子移動度が、第２の
層と第３の層との界面に垂直なＹ方向に比べて、
平行なＸ方向の方が高くなり、第２の層と第３の
層との界面に平行な方向に第２の層内を電子が移
動する場合の格子散乱の影響を減少することがで
きる。従つて、高電界印加状態における電子移動
度を従来の化合物半導体装置に比較して高く維持
することができる。
実施例
以下に図面を参照して本発明について詳細に説
明する。
明する。
第１図は、本発明による化合物半導体装置の実
施例を図解した断面図である。なお、第１図は、
本発明を電界効果トランジスタ（以下FETと略
す）として実施した例を示している。
施例を図解した断面図である。なお、第１図は、
本発明を電界効果トランジスタ（以下FETと略
す）として実施した例を示している。
第１図に示すFETは、半絶縁性GaAs基板１０
上に、MBE成長法を用いて形成された高抵抗の
GaAsエピタキシヤル層１１（キヤリア密度Ｎは
３×1014cm-3）を有している。そして、その高抵
抗GaAs層１１上には、MBE成長法により、
InAsエピタキシヤル層１２（Ｎ＝５×1015cm-3）
が約200Åの厚さに形成されている。更に、その
InAs層１２上には、ノンドープでn-型のGa0.7
Al0.3Asのスペーサ層１３が同様にMBE成長法に
より、約50Åの厚さに形成され、最後にSiドープ
のGa0.7Al0.3As層１４（Ｎ＝１×1017〜１×1018
cm-3）が、MBE成長法により形成されている。
上に、MBE成長法を用いて形成された高抵抗の
GaAsエピタキシヤル層１１（キヤリア密度Ｎは
３×1014cm-3）を有している。そして、その高抵
抗GaAs層１１上には、MBE成長法により、
InAsエピタキシヤル層１２（Ｎ＝５×1015cm-3）
が約200Åの厚さに形成されている。更に、その
InAs層１２上には、ノンドープでn-型のGa0.7
Al0.3Asのスペーサ層１３が同様にMBE成長法に
より、約50Åの厚さに形成され、最後にSiドープ
のGa0.7Al0.3As層１４（Ｎ＝１×1017〜１×1018
cm-3）が、MBE成長法により形成されている。
MBE成長した試料の最表面には、AnGeNi合
金を用いて、Ga0.7Al0.3As層１４との間にオーミ
ツク接合を形成するようにソース電極１５ならび
にドレイン電極１６が設けられている。またAl
金属を用いてGa0.7Al0.3As層１４との間にシヨツ
トキー接合を形成するようにゲート電極１７が設
けられている。
金を用いて、Ga0.7Al0.3As層１４との間にオーミ
ツク接合を形成するようにソース電極１５ならび
にドレイン電極１６が設けられている。またAl
金属を用いてGa0.7Al0.3As層１４との間にシヨツ
トキー接合を形成するようにゲート電極１７が設
けられている。
以上のようなFETの構造において、格子定数
は、InAsが6.058Åで、GaAsが5.654Åで、AlAs
が5.662Åである。従つて、InAs層１２は、格子
定数がGaAsやGaxAl1-xAs（GaAsとAlAsとが共
存する）に比べて著しく大きい。そのため、Gax
Al1-xAs層とInAs層の界面近傍において、InAs
は、立方晶格子を、弾性歪みにより正方晶に変形
させられている。
は、InAsが6.058Åで、GaAsが5.654Åで、AlAs
が5.662Åである。従つて、InAs層１２は、格子
定数がGaAsやGaxAl1-xAs（GaAsとAlAsとが共
存する）に比べて著しく大きい。そのため、Gax
Al1-xAs層とInAs層の界面近傍において、InAs
は、立方晶格子を、弾性歪みにより正方晶に変形
させられている。
そして、このようなFET構造において、ゲー
ト電極に加える電圧を制御することにより、最上
層のGa0.7Al0.3As層１４を完全に空乏化すること
ができ、また、GaAs基板１０ならびにGaAsエ
ピタキシヤル層１１は高抵抗であることから、
InAs層１２のみをチヤンネル層としたFETが得
られた。
ト電極に加える電圧を制御することにより、最上
層のGa0.7Al0.3As層１４を完全に空乏化すること
ができ、また、GaAs基板１０ならびにGaAsエ
ピタキシヤル層１１は高抵抗であることから、
InAs層１２のみをチヤンネル層としたFETが得
られた。
さらに、第１図に示したような断面構造を有す
るエピタキシヤル試料について、その電子移動度
の印加電界強度依存性を調べたところ、第２図の
実線のようであつた。第２図において実線と点線
とを比較することにより、本発明による化合物半
導体装置は、高電界領域での電子移動度が従来の
ものに比べて約２倍増大していることが分かるで
あろう。
るエピタキシヤル試料について、その電子移動度
の印加電界強度依存性を調べたところ、第２図の
実線のようであつた。第２図において実線と点線
とを比較することにより、本発明による化合物半
導体装置は、高電界領域での電子移動度が従来の
ものに比べて約２倍増大していることが分かるで
あろう。
また、上記実施例と同様な構成で、InAsエピ
タキシヤル層の厚さを約20Åから約200Åの間で
変えたところ、同様な結果が得られた。
タキシヤル層の厚さを約20Åから約200Åの間で
変えたところ、同様な結果が得られた。
なお、上記実施例において、弾性変形を受ける
層としてInAsを使用し、それを両側から挟む層
として、GaAs及びGaAlAsを使用した。しかし、
弾性変形を受けるチヤンネル層と、それを両側か
ら挟む層とは、上記した実施例の組合せに限られ
るものではなく、他の組合せも可能である。例え
ば、格子定数の大きな化合物半導体としては、
InAsの他に、GaSb（6.095Å）などがあり、また、
格子定数の小さな化合物半導体としては、GaAs
のほかに、GaP（5.451Å）、InP（5.869Å）などが
ある。それらを適当に組合せて２元系、３元系、
４元系の化合物半導体を形成して、格子定数の高
い層を格子定数の低いチヤンネル層で挟んで、そ
の格子定数の高い層を弾性変形することができ
る。
層としてInAsを使用し、それを両側から挟む層
として、GaAs及びGaAlAsを使用した。しかし、
弾性変形を受けるチヤンネル層と、それを両側か
ら挟む層とは、上記した実施例の組合せに限られ
るものではなく、他の組合せも可能である。例え
ば、格子定数の大きな化合物半導体としては、
InAsの他に、GaSb（6.095Å）などがあり、また、
格子定数の小さな化合物半導体としては、GaAs
のほかに、GaP（5.451Å）、InP（5.869Å）などが
ある。それらを適当に組合せて２元系、３元系、
４元系の化合物半導体を形成して、格子定数の高
い層を格子定数の低いチヤンネル層で挟んで、そ
の格子定数の高い層を弾性変形することができ
る。
発明の効果
本発明の化合物半導体装置によれば、チヤンネ
ル層をなす化合物半導体よりも格子定数の小さな
化合物半導体の層でチヤンネル層が挟まれ、その
チヤンネル層の化合物半導体に弾性変形が生じ、
結晶構造が立方晶から正方晶に変わり、チヤンネ
ル層においてその隣接層との界面に平行な方向に
電子が移動する際の格子散乱が減少し、界面に垂
直な方向に比べて平行な方向の電子移動度が高く
なされている。従つて、従来の化合物半導体装置
に比較して、高電界印加状態での電子移動度が速
く、高動作範囲において安定した高速性を有する
半導体装置が実現できる。
ル層をなす化合物半導体よりも格子定数の小さな
化合物半導体の層でチヤンネル層が挟まれ、その
チヤンネル層の化合物半導体に弾性変形が生じ、
結晶構造が立方晶から正方晶に変わり、チヤンネ
ル層においてその隣接層との界面に平行な方向に
電子が移動する際の格子散乱が減少し、界面に垂
直な方向に比べて平行な方向の電子移動度が高く
なされている。従つて、従来の化合物半導体装置
に比較して、高電界印加状態での電子移動度が速
く、高動作範囲において安定した高速性を有する
半導体装置が実現できる。
第１図は、本発明による化合物半導体装置を実
施したFETの概略断面図、第２図は、本発明に
よる化合物半導体装置と従来の化合物半導体装置
における電子移動度の印加電界強度依存性の測定
結果を示すグラフ、第３図は、従来の高電子移動
度FETの概略断面図、第４図は、原子振動によ
る散乱の度合いの異方性を説明するための図、第
５図ａは、立方晶結晶の概略図、第５図ｂは正方
晶結晶の概略図である。 〔主な参照番号〕、１，１０……半絶縁性
GaAs基板、２……GaAsバツフア層、３……
GaAsチヤンネル層、４……電子供給層、５……
高濃度にｐ型不純物を含有し、大きな電子親和力
を有する半導体よりなる層、６……ゲート電極、
７……合金化領域、８……ソース電極、ドレイン
電極、９……二次元電子ガス、１１……高抵抗エ
ピタキシヤルGaAs層、１２……エピタキシヤル
InAs層、１３……ノンドープn-型Ga0.7Al0.3Asス
ペーサ層、１４……SiドープGa0.7Al0.3As層、１
５……ソース電極、１６……ドレイン電極、１７
……ゲート電極。
施したFETの概略断面図、第２図は、本発明に
よる化合物半導体装置と従来の化合物半導体装置
における電子移動度の印加電界強度依存性の測定
結果を示すグラフ、第３図は、従来の高電子移動
度FETの概略断面図、第４図は、原子振動によ
る散乱の度合いの異方性を説明するための図、第
５図ａは、立方晶結晶の概略図、第５図ｂは正方
晶結晶の概略図である。 〔主な参照番号〕、１，１０……半絶縁性
GaAs基板、２……GaAsバツフア層、３……
GaAsチヤンネル層、４……電子供給層、５……
高濃度にｐ型不純物を含有し、大きな電子親和力
を有する半導体よりなる層、６……ゲート電極、
７……合金化領域、８……ソース電極、ドレイン
電極、９……二次元電子ガス、１１……高抵抗エ
ピタキシヤルGaAs層、１２……エピタキシヤル
InAs層、１３……ノンドープn-型Ga0.7Al0.3Asス
ペーサ層、１４……SiドープGa0.7Al0.3As層、１
５……ソース電極、１６……ドレイン電極、１７
……ゲート電極。
Claims (1)
- 【特許請求の範囲】 １ 基板と、該基板上に形成された高抵抗化合物
半導体の第１の層と、該第１の層上にエピタキシ
ヤル成長により形成された化合物半導体からなり
且つチヤンネル層として機能する第２の層と、該
第２と層上に一導電型の化合物半導体がエピタキ
シヤル成長により形成された第３の層と、該第３
の層の上に形成されたシヨツトキー接合のゲート
電極と、該ゲート電極の両側において該ゲート電
極から離れて前記第３の層の上に形成されたオー
ミツク接合のソース電極及びドレイン電極とを具
備し、前記第２の層の化合物半導体の格子定数
は、前記第１及び第３の層の化合物半導体の格子
定数に比較して大きく、前記第２の層内の結晶格
子の該第２の層と前記第３の層との界面に直角な
方向の格子間隔が、該第２の層と前記第３の層と
の界面に平行な方向の格子間隔に比較して大きい
ことを特徴とする化合物半導体装置。 ２ 前記基板は、半絶縁性GaAsで形成され、前
記第１の層は、前記基板上にエピタキシヤル成長
された高抵抗GaAsであり、前記第２の層は、第
１の層上にエピタキシヤル成長された20〜200Å
厚のInAs層であり、前記第３の層は、前記第２
の層上に形成されたｎ型のGaxAl1-xAs層である
ことを特徴とする特許請求の範囲第１項記載の化
合物半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202485A JPS61210678A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
| CA000504069A CA1256590A (en) | 1985-03-15 | 1986-03-13 | Compound semiconductor device with layers having different lattice constants |
| DE8686103425T DE3672360D1 (de) | 1985-03-15 | 1986-03-14 | Verbindungshalbleiterbauelement. |
| EP86103425A EP0196517B1 (en) | 1985-03-15 | 1986-03-14 | Compound semiconductor device |
| AU54742/86A AU577934B2 (en) | 1985-03-15 | 1986-03-14 | Compound semiconductor device |
| KR1019860001897A KR860007745A (ko) | 1985-03-15 | 1986-03-15 | 화합물 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202485A JPS61210678A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210678A JPS61210678A (ja) | 1986-09-18 |
| JPH035059B2 true JPH035059B2 (ja) | 1991-01-24 |
Family
ID=12903242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5202485A Granted JPS61210678A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210678A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088350B2 (ja) * | 1985-04-08 | 1996-01-29 | 日本電気株式会社 | 半導体装置 |
| JP3141838B2 (ja) | 1998-03-12 | 2001-03-07 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3120776B2 (ja) | 1998-04-15 | 2000-12-25 | 日本電気株式会社 | 可視化処理システムおよび可視化処理方法 |
-
1985
- 1985-03-15 JP JP5202485A patent/JPS61210678A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61210678A (ja) | 1986-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831296A (en) | Semiconductor device | |
| EP0481555B1 (en) | Heterostructure field-effect transistor | |
| JPH024140B2 (ja) | ||
| JPH0354854B2 (ja) | ||
| US4980731A (en) | Atomic planar-doped field-effect transistor | |
| JPH05211178A (ja) | 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ | |
| JP2604377B2 (ja) | 共振トンネル装置 | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JPH0312769B2 (ja) | ||
| JP2661556B2 (ja) | 電界効果型半導体装置 | |
| EP0136108B1 (en) | Heterojunction semiconductor device | |
| JPH035059B2 (ja) | ||
| JP2557373B2 (ja) | 化合物半導体装置 | |
| EP0196517B1 (en) | Compound semiconductor device | |
| JP2796113B2 (ja) | 半導体装置 | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPH0468775B2 (ja) | ||
| JPH0654785B2 (ja) | 変調ド−ピングトランジスタ | |
| JPS61210675A (ja) | 化合物半導体装置 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JPH0230182B2 (ja) | Handotaisochi | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0541355A (ja) | 変調半導体材料およびそれを用いた半導体装置 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JPS6390861A (ja) | 半導体装置 |