JPS58147158A - 化合物半導体電界効果トランジスタ - Google Patents
化合物半導体電界効果トランジスタInfo
- Publication number
- JPS58147158A JPS58147158A JP2886282A JP2886282A JPS58147158A JP S58147158 A JPS58147158 A JP S58147158A JP 2886282 A JP2886282 A JP 2886282A JP 2886282 A JP2886282 A JP 2886282A JP S58147158 A JPS58147158 A JP S58147158A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- gate
- source
- gaatas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000005669 field effect Effects 0.000 title claims abstract description 8
- 150000001875 compounds Chemical class 0.000 title claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229930194542 Keto Natural products 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000000468 ketone group Chemical group 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は動作速度が速く消費電力の小さい一化合物半導
体電界効果トランクスタに関するものである。
体電界効果トランクスタに関するものである。
従来マイクロ波帯で動作させる電界効果トランジスタ（
以下ＦＥＴという）としてｎ型ＧａＡｓ ＦＥＴが用い
られているが、さらに高速度で動作するＦＥＴとして変
調ドーピングによって生じる２次元電子ガスをソース・
ドレイン間の電流の担体として利用したハイ・エレクト
ロン・モビリティ・トランジスタ（以下ＨＥＭＴという
）が発表されている。
以下ＦＥＴという）としてｎ型ＧａＡｓ ＦＥＴが用い
られているが、さらに高速度で動作するＦＥＴとして変
調ドーピングによって生じる２次元電子ガスをソース・
ドレイン間の電流の担体として利用したハイ・エレクト
ロン・モビリティ・トランジスタ（以下ＨＥＭＴという
）が発表されている。
ＨＥＭＴではチャネルを構成する半導体層の不純物濃度
はｌＸｌ０／ｃｍ３ 以下であるが、通常のＧａＡｓ
ＦＥＴでは５×１０１６／ｃｍ３以上である。従ってＨ
ＥＭＴの方が電流の担体である電子に対する不純物散乱
が少なく電子の移動度が大きい。ＨＥＭＴの相生 互コンダクタンスは気温で通常のＧａＡｓ ＦＥＴの相
互コンダクタンスの１．２倍あシフ７°にでは５倍以上
ある。また電流の遮断周波数もＨＥＭＴＯ方が高くなる
。このようなＨＥＭＴの動作原理や特性上の利点につい
ては例えば「ノヤパニーズ・ジャーナル・オブ・アプラ
イド・フィジックス」の１９８０年５月号、Ｌ２２５〜
Ｌ２２７に発表されている。
はｌＸｌ０／ｃｍ３ 以下であるが、通常のＧａＡｓ
ＦＥＴでは５×１０１６／ｃｍ３以上である。従ってＨ
ＥＭＴの方が電流の担体である電子に対する不純物散乱
が少なく電子の移動度が大きい。ＨＥＭＴの相生 互コンダクタンスは気温で通常のＧａＡｓ ＦＥＴの相
互コンダクタンスの１．２倍あシフ７°にでは５倍以上
ある。また電流の遮断周波数もＨＥＭＴＯ方が高くなる
。このようなＨＥＭＴの動作原理や特性上の利点につい
ては例えば「ノヤパニーズ・ジャーナル・オブ・アプラ
イド・フィジックス」の１９８０年５月号、Ｌ２２５〜
Ｌ２２７に発表されている。
ＨＥＭＴは電流の遮断周波数が高いことから高速で動作
する論理回路に適用することができる。論理回路のイン
バータを構成するスイッチングトランジスタとしてはノ
ーマリオフのＦＥＴの方が消費電力を小さくし回路構成
を簡単にするためノーマリオンのＦＥＴよりも好ましい
。
する論理回路に適用することができる。論理回路のイン
バータを構成するスイッチングトランジスタとしてはノ
ーマリオフのＦＥＴの方が消費電力を小さくし回路構成
を簡単にするためノーマリオンのＦＥＴよりも好ましい
。
第１図はＧａＡｓとＧａＡｔＡｓのへテロ接合を用いた
ノーマリオフの従来のＨＥＭＴを示すものであり、１は
クロームなどをＰ−プしたＧａＡｓの半絶縁性基板、２
はノンドープのＧ、ａＡｓ層でドナー濃度はＩ Ｘ １
０’シｃｒｎ３以下であシ厚さは２０００Ｘである。３
はｎ型のＧ ａ ＡｔＡ ｓ層でドナー濃度がＩ×１０
１８７−であり厚さが６００Ｘである。ｎ型のＧａＡｔ
Ａｓ層３の不純物であるドナーから発生した電子がＧａ
Ａｓ層２に入シよシ高い移動度で走行するように、ｎ型
のＧａＡｔＡｓ層３の中のＡｔＡｓのモル分率は０，２
５〜０．３５にしである。４はｎ型のＧａＡｓ層でドナ
ー濃度のピークは２ Ｘ １０１８／ｃｍ３であシ厚さ
は５００Ｘである。このｎ型のＧａＡｓ層４はその上の
ソース電極５およびドレイン電極６との間でオーム性接
触状態にある。
ノーマリオフの従来のＨＥＭＴを示すものであり、１は
クロームなどをＰ−プしたＧａＡｓの半絶縁性基板、２
はノンドープのＧ、ａＡｓ層でドナー濃度はＩ Ｘ １
０’シｃｒｎ３以下であシ厚さは２０００Ｘである。３
はｎ型のＧ ａ ＡｔＡ ｓ層でドナー濃度がＩ×１０
１８７−であり厚さが６００Ｘである。ｎ型のＧａＡｔ
Ａｓ層３の不純物であるドナーから発生した電子がＧａ
Ａｓ層２に入シよシ高い移動度で走行するように、ｎ型
のＧａＡｔＡｓ層３の中のＡｔＡｓのモル分率は０，２
５〜０．３５にしである。４はｎ型のＧａＡｓ層でドナ
ー濃度のピークは２ Ｘ １０１８／ｃｍ３であシ厚さ
は５００Ｘである。このｎ型のＧａＡｓ層４はその上の
ソース電極５およびドレイン電極６との間でオーム性接
触状態にある。
７はケ中−ト電極でｎ型のＧａＡｔＡｓ層３との界面は
ショットキ接合になっておシ、デート電極７のソース電
極５との電位差がショットキ接合のビルトインポテンシ
ャルからしきい、値電位を引いた電圧すなわちピンチオ
フ電圧を越えると順方向の電流が流れる。通常このビル
トインポテンシャルは０９Ｖ程度である。
ショットキ接合になっておシ、デート電極７のソース電
極５との電位差がショットキ接合のビルトインポテンシ
ャルからしきい、値電位を引いた電圧すなわちピンチオ
フ電圧を越えると順方向の電流が流れる。通常このビル
トインポテンシャルは０９Ｖ程度である。
第２図はこのようなノーマリオフのＨＥＭＴを論理回路
に応用したもので直接結合型のインバータの２段縦続接
続回路であυ、１０および１１はスイッチングトランジ
スタ、１２および１３は負荷抵抗、１４は論理信号入力
端子、１５は結合点である。スイッチングトランジスタ
１０．１１をより高速で動作させるにはドレインバイア
ス電圧ＶＤ。
に応用したもので直接結合型のインバータの２段縦続接
続回路であυ、１０および１１はスイッチングトランジ
スタ、１２および１３は負荷抵抗、１４は論理信号入力
端子、１５は結合点である。スイッチングトランジスタ
１０．１１をより高速で動作させるにはドレインバイア
ス電圧ＶＤ。
を高くする必要がある。しかしドレインバイアス電圧ｖ
ＤＤを高くし結合点１５の電位がピンチオフ電圧を越え
るとスイッチングトランジスタ１１のダートからソース
に電流が流れるのでスイッチングトランジスタ１１の消
費電力が増えるという欠点がある。
ＤＤを高くし結合点１５の電位がピンチオフ電圧を越え
るとスイッチングトランジスタ１１のダートからソース
に電流が流れるのでスイッチングトランジスタ１１の消
費電力が増えるという欠点がある。
このようにダートに流れる順方向電流をなくすためには
ケ９−トのショットキ接合全ＭＩＳ構造すなわち金属−
絶縁□膜−半導体構造にすればよい、第１図でいえばケ
９−ト電極２とｎ型のＧａＡｔＡｓ層３の間に絶縁膜を
介在させればよい。しかしながら、化合物半導体におい
てはこのようなＭＩＳ構造をダートに用いた場合、絶縁
膜の電荷容量が信号周波数によって大きく変化した逆信
号電圧の変化の履歴が残ってしまうので、ＦＥＴとして
十分な性能が得られないことは周知の事実である。
ケ９−トのショットキ接合全ＭＩＳ構造すなわち金属−
絶縁□膜−半導体構造にすればよい、第１図でいえばケ
９−ト電極２とｎ型のＧａＡｔＡｓ層３の間に絶縁膜を
介在させればよい。しかしながら、化合物半導体におい
てはこのようなＭＩＳ構造をダートに用いた場合、絶縁
膜の電荷容量が信号周波数によって大きく変化した逆信
号電圧の変化の履歴が残ってしまうので、ＦＥＴとして
十分な性能が得られないことは周知の事実である。
本発明はこのような欠点を除去するため、ケ９−ト電極
とキャリアとなる電子を発生させるドナーを含む半導体
層の間にバンドギャップの大きいノンドープの半導体層
を介在させたものであシ、以下詳細に説明する。
とキャリアとなる電子を発生させるドナーを含む半導体
層の間にバンドギャップの大きいノンドープの半導体層
を介在させたものであシ、以下詳細に説明する。
第３図は本発明の一実施例を示すものであり、ｒ−）電
極７とｎ型のＧａＡｔＡｓ層３との間にノンドープで比
抵抗の高いＧａＡｔＡｓ層８を介在させたものである。
極７とｎ型のＧａＡｔＡｓ層３との間にノンドープで比
抵抗の高いＧａＡｔＡｓ層８を介在させたものである。
第１図と同じものは同一番号を付している。
第４図は第３図のＡ−Ａ′−Ａ／／の位置におけるＡｔ
Ａｓのモル分率とドナー濃度を示したものであり、Ｇａ
ＡｔＡｓ層８中のＡｔＡｓのモル分率はｎ型のＧａＡｔ
Ａｓ層３中のモル分率からゆりくシと変化させることに
よりＧａＡｔＡｓ層８の結晶性が悪くなるのを防いでい
る。ＧａＡｔＡｓ中の電子移動度はＧａＡｔＡｓ中のＡ
ｔＡｓのモル分率が０．３から０．４に増えると１／１
ｏになる。
Ａｓのモル分率とドナー濃度を示したものであり、Ｇａ
ＡｔＡｓ層８中のＡｔＡｓのモル分率はｎ型のＧａＡｔ
Ａｓ層３中のモル分率からゆりくシと変化させることに
よりＧａＡｔＡｓ層８の結晶性が悪くなるのを防いでい
る。ＧａＡｔＡｓ中の電子移動度はＧａＡｔＡｓ中のＡ
ｔＡｓのモル分率が０．３から０．４に増えると１／１
ｏになる。
従ってＧａＡｔＡｓ層８中のＡｔＡｓ のモル分率を
０．４以上にすることによって、Ａ／＝Ａｓのモル分率
が０．３のｎ型のＧａＡｔＡｓ層３よりも比抵抗を１０
倍以上にすることができる。また第４図に示すようにド
ナー濃度ＮＤとアクセプタ濃度ＮＡの差ＮＤ−ＮＡカ１
×１０／Ｃｒｎ３ノ場合、移動度が７００ ｃｍ２／Ｖ
・Ｓ程度であり Ｇａ４ｔＡｓ層８の比抵抗は１００
０の程度になる。従ってＧａＡｔＡｓ層８の厚さを５０
００ Ｘ、そのソース電極５−ドレイン電極６方向の長
さを１μｍ、ケ９−ト幅を１０μｍとした場合、ケ゛−
ト電極７とｎ型のＧａＡｔＡｓ層３０間に入る抵抗は５
０にΩ程度になる。またケ９−ト電極７とＧａＡｔＡｓ
層８との界面はショットキ接合を形成している。、よっ
て第３図の実施例に示した本発明の構造のＨＥＭＴにお
いてはソース・ドレイン間がオンの時のダート電流を従
来のＨＥＭＴの１／１０００以下にすることができる。
０．４以上にすることによって、Ａ／＝Ａｓのモル分率
が０．３のｎ型のＧａＡｔＡｓ層３よりも比抵抗を１０
倍以上にすることができる。また第４図に示すようにド
ナー濃度ＮＤとアクセプタ濃度ＮＡの差ＮＤ−ＮＡカ１
×１０／Ｃｒｎ３ノ場合、移動度が７００ ｃｍ２／Ｖ
・Ｓ程度であり Ｇａ４ｔＡｓ層８の比抵抗は１００
０の程度になる。従ってＧａＡｔＡｓ層８の厚さを５０
００ Ｘ、そのソース電極５−ドレイン電極６方向の長
さを１μｍ、ケ９−ト幅を１０μｍとした場合、ケ゛−
ト電極７とｎ型のＧａＡｔＡｓ層３０間に入る抵抗は５
０にΩ程度になる。またケ９−ト電極７とＧａＡｔＡｓ
層８との界面はショットキ接合を形成している。、よっ
て第３図の実施例に示した本発明の構造のＨＥＭＴにお
いてはソース・ドレイン間がオンの時のダート電流を従
来のＨＥＭＴの１／１０００以下にすることができる。
このように第３図の実施例に示したＨＥＭＴは、ソース
・ドレイン間の電流がオンの時にダートに流れる電流が
小さく、その時のソース・ケ９−ト間の抵抗は数１ＯＫ
Ω以上であシ、ソース・ドレイン抵抗は５にΩ以下であ
る。従って第２図に示す論理回路にこの本発明のＨＥＭ
Ｔを適用すれば、結合点１５の電圧がピンチオフ電圧よ
シ高くてもスイッチングトランジスタ１１のショットキ
接合に流れる電流を十分小さくできるので消費電力を小
さくできる。さらにソース・ダート間の寄生容量を従来
のＨＥＭＴよシ低減できるので電流の遮断周波数を高く
することができよシ高速の動作が可能となる。
・ドレイン間の電流がオンの時にダートに流れる電流が
小さく、その時のソース・ケ９−ト間の抵抗は数１ＯＫ
Ω以上であシ、ソース・ドレイン抵抗は５にΩ以下であ
る。従って第２図に示す論理回路にこの本発明のＨＥＭ
Ｔを適用すれば、結合点１５の電圧がピンチオフ電圧よ
シ高くてもスイッチングトランジスタ１１のショットキ
接合に流れる電流を十分小さくできるので消費電力を小
さくできる。さらにソース・ダート間の寄生容量を従来
のＨＥＭＴよシ低減できるので電流の遮断周波数を高く
することができよシ高速の動作が可能となる。
本発明は、ダート電極と不純物がドーピングされた（Ｊ
ＡｔＡｓ層との間にＡｔＡｓのモル分率が高くかつ比抵
抗も高いＧａＡＩＡ ８層を介在させているので、ケ゛
−ト電流を低減できかつよシ高速の動作が可能となるの
で、高周波トランジスタや高速で動作する論理回路など
に利用できる。
ＡｔＡｓ層との間にＡｔＡｓのモル分率が高くかつ比抵
抗も高いＧａＡＩＡ ８層を介在させているので、ケ゛
−ト電流を低減できかつよシ高速の動作が可能となるの
で、高周波トランジスタや高速で動作する論理回路など
に利用できる。
第１図は従来の化合物半導体電界効果トランジスタの説
明図、第２図は直接結合型のインバータの２段縦続接続
回路図、第３図は本発明の一実施例の化合物半導体電界
効果トランジスタの説明図、第４図はそのモル分率とド
ナー濃度を示す図である。 ２−・−ＧａＡｓ層、３− ｎ型のＧａＡｌＡｓ層、２
・・・ダート電極、８・・・ＧａＡｔＡｓ層。 特許出願人 沖電気工業株式会社 第１図 第２図 第３図 寒 第４図 ツ 手続補正書輸発） 昭＊ａ ”’！−’Ａ ７ Ｂ特許庁長官 殿 １、事件の表示 昭和５７年 特 許 願第０２８８６２ 号２発明の名
称 化合物半導体電界効果トランジスタ ３ 補正をする者 事件との関係 特 許出 願 人任 所（
〒１０５） 東京都港区虎ノ門１丁目７番１２号名称
（０２９） 沖１１ｆｉ工ｉｉ！株式会社代表者
取締役社長三 宅 正 男４代理人 居 所（〒１０５） 東京都港区虎ノ門１丁目７査１
２号（１）明細書第４頁第１１行に「越えると」とある
のを「越えるとスイッチングトランノスタ１０がオフの
状態でも」と補正する。 （２）回書同頁第１３行に「１ｏ」とあるのを［１１］
と補正する。
明図、第２図は直接結合型のインバータの２段縦続接続
回路図、第３図は本発明の一実施例の化合物半導体電界
効果トランジスタの説明図、第４図はそのモル分率とド
ナー濃度を示す図である。 ２−・−ＧａＡｓ層、３− ｎ型のＧａＡｌＡｓ層、２
・・・ダート電極、８・・・ＧａＡｔＡｓ層。 特許出願人 沖電気工業株式会社 第１図 第２図 第３図 寒 第４図 ツ 手続補正書輸発） 昭＊ａ ”’！−’Ａ ７ Ｂ特許庁長官 殿 １、事件の表示 昭和５７年 特 許 願第０２８８６２ 号２発明の名
称 化合物半導体電界効果トランジスタ ３ 補正をする者 事件との関係 特 許出 願 人任 所（
〒１０５） 東京都港区虎ノ門１丁目７番１２号名称
（０２９） 沖１１ｆｉ工ｉｉ！株式会社代表者
取締役社長三 宅 正 男４代理人 居 所（〒１０５） 東京都港区虎ノ門１丁目７査１
２号（１）明細書第４頁第１１行に「越えると」とある
のを「越えるとスイッチングトランノスタ１０がオフの
状態でも」と補正する。 （２）回書同頁第１３行に「１ｏ」とあるのを［１１］
と補正する。
Claims (1)
- チャネルとなるＧａＡｓ層と、このＧａＡ ｓ層の上に
形成された一導電型の不純物がドーピングされた第１
ＧａＡｔＡｓ層と、この第１ ＧａＡｔＡｓ層の上に形
成されこの第１ ＧａＡｔＡｓ層よｐＡｔＡｓのモル分
率が高くかつ比抵抗も高い第２ ＧａＡｔＡｓ層と、こ
の第２ ＧａＡｔＡｓ層の上に形成されたダート電極と
を有することを特徴とする化合物半導体電界効果トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2886282A JPS58147158A (ja) | 1982-02-26 | 1982-02-26 | 化合物半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2886282A JPS58147158A (ja) | 1982-02-26 | 1982-02-26 | 化合物半導体電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147158A true JPS58147158A (ja) | 1983-09-01 |
| JPS6312392B2 JPS6312392B2 (ja) | 1988-03-18 |
Family
ID=12260182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2886282A Granted JPS58147158A (ja) | 1982-02-26 | 1982-02-26 | 化合物半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147158A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59968A (ja) * | 1982-06-25 | 1984-01-06 | Fujitsu Ltd | 半導体装置 |
| JPS594085A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| JPS59106160A (ja) * | 1982-12-11 | 1984-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JPS59181673A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPS61144881A (ja) * | 1984-12-19 | 1986-07-02 | Nec Corp | 半導体装置 |
| JPS6273674A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | 半導体装置 |
| JPH01161874A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体装置とその製造方法 |
| US4855797A (en) * | 1987-07-06 | 1989-08-08 | Siemens Corporate Research And Support, Inc. | Modulation doped high electron mobility transistor with n-i-p-i structure |
-
1982
- 1982-02-26 JP JP2886282A patent/JPS58147158A/ja active Granted
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59968A (ja) * | 1982-06-25 | 1984-01-06 | Fujitsu Ltd | 半導体装置 |
| JPH0468775B2 (ja) * | 1982-06-25 | 1992-11-04 | Fujitsu Ltd | |
| JPS594085A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置 |
| JPH0371774B2 (ja) * | 1982-06-30 | 1991-11-14 | Fujitsu Ltd | |
| JPS59106160A (ja) * | 1982-12-11 | 1984-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JPS6355873B2 (ja) * | 1982-12-11 | 1988-11-04 | Nippon Telegraph & Telephone | |
| JPS59181673A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| JPH0472383B2 (ja) * | 1983-03-31 | 1992-11-18 | Fujitsu Ltd | |
| JPS61144881A (ja) * | 1984-12-19 | 1986-07-02 | Nec Corp | 半導体装置 |
| JPS6273674A (ja) * | 1985-09-27 | 1987-04-04 | Hitachi Ltd | 半導体装置 |
| US4855797A (en) * | 1987-07-06 | 1989-08-08 | Siemens Corporate Research And Support, Inc. | Modulation doped high electron mobility transistor with n-i-p-i structure |
| JPH01161874A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312392B2 (ja) | 1988-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| JPS58147158A (ja) | 化合物半導体電界効果トランジスタ | |
| US4807001A (en) | Heterojunction field-effect device | |
| US4652896A (en) | Modulation doped GaAs/AlGaAs field effect transistor | |
| Cirillo et al. | Realization of n-channel and p-channel high-mobility (Al, Ga) As/GaAs heterostructure insulating gate FET's on a planar wafer surface | |
| JPH04226076A (ja) | 半導体装置 | |
| US4900953A (en) | Logic circuit employing field effect transistor having junction with rectifying characteristic between gate and source | |
| JPH023540B2 (ja) | ||
| JPH01817A (ja) | 論理回路 | |
| Bagratishvili et al. | Gaas/Ge3N4/Al structures and Mis field-effect transistors based on them | |
| JP3248791B2 (ja) | 半導体装置 | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JPS63144580A (ja) | 電界効果トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JPS6211512B2 (ja) | ||
| JP2792295B2 (ja) | トンネルトランジスタ | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPS62268165A (ja) | 電界効果トランジスタ | |
| JPS6196770A (ja) | 半導体装置 | |
| Soma | Enhancing AlGaN/GaN HEMT Performance through Gate-All-Around AlN Passivation: A Comparative Study with a Planar MIS-HEMT | |
| JPS6159877A (ja) | 半導体集積回路 | |
| JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ |