JP2680821B2 - ヘテロ構造電界効果トランジスタ - Google Patents
ヘテロ構造電界効果トランジスタInfo
- Publication number
- JP2680821B2 JP2680821B2 JP62283427A JP28342787A JP2680821B2 JP 2680821 B2 JP2680821 B2 JP 2680821B2 JP 62283427 A JP62283427 A JP 62283427A JP 28342787 A JP28342787 A JP 28342787A JP 2680821 B2 JP2680821 B2 JP 2680821B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field effect
- effect transistor
- gallium arsenide
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 28
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 47
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 2
- 238000007599 discharging Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲルマニウムを能動層とするヘテロ接合電界
効果トランジスタに関する。 〔従来の技術〕 砒化ガリウムはシリコンに比べ電子移動度が４〜５倍
大きいため、砒化ガリウムを能動層とする種々の電界効
果トランジスタが高速および高周波用トランジスタとし
て使用されている。この中には例えばショットキ・ゲー
ト構造電界効果トランジスタ（MESFET）、選択ドープ構
造電界効果トランジスタ（HEMT）、絶縁ゲート構造電界
効果トランジスタ（SISFET）等があげられる。 このような電界効果トランジスタを用いて大規模集積
回路を実現するには、消費電力、動作余裕度等の観点か
らコンプリメンタリな回路で構成することが最も望まし
い。シリコンを材料とする集積回路では、このような回
路はCMOS回路と呼ばれている。 一方、砒化ガリウムは電子の移動度μｅ（＝8500cm2/
V・sec）は大きいが、正孔の移動度μｈ（＝400cm2/V・
sec）は小さく、コンプリメンタリな回路を実現したと
き、ｐチャンネル電界効果トランジスタのドレイン飽和
電流あるいは相互コンダクタンスgmの値が小さくなる。
このため、ｎチャンネルおよびｐチャンネル電界効果ト
ランジスタからなるコンプリメンタリ回路全体のスイッ
チング時間、あるいは集積度といった特性が、ｐチャン
ネル・トランジスタの特性で制限され、高速化、集積化
といった面で大きな障害となってくる。 これを避けるためには、ｐチャンネル・トランジスタ
のゲート幅を広くして、相互コンダクタンスgmを大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難である。あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・ディー・エム（IEDM）85,ダイジェスト
オブ テクニカル ペーパーズ（Digest of Technical
Papers）317頁記載のデータによると、同一砒化ガリウ
ムウェハー上に実現されたコンプリメンタリ絶縁ゲート
構造電界効果トランジスタ回路において、ｎチャンネル
トランジスタの相互コンダクタンスgmは218mS/mm、ｐチ
ャンネルトランジスタの相互コンダクタンスgmは28mS/m
mの値を持ち、相互コンダクタンスgmの違いは８倍近く
に及ぶことがわかる。 第３図は従来例のｐチャンネル電界効果トランジスタ
の断面図を模式化したものである。半絶縁性の砒化ガリ
ウム基板11の上にｐ型に高濃度ドーピングされた砒化ガ
リウム層（ｐ型GaAs層）16が形成され、この砒化ガリウ
ム層16上にはショットキ接合するゲート電極12が、また
ゲート電極12の左右にはイオン注入法により形成された
ｐ型高濃度層（p+コンタクト層）15が、さらにその上に
はソース電極13、ドレイン電極14が設けられ、砒化ガリ
ウム層16を能動層とするｐチャンネル電界効果トランジ
スタが実現されている。 このようなｐチャンネルトランジスタの特性が回路全
体の特性を制限し、砒化ガリウムにおけるシリコンに対
する電子移動度の優位性は、ほとんど発揮されないこと
になる。 〔発明が解決しようとする問題点〕 以上のように、砒化ガリウムウェハー上に大規模集積
回路を実現するため、コンプリメンタリ電界効果トラン
ジスタ回路を用いると、ｎチャンネルトランジスタもｐ
チャンネルトランジスタも能動層が砒化ガリウムである
ため、砒化ガリウム中の正孔の移動度が小さく、回路全
体の特性がｐチャンネルトランジスタの特性によって制
限され、高速化、高集積化にとり重大な障害となるとい
った欠点があった。 本発明の目的はこれらの従来の砒化ガリウムを基板と
するｐチャンネル電界効果トランジスタの持つ欠点を除
去し、新規なｐチャンネル電界効果トランジスタを提供
することにある。 〔問題点を解決するための手段〕 本発明は半絶縁性砒化ガリウム基板上にｐ型ゲルマニ
ウム層を電流の流れるチャネル層とし、真性又は半絶縁
性砒化ガリウム層を絶縁層とする積層構造を有し、前記
積層構造の垂直方向に電界を印加するゲート電極と、前
記ｐ型ゲルマニウム層の面内方向に正孔を注入、排出す
るソース電極、ドレイン電極を備え、前記ｐ型ゲルマニ
ウム層のソース電極とドレイン電極を結ぶ方向の結晶方
向を〈100〉とすることを特徴とするヘテロ構造電界効
果トランジスタである。 〔作用〕 エー・ジー・ミルネス（A.G.Milnes）とディー・エル
・フォイヒト（D.L.Feucht）の著による文献「ヘテロジ
ャンクションズ・アンド・メタル・セミコンダクタ・ジ
ャンクションズ」（Heterojunctions・and・Metal・Sem
iconductor・junctions）（日本語訳版、酒井、高橋、
森泉 共訳「半導体ヘテロ接合」９頁）に示されている
ように、ゲルマニウム（以下、Geと略記）と砒化ガリウ
ム（以下、GaAs）は、格子定数がほとんど等しく、また
それぞれの熱膨張係数も室温を中心とする広い温度範囲
において極めて近い値を持つ。したがってGeとGaAsとは
両者の結晶性が極めて良い状態でヘテロ接合が形成でき
るが、液相成長などの高温を必要とする形成方法では、
GaAs中のAsがGe中に拡散し、Geがｎ型になる性質があっ
た。しかしながら、ジェー・エム・バリンガル（J.M.Ba
llingall）らにより、文献「ジャーナル・オブ・アプラ
イド・フィジックス（Journal of Applied Physics）」
誌、第52巻６号4098頁からに示されているように、また
同著者により文献「ジャーナル・オブ・バキューム・サ
イエンス・アンド・テクノロジー（Journal of Vacuum
Science and Technology）」誌B1巻３号675頁から示さ
れているように分子線エピタキシャル成長（以下MBE）
法を用いると、GeはGaAs基板上に250℃から300℃という
低温でエピタキシャル成長する。このときGeとGaAsとの
ヘテロ接合界面は極めて急峻な状態で、エピタキシャル
成長できる。このことは前記ジェー・エム・バリンガル
著の２つの文献により、GeからGaAsへの遷移領域は400
℃、１時間の熱履歴を経た後でも10オングストローム程
度と見積られることからも検証できる。また、シー・エ
ー・チャング（C.A.Chang）らにより文献「ジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー（Journal of Vacuum Science and Technology）」誌
19巻３号567頁からに示されている内容によれば、GeとG
aAsとのヘテロ接合界面での相互拡散は400℃、４時間の
熱履歴を経た後でも10オングストローム以下と報告され
ている。したがって、GeとGaAsとのヘテロ接合界面は、
400℃程度の温度履歴があっても、数原子層オーダーで
決めて急峻で、相互拡散することなく、かつまた両者の
格子定数、温度膨張計数が極めて近いこから、欠陥や歪
みが入ることなく、良質な結晶性を保ったまま、理想的
なヘテロ接合ができると考えられる。よってMBE法によ
る低温成長を利用することにより良質のGe層をｐ型にド
ープし、正孔の流れるチャネル層とすることが可能にな
る。また、第２図において、Geの禁制帯幅は0.66eV、Ga
Asの禁制帯幅は1.42eVであるが、ジェー・エム・バリン
ガル著による前記２つの文献によるとGeとGaAsのヘテロ
接合面では、伝導帯側のエネルギー不連続値は80meVと
小さく、２種の半導体の禁制帯幅の不連続はほどんど価
電子帯にあることがわかる。価電子帯のエネルギー不連
続値は、GeとGaAsでは0.7eV程度であり、この値は、典
型的なヘテロ接合をなすGaAsとAl0.3Ga0.7Asの伝導帯不
連続値が、0.1eV程度であるのに比べ格段に大きい。従
ってGe層をｐ型にドープした場合、Ge層中の正孔に対
し、GaAs層は十分な障壁層となりうる。さらにGe中の正
孔の移動度μｈは室温で1900cm2/（Ｖ・sec）と非常に
大きいため、このGe中の正孔を電界効果トランジスタ
（以下FET）の担当として用いた場合に、相互コンダク
タンスgmが従来のGaAsを用いたｐ型FETと比べ、５倍以
上と非常に大きな値を持つ高性能のｐ型FETを作ること
ができる。 〔実施例〕 以下に本発明の実施例を図によって説明する。 第１図は本発明によるヘテロ構造電界効果トランジス
タの断面模式図である。図において、半絶縁性GaAs（1,
0,0）基板１上に、ｐ型のGe層２、続いて真性のGaAs層
３をMBE法により順次成長させた。GaAs層３上のゲート
電極４としてはアルミニウムを用い、セルフアライン法
によりゲート電極４以外の部分のGaAs層３を取り去り、
ソース電極５、ドレイン電極６として、金／インジウム
合金を蒸着し、350℃の低温でインジウムを拡散させる
ことによりp+コンタクト層７を形成し、正孔の流れるチ
ャネル層であるｐ型Ge層２とコンタクトをとった。真性
GaAs層３が良質の結晶性をもってエピタキシャル成長で
き、しかもGaAs層はアルミニウムと障壁高さ0.8eVの良
好なショットキ接合を形成するためゲート電極から漏れ
電流は無視できる小さな値に抑えられた。ここでソー
ス、ドレイン電極を結ぶ方向は基板の＜1,0,0＞方向に
とってある。これは、エル・レジアニ（L.Reggiani）ら
により文献フィジカル・レビュー（Physical Review）
誌B16巻６号2781頁に述べられているように、Ge中の正
孔は＜1,0,0＞方向に対し、移動度が最大となる。した
がって、ソースがドレイン電極へ向かう方向を＜1,0,0
＞方向にすることによりもっともgmの大きい電界効果ト
ランジスタが実現できるからである。なお、上述のゲー
ト電極は他の金属を用いても良い。 本実施例のｐチャンネル電界効果トランジスタは、正
孔移動度の大きなゲルマニウムを能動層とし、さらに価
電子帯不連続の大きなGe/GaAsヘテロ接合を用いること
により、砒化ガリウムを能動層とするｐチャンネル電界
効果トランジスタに比べ、gmが約５倍近く増大する。こ
の結果砒化ガリウム基板上に形成されるｐチャンネル電
界効果トランジスタのgmがおよそ140mS/mm程度に増大す
ることが予想され、同じく砒化ガリウム基板上に形成さ
れるｎチャンネル電界効果トランジスタのgm＝218mS/mm
に迫る値となり、高速、高集積化が可能なコンプリメン
タリ電界効果トランジスタ回路が実現できる。 〔発明の効果〕 本発明によれば、回路全体の特性がｐチャンネルトラ
ンジスタの特性によって制限されることなく、しかも砒
化ガリウム基板上で正孔の移動度を大きくすることがで
きるので、高速化、高集積化が可能なヘテロ接合電界効
果トランジスタを実現することができる。
効果トランジスタに関する。 〔従来の技術〕 砒化ガリウムはシリコンに比べ電子移動度が４〜５倍
大きいため、砒化ガリウムを能動層とする種々の電界効
果トランジスタが高速および高周波用トランジスタとし
て使用されている。この中には例えばショットキ・ゲー
ト構造電界効果トランジスタ（MESFET）、選択ドープ構
造電界効果トランジスタ（HEMT）、絶縁ゲート構造電界
効果トランジスタ（SISFET）等があげられる。 このような電界効果トランジスタを用いて大規模集積
回路を実現するには、消費電力、動作余裕度等の観点か
らコンプリメンタリな回路で構成することが最も望まし
い。シリコンを材料とする集積回路では、このような回
路はCMOS回路と呼ばれている。 一方、砒化ガリウムは電子の移動度μｅ（＝8500cm2/
V・sec）は大きいが、正孔の移動度μｈ（＝400cm2/V・
sec）は小さく、コンプリメンタリな回路を実現したと
き、ｐチャンネル電界効果トランジスタのドレイン飽和
電流あるいは相互コンダクタンスgmの値が小さくなる。
このため、ｎチャンネルおよびｐチャンネル電界効果ト
ランジスタからなるコンプリメンタリ回路全体のスイッ
チング時間、あるいは集積度といった特性が、ｐチャン
ネル・トランジスタの特性で制限され、高速化、集積化
といった面で大きな障害となってくる。 これを避けるためには、ｐチャンネル・トランジスタ
のゲート幅を広くして、相互コンダクタンスgmを大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難である。あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・ディー・エム（IEDM）85,ダイジェスト
オブ テクニカル ペーパーズ（Digest of Technical
Papers）317頁記載のデータによると、同一砒化ガリウ
ムウェハー上に実現されたコンプリメンタリ絶縁ゲート
構造電界効果トランジスタ回路において、ｎチャンネル
トランジスタの相互コンダクタンスgmは218mS/mm、ｐチ
ャンネルトランジスタの相互コンダクタンスgmは28mS/m
mの値を持ち、相互コンダクタンスgmの違いは８倍近く
に及ぶことがわかる。 第３図は従来例のｐチャンネル電界効果トランジスタ
の断面図を模式化したものである。半絶縁性の砒化ガリ
ウム基板11の上にｐ型に高濃度ドーピングされた砒化ガ
リウム層（ｐ型GaAs層）16が形成され、この砒化ガリウ
ム層16上にはショットキ接合するゲート電極12が、また
ゲート電極12の左右にはイオン注入法により形成された
ｐ型高濃度層（p+コンタクト層）15が、さらにその上に
はソース電極13、ドレイン電極14が設けられ、砒化ガリ
ウム層16を能動層とするｐチャンネル電界効果トランジ
スタが実現されている。 このようなｐチャンネルトランジスタの特性が回路全
体の特性を制限し、砒化ガリウムにおけるシリコンに対
する電子移動度の優位性は、ほとんど発揮されないこと
になる。 〔発明が解決しようとする問題点〕 以上のように、砒化ガリウムウェハー上に大規模集積
回路を実現するため、コンプリメンタリ電界効果トラン
ジスタ回路を用いると、ｎチャンネルトランジスタもｐ
チャンネルトランジスタも能動層が砒化ガリウムである
ため、砒化ガリウム中の正孔の移動度が小さく、回路全
体の特性がｐチャンネルトランジスタの特性によって制
限され、高速化、高集積化にとり重大な障害となるとい
った欠点があった。 本発明の目的はこれらの従来の砒化ガリウムを基板と
するｐチャンネル電界効果トランジスタの持つ欠点を除
去し、新規なｐチャンネル電界効果トランジスタを提供
することにある。 〔問題点を解決するための手段〕 本発明は半絶縁性砒化ガリウム基板上にｐ型ゲルマニ
ウム層を電流の流れるチャネル層とし、真性又は半絶縁
性砒化ガリウム層を絶縁層とする積層構造を有し、前記
積層構造の垂直方向に電界を印加するゲート電極と、前
記ｐ型ゲルマニウム層の面内方向に正孔を注入、排出す
るソース電極、ドレイン電極を備え、前記ｐ型ゲルマニ
ウム層のソース電極とドレイン電極を結ぶ方向の結晶方
向を〈100〉とすることを特徴とするヘテロ構造電界効
果トランジスタである。 〔作用〕 エー・ジー・ミルネス（A.G.Milnes）とディー・エル
・フォイヒト（D.L.Feucht）の著による文献「ヘテロジ
ャンクションズ・アンド・メタル・セミコンダクタ・ジ
ャンクションズ」（Heterojunctions・and・Metal・Sem
iconductor・junctions）（日本語訳版、酒井、高橋、
森泉 共訳「半導体ヘテロ接合」９頁）に示されている
ように、ゲルマニウム（以下、Geと略記）と砒化ガリウ
ム（以下、GaAs）は、格子定数がほとんど等しく、また
それぞれの熱膨張係数も室温を中心とする広い温度範囲
において極めて近い値を持つ。したがってGeとGaAsとは
両者の結晶性が極めて良い状態でヘテロ接合が形成でき
るが、液相成長などの高温を必要とする形成方法では、
GaAs中のAsがGe中に拡散し、Geがｎ型になる性質があっ
た。しかしながら、ジェー・エム・バリンガル（J.M.Ba
llingall）らにより、文献「ジャーナル・オブ・アプラ
イド・フィジックス（Journal of Applied Physics）」
誌、第52巻６号4098頁からに示されているように、また
同著者により文献「ジャーナル・オブ・バキューム・サ
イエンス・アンド・テクノロジー（Journal of Vacuum
Science and Technology）」誌B1巻３号675頁から示さ
れているように分子線エピタキシャル成長（以下MBE）
法を用いると、GeはGaAs基板上に250℃から300℃という
低温でエピタキシャル成長する。このときGeとGaAsとの
ヘテロ接合界面は極めて急峻な状態で、エピタキシャル
成長できる。このことは前記ジェー・エム・バリンガル
著の２つの文献により、GeからGaAsへの遷移領域は400
℃、１時間の熱履歴を経た後でも10オングストローム程
度と見積られることからも検証できる。また、シー・エ
ー・チャング（C.A.Chang）らにより文献「ジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー（Journal of Vacuum Science and Technology）」誌
19巻３号567頁からに示されている内容によれば、GeとG
aAsとのヘテロ接合界面での相互拡散は400℃、４時間の
熱履歴を経た後でも10オングストローム以下と報告され
ている。したがって、GeとGaAsとのヘテロ接合界面は、
400℃程度の温度履歴があっても、数原子層オーダーで
決めて急峻で、相互拡散することなく、かつまた両者の
格子定数、温度膨張計数が極めて近いこから、欠陥や歪
みが入ることなく、良質な結晶性を保ったまま、理想的
なヘテロ接合ができると考えられる。よってMBE法によ
る低温成長を利用することにより良質のGe層をｐ型にド
ープし、正孔の流れるチャネル層とすることが可能にな
る。また、第２図において、Geの禁制帯幅は0.66eV、Ga
Asの禁制帯幅は1.42eVであるが、ジェー・エム・バリン
ガル著による前記２つの文献によるとGeとGaAsのヘテロ
接合面では、伝導帯側のエネルギー不連続値は80meVと
小さく、２種の半導体の禁制帯幅の不連続はほどんど価
電子帯にあることがわかる。価電子帯のエネルギー不連
続値は、GeとGaAsでは0.7eV程度であり、この値は、典
型的なヘテロ接合をなすGaAsとAl0.3Ga0.7Asの伝導帯不
連続値が、0.1eV程度であるのに比べ格段に大きい。従
ってGe層をｐ型にドープした場合、Ge層中の正孔に対
し、GaAs層は十分な障壁層となりうる。さらにGe中の正
孔の移動度μｈは室温で1900cm2/（Ｖ・sec）と非常に
大きいため、このGe中の正孔を電界効果トランジスタ
（以下FET）の担当として用いた場合に、相互コンダク
タンスgmが従来のGaAsを用いたｐ型FETと比べ、５倍以
上と非常に大きな値を持つ高性能のｐ型FETを作ること
ができる。 〔実施例〕 以下に本発明の実施例を図によって説明する。 第１図は本発明によるヘテロ構造電界効果トランジス
タの断面模式図である。図において、半絶縁性GaAs（1,
0,0）基板１上に、ｐ型のGe層２、続いて真性のGaAs層
３をMBE法により順次成長させた。GaAs層３上のゲート
電極４としてはアルミニウムを用い、セルフアライン法
によりゲート電極４以外の部分のGaAs層３を取り去り、
ソース電極５、ドレイン電極６として、金／インジウム
合金を蒸着し、350℃の低温でインジウムを拡散させる
ことによりp+コンタクト層７を形成し、正孔の流れるチ
ャネル層であるｐ型Ge層２とコンタクトをとった。真性
GaAs層３が良質の結晶性をもってエピタキシャル成長で
き、しかもGaAs層はアルミニウムと障壁高さ0.8eVの良
好なショットキ接合を形成するためゲート電極から漏れ
電流は無視できる小さな値に抑えられた。ここでソー
ス、ドレイン電極を結ぶ方向は基板の＜1,0,0＞方向に
とってある。これは、エル・レジアニ（L.Reggiani）ら
により文献フィジカル・レビュー（Physical Review）
誌B16巻６号2781頁に述べられているように、Ge中の正
孔は＜1,0,0＞方向に対し、移動度が最大となる。した
がって、ソースがドレイン電極へ向かう方向を＜1,0,0
＞方向にすることによりもっともgmの大きい電界効果ト
ランジスタが実現できるからである。なお、上述のゲー
ト電極は他の金属を用いても良い。 本実施例のｐチャンネル電界効果トランジスタは、正
孔移動度の大きなゲルマニウムを能動層とし、さらに価
電子帯不連続の大きなGe/GaAsヘテロ接合を用いること
により、砒化ガリウムを能動層とするｐチャンネル電界
効果トランジスタに比べ、gmが約５倍近く増大する。こ
の結果砒化ガリウム基板上に形成されるｐチャンネル電
界効果トランジスタのgmがおよそ140mS/mm程度に増大す
ることが予想され、同じく砒化ガリウム基板上に形成さ
れるｎチャンネル電界効果トランジスタのgm＝218mS/mm
に迫る値となり、高速、高集積化が可能なコンプリメン
タリ電界効果トランジスタ回路が実現できる。 〔発明の効果〕 本発明によれば、回路全体の特性がｐチャンネルトラ
ンジスタの特性によって制限されることなく、しかも砒
化ガリウム基板上で正孔の移動度を大きくすることがで
きるので、高速化、高集積化が可能なヘテロ接合電界効
果トランジスタを実現することができる。
【図面の簡単な説明】
第１図は本発明による電界効果トランジスタの断面構成
図、第２図は本発明の作用を説明するためのエネルギー
バンド図。Ge,GaAsとも真性の場合を示す図、第３図は
従来のGaAsを用いた正孔チャンネルFETの断面図であ
る。 1,11……半絶縁性GaAs基板、２……ｐ型Ge層 ３……真性GaAs層、4,12……ゲート電極 5,13……ソース電極、6,14……ドレイン電極 7,15……p+コンタクト層、16……ｐ型GaAs層
図、第２図は本発明の作用を説明するためのエネルギー
バンド図。Ge,GaAsとも真性の場合を示す図、第３図は
従来のGaAsを用いた正孔チャンネルFETの断面図であ
る。 1,11……半絶縁性GaAs基板、２……ｐ型Ge層 ３……真性GaAs層、4,12……ゲート電極 5,13……ソース電極、6,14……ドレイン電極 7,15……p+コンタクト層、16……ｐ型GaAs層
Claims (1)
- (57)【特許請求の範囲】 １．半絶縁性砒化ガリウム基板上にｐ型ゲルマニウム層
を電流の流れるチャネル層とし、真性又は半絶縁性砒化
ガリウム層を絶縁層とする積層構造を有し、前記積層構
造の垂直方向に電界を印加するゲート電極と、前記ｐ型
ゲルマニウム層の面内方向に正孔を注入、排出するソー
ス電極、ドレイン電極を備え、前記ｐ型ゲルマニウム層
のソース電極とドレイン電極を結ぶ方向の結晶方向を
〈100〉とすることを特徴とするヘテロ構造電界効果ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283427A JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283427A JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124267A JPH01124267A (ja) | 1989-05-17 |
| JP2680821B2 true JP2680821B2 (ja) | 1997-11-19 |
Family
ID=17665391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283427A Expired - Lifetime JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680821B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821829B1 (en) * | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861675A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置 |
| JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
| JPS63311768A (ja) * | 1987-06-13 | 1988-12-20 | Fujitsu Ltd | 相補型半導体装置の製造方法 |
-
1987
- 1987-11-09 JP JP62283427A patent/JP2680821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124267A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| US5155571A (en) | Complementary field effect transistors having strained superlattice structure | |
| JPS63252478A (ja) | 絶縁ゲ−ト型半導体装置 | |
| JPH0371776B2 (ja) | ||
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| JPH0511657B2 (ja) | ||
| JPH03775B2 (ja) | ||
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| US4807001A (en) | Heterojunction field-effect device | |
| Cirillo et al. | Realization of n-channel and p-channel high-mobility (Al, Ga) As/GaAs heterostructure insulating gate FET's on a planar wafer surface | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH023540B2 (ja) | ||
| JP3351691B2 (ja) | 半導体装置 | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH047096B2 (ja) | ||
| EP0283878A1 (en) | Field effect transistor | |
| JPH0797637B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPS633467A (ja) | 半導体装置 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPH0261149B2 (ja) | ||
| JPS6228586B2 (ja) | ||
| JPS6238864B2 (ja) |