JPH01124267A - ヘテロ構造電界効果トランジスタ - Google Patents
ヘテロ構造電界効果トランジスタInfo
- Publication number
- JPH01124267A JPH01124267A JP28342787A JP28342787A JPH01124267A JP H01124267 A JPH01124267 A JP H01124267A JP 28342787 A JP28342787 A JP 28342787A JP 28342787 A JP28342787 A JP 28342787A JP H01124267 A JPH01124267 A JP H01124267A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- effect transistor
- gallium arsenide
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000005684 electric field Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 2
- 229910000846 In alloy Inorganic materials 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000295 complement effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000960224 Clarkia breweri (Iso)eugenol O-methyltransferase Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲルマニウムを能動層とするヘテロ接合電界効
果トランジスタに関する。
果トランジスタに関する。
砒化ガリウムはシリコンに比べ電子移動度が4〜5倍大
きいため、砒化ガリウムを能動層とする種々の電界効果
トランジスタが高速および高周波用トランジスタとして
使用されている。この中には例えばショットキ・ゲート
構造電界効果トランジスタ(MESFET)、選択ドー
プ構造電界効果トランジスタ()IEMT)、絶縁ゲー
ト構造電界効果トランジスタ(SISF[ET)等があ
げられる。
きいため、砒化ガリウムを能動層とする種々の電界効果
トランジスタが高速および高周波用トランジスタとして
使用されている。この中には例えばショットキ・ゲート
構造電界効果トランジスタ(MESFET)、選択ドー
プ構造電界効果トランジスタ()IEMT)、絶縁ゲー
ト構造電界効果トランジスタ(SISF[ET)等があ
げられる。
°このような電界効果トランジスタを用いて大規模集積
回路を実現するには、消費電力、動作余裕度等の観点か
らコンプリメンタリな回路で構成することが最も望まし
い。シリコンを材料とする集積回路では、このような回
路はCMO3回路と呼ばれている。
回路を実現するには、消費電力、動作余裕度等の観点か
らコンプリメンタリな回路で構成することが最も望まし
い。シリコンを材料とする集積回路では、このような回
路はCMO3回路と呼ばれている。
一方、砒化ガリウムは電子の移動度μe(=8500d
lv−5ec)は大きいが、正孔の移動度μh(=40
0cn?/V−see)は小さく、コンプリメンタリな
回路を実現したとき、pチャンネル電界効果トランジス
タのドレイン飽和電流あるいは相互コンダクタンスgm
の値が小さくなる。このため、nチャンネルおよびPチ
ャンネル電界効果トランジスタからなるコンプリメンタ
リ回路全体のスイッチング時間、あるいは集積度といっ
た特性が、pチャンネル・トランジスタの特性で制限さ
れ、高速化、集積化といった面で大きな障害となってく
る。
lv−5ec)は大きいが、正孔の移動度μh(=40
0cn?/V−see)は小さく、コンプリメンタリな
回路を実現したとき、pチャンネル電界効果トランジス
タのドレイン飽和電流あるいは相互コンダクタンスgm
の値が小さくなる。このため、nチャンネルおよびPチ
ャンネル電界効果トランジスタからなるコンプリメンタ
リ回路全体のスイッチング時間、あるいは集積度といっ
た特性が、pチャンネル・トランジスタの特性で制限さ
れ、高速化、集積化といった面で大きな障害となってく
る。
これを避けるためには、pチャンネル・トランジスタの
ゲート幅を広くして、相互コンダクタンスgmを大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難である。あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・デイ−・エム(IEDM)85.ダイジェ
ストオフ テクニカル ペーパーズ(Digest o
f Tech−nical Papers)317頁記
載のデータによると、同一砒化ガリウムウェハー上に実
現されたコンプリメンタリ絶縁ゲート構造電界効果トラ
ンジスタ回路において、nチャンネルトランジスタの相
互コンダクタンスgmは218m5/am、 Pチャン
ネルトランジスタの相互コンダクタンスg11は28m
5/wの値を持ち、相互コンダクタンスgmの違いは8
倍近くに及ぶことがわかる。
ゲート幅を広くして、相互コンダクタンスgmを大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難である。あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・デイ−・エム(IEDM)85.ダイジェ
ストオフ テクニカル ペーパーズ(Digest o
f Tech−nical Papers)317頁記
載のデータによると、同一砒化ガリウムウェハー上に実
現されたコンプリメンタリ絶縁ゲート構造電界効果トラ
ンジスタ回路において、nチャンネルトランジスタの相
互コンダクタンスgmは218m5/am、 Pチャン
ネルトランジスタの相互コンダクタンスg11は28m
5/wの値を持ち、相互コンダクタンスgmの違いは8
倍近くに及ぶことがわかる。
第3図は従来例のpチャンネル電界効果トランジスタの
断面図を模式化したものである。半絶縁性の砒化ガリウ
ム基板11の上にp型に高濃度ドーピングされた砒化ガ
リウム層(p型GaAs層)16が形成され、この砒化
ガリウム層16上にはショットキ接合するゲート電極1
2が、またゲート電極12の左右にはイオン注入法によ
り形成されたp壁高濃度1m (p”コンタクト層)1
5が、さらにその上にはソース電極13、ドレイン電極
14が設けられ、砒化ガリウム層16を能動層とするp
チャンネル電界効果トランジスタが実現されている。
断面図を模式化したものである。半絶縁性の砒化ガリウ
ム基板11の上にp型に高濃度ドーピングされた砒化ガ
リウム層(p型GaAs層)16が形成され、この砒化
ガリウム層16上にはショットキ接合するゲート電極1
2が、またゲート電極12の左右にはイオン注入法によ
り形成されたp壁高濃度1m (p”コンタクト層)1
5が、さらにその上にはソース電極13、ドレイン電極
14が設けられ、砒化ガリウム層16を能動層とするp
チャンネル電界効果トランジスタが実現されている。
このようなPチャンネルトランジスタの特性が回路全体
の特性を制限し、砒化ガリウムにおけるシリコンに対す
る電子移動度の優位性は、はとんど発揮されないことに
なる。
の特性を制限し、砒化ガリウムにおけるシリコンに対す
る電子移動度の優位性は、はとんど発揮されないことに
なる。
〔発明が解決しようとする問題点3
以上のように、砒化ガリウムウェハー上に大規模集積回
路を実現するため、コンプリメンタリ電界効果トランジ
スタ回路を用いると、nチャンネルトランジスタもnチ
ャンネルトランジスタも能動層が砒化ガリウムであるた
め、砒化ガリウム中の正孔の移動度が小さく、回路全体
の特性がnチャンネルトランジスタの特性によって制限
され、高速化、高集積化にとり重大な障害となるといっ
た欠点があった。
路を実現するため、コンプリメンタリ電界効果トランジ
スタ回路を用いると、nチャンネルトランジスタもnチ
ャンネルトランジスタも能動層が砒化ガリウムであるた
め、砒化ガリウム中の正孔の移動度が小さく、回路全体
の特性がnチャンネルトランジスタの特性によって制限
され、高速化、高集積化にとり重大な障害となるといっ
た欠点があった。
本発明の目的はこれら従来の砒化ガリウムを基板とする
pチャンネル電界効果トランジスタの持つ欠点を除去し
、新規なpチャンネル電界効果トランジスタを提供する
ことにある。
pチャンネル電界効果トランジスタの持つ欠点を除去し
、新規なpチャンネル電界効果トランジスタを提供する
ことにある。
本発明は砒化ガリウム基板上にp型ゲルマニウム層を電
流の流れるチャネル層とし、真性又は半絶縁性砒化ガリ
ウム層を絶縁層とする積層構造を有し、前記積層構造の
垂直方向に電界を印加するゲート電極と、前記p型ゲル
マニウム層の面内方向に正孔を注入、排出するソース電
極、ドレイン電極を備えたことを特徴とするヘテロ構造
電界効果トランジスタである。
流の流れるチャネル層とし、真性又は半絶縁性砒化ガリ
ウム層を絶縁層とする積層構造を有し、前記積層構造の
垂直方向に電界を印加するゲート電極と、前記p型ゲル
マニウム層の面内方向に正孔を注入、排出するソース電
極、ドレイン電極を備えたことを特徴とするヘテロ構造
電界効果トランジスタである。
ニー・ジー・ミルネス(A、G、Milnes)とデイ
−・エル・フォイヒト(D、L、Feucht)の著に
よる文献「ヘテロジャンクションズ・アンド・メタル・
セミコンダクタ・ジャンクションズJ (Hetero
junctio−ns +and lIMetal l
5an+1conductor 0junctions
) (日本語訳版、酒井、高橋、森泉共訳「半導体へテ
ロ接合」9頁)に示されているように、ゲルマニウム(
以下、Geと略記)と砒化ガリウム(以下、 GaAs
)は、格子定数がほとんど等しく、またそれぞれの熱膨
張係数も室温を中心とする広い温度範囲において極めて
近い値を持つ。したがってGeとGaAsとは両者の結
晶性が極めて良い状態でヘテロ接合が形成できるが、液
相成長などの高温を必要とする形成方法では、GaAs
中のAsがGe中に拡散し、Geがn型になる性質があ
った。しかしながら、ジェー・エム・バリンガル(J、
M、Ballingall)らにより、文献「ジャーナ
ル・オフ・アプライド・フィジックス(Journal
of Applied Physics)4誌、第5
2巻6号4098頁からに示されているように、また同
著者により文献「ジャーナル・オフ・バキューム・サイ
uum 5cience and Technolog
y)J誌81巻3号675頁から示されているように分
子線エピタキシャル成長(以下MBE)法を用いると、
GeはGaAs基板上に250℃から300℃という
低温でエピタキシャル成長する。このときGeとGaA
sとのへテロ接合界面は極めて急峻な状態で、エピタキ
シャル成長できる。このことは前記ジェー・エム・バリ
ンガル著の2つの文献により、GeからGaAsへの遷
移領域は400℃、1時間の熱履歴を経た後でも10オ
ングストロ一ム程度と見積られることからも検証できる
。また。
−・エル・フォイヒト(D、L、Feucht)の著に
よる文献「ヘテロジャンクションズ・アンド・メタル・
セミコンダクタ・ジャンクションズJ (Hetero
junctio−ns +and lIMetal l
5an+1conductor 0junctions
) (日本語訳版、酒井、高橋、森泉共訳「半導体へテ
ロ接合」9頁)に示されているように、ゲルマニウム(
以下、Geと略記)と砒化ガリウム(以下、 GaAs
)は、格子定数がほとんど等しく、またそれぞれの熱膨
張係数も室温を中心とする広い温度範囲において極めて
近い値を持つ。したがってGeとGaAsとは両者の結
晶性が極めて良い状態でヘテロ接合が形成できるが、液
相成長などの高温を必要とする形成方法では、GaAs
中のAsがGe中に拡散し、Geがn型になる性質があ
った。しかしながら、ジェー・エム・バリンガル(J、
M、Ballingall)らにより、文献「ジャーナ
ル・オフ・アプライド・フィジックス(Journal
of Applied Physics)4誌、第5
2巻6号4098頁からに示されているように、また同
著者により文献「ジャーナル・オフ・バキューム・サイ
uum 5cience and Technolog
y)J誌81巻3号675頁から示されているように分
子線エピタキシャル成長(以下MBE)法を用いると、
GeはGaAs基板上に250℃から300℃という
低温でエピタキシャル成長する。このときGeとGaA
sとのへテロ接合界面は極めて急峻な状態で、エピタキ
シャル成長できる。このことは前記ジェー・エム・バリ
ンガル著の2つの文献により、GeからGaAsへの遷
移領域は400℃、1時間の熱履歴を経た後でも10オ
ングストロ一ム程度と見積られることからも検証できる
。また。
シー・ニー・チャング(C,A、Chang)らにより
文献「ジャーナル・オフ・バキューム・サイエンス・ア
ンドやテクノロジー(Journal of Vacu
um 5cie−nce and Technolog
y)J誌19巻3号567頁からに示されている内容に
よれば、GeとGaAsとのへテロ接合界面での相互拡
散は400℃、4時間の熱履歴を経た後でも10オング
ストローム以下と報告されている。したがって、Geと
GaAsとのへテロ接合界面は、400℃程度の温度履
歴があっても、数原子層オーダーで極めて急峻で、相互
拡散することなく、かつまた両者の格子定数、温度膨張
係数が極めて近いことから、欠陥や歪みが入ることなく
、良質な結晶性を保ったまま、理想的なヘテロ接合がで
きると考えられる。よってMBE法による低温成長を利
用することにより良質のGe層をp型にドープし、正孔
の流れるチャネル層とすることが可能になる。また、第
2図において、Geの禁制帯幅は0゜66eV、GaA
sの禁制帯幅は1.42eVであるが、ジェー・エム・
バリンガル著による前記2つの文献によるとGeとGa
Asのへテロ接合面では、伝導帯側のエネルギー不連続
値は80meVと小さく、2種の半溝体の禁制帯幅の不
連続はほとんど価電子帯にあることがわかる。価電子帯
のエネルギー不連続値は、GeとGaAsでは0.7
e V程度であり、この値は、典型的なヘテロ接合をな
すGaAsとAQ、 、、Ga、 、、Asの伝導帯不
連続値が、0.1eV程度であるのに比べ格段に大きい
。従ってGe層をp型にドープした場合、Ge層中の正
孔に対し、GaAs層は十分な障壁層となりうる。さら
にGe中の正孔の移動度μhは室温で1900a#/(
V−see)と非常に大きいため、このGe中の正孔を
電界効果トランジスタ(以下FET)の担体として用い
た場合に、相互コンダクタンスgmが従来のGaAsを
用いたp型FETと比べ、5倍以上と非常に大きな値を
持つ高性能のP型FETを作ることができる。
文献「ジャーナル・オフ・バキューム・サイエンス・ア
ンドやテクノロジー(Journal of Vacu
um 5cie−nce and Technolog
y)J誌19巻3号567頁からに示されている内容に
よれば、GeとGaAsとのへテロ接合界面での相互拡
散は400℃、4時間の熱履歴を経た後でも10オング
ストローム以下と報告されている。したがって、Geと
GaAsとのへテロ接合界面は、400℃程度の温度履
歴があっても、数原子層オーダーで極めて急峻で、相互
拡散することなく、かつまた両者の格子定数、温度膨張
係数が極めて近いことから、欠陥や歪みが入ることなく
、良質な結晶性を保ったまま、理想的なヘテロ接合がで
きると考えられる。よってMBE法による低温成長を利
用することにより良質のGe層をp型にドープし、正孔
の流れるチャネル層とすることが可能になる。また、第
2図において、Geの禁制帯幅は0゜66eV、GaA
sの禁制帯幅は1.42eVであるが、ジェー・エム・
バリンガル著による前記2つの文献によるとGeとGa
Asのへテロ接合面では、伝導帯側のエネルギー不連続
値は80meVと小さく、2種の半溝体の禁制帯幅の不
連続はほとんど価電子帯にあることがわかる。価電子帯
のエネルギー不連続値は、GeとGaAsでは0.7
e V程度であり、この値は、典型的なヘテロ接合をな
すGaAsとAQ、 、、Ga、 、、Asの伝導帯不
連続値が、0.1eV程度であるのに比べ格段に大きい
。従ってGe層をp型にドープした場合、Ge層中の正
孔に対し、GaAs層は十分な障壁層となりうる。さら
にGe中の正孔の移動度μhは室温で1900a#/(
V−see)と非常に大きいため、このGe中の正孔を
電界効果トランジスタ(以下FET)の担体として用い
た場合に、相互コンダクタンスgmが従来のGaAsを
用いたp型FETと比べ、5倍以上と非常に大きな値を
持つ高性能のP型FETを作ることができる。
以下に本発明の実施例を図によって説明する。
第1図は本発明によるヘテロ構造電界効果トランジスタ
の断面模式図である0図において、半絶縁性GaAs(
1,0,0)基板1上に、p型のGe層2.続いて真性
のGaAs層3をMBE法により順次成長させた。Ga
As層3上のゲート電極4としてはアルミニウムを用い
、セルファライン法によりゲート電極4以外の部分のG
aAs層3を取り去り、ソース電極5、ドレイン電極6
として、金/インジウム合金を蒸着し、350℃の低温
でインジウムを拡散させることによりpゝコンタクト層
7を形成し、正孔の流れるチャネル層であるp型Ga層
2とコンタクトをとった。真性GaAs層3が良質の結
晶性をもってエピタキシャル成長で亀、しかもGaAs
層はアルミニウムと障壁高さ0.8 e Vの良好なシ
目ットキ接合を形成するためゲート電極からの漏れ電流
は無視できる小さな値に抑えられた。ここでソース、ド
レイン電極の方向は基板の<1.0,0.>方向にとっ
である。これは、エル・レジアニ(L 、 Reggi
ani)らにより文献フィジカル・レビュー(Phys
ical Rsv−iew)誌B16巻6号2781頁
に述べられているように、Ge中の正孔は<1.0.0
>方向に対し、移動度が最大となる。したがって、ソー
スからドレイン電極へ向かう方向を<1.0.0>方向
にすることによりもっともgmの大きい電界効果トラン
ジスタが実現できるからである。なお、上述のゲート電
極は他の金属を用いても良い。
の断面模式図である0図において、半絶縁性GaAs(
1,0,0)基板1上に、p型のGe層2.続いて真性
のGaAs層3をMBE法により順次成長させた。Ga
As層3上のゲート電極4としてはアルミニウムを用い
、セルファライン法によりゲート電極4以外の部分のG
aAs層3を取り去り、ソース電極5、ドレイン電極6
として、金/インジウム合金を蒸着し、350℃の低温
でインジウムを拡散させることによりpゝコンタクト層
7を形成し、正孔の流れるチャネル層であるp型Ga層
2とコンタクトをとった。真性GaAs層3が良質の結
晶性をもってエピタキシャル成長で亀、しかもGaAs
層はアルミニウムと障壁高さ0.8 e Vの良好なシ
目ットキ接合を形成するためゲート電極からの漏れ電流
は無視できる小さな値に抑えられた。ここでソース、ド
レイン電極の方向は基板の<1.0,0.>方向にとっ
である。これは、エル・レジアニ(L 、 Reggi
ani)らにより文献フィジカル・レビュー(Phys
ical Rsv−iew)誌B16巻6号2781頁
に述べられているように、Ge中の正孔は<1.0.0
>方向に対し、移動度が最大となる。したがって、ソー
スからドレイン電極へ向かう方向を<1.0.0>方向
にすることによりもっともgmの大きい電界効果トラン
ジスタが実現できるからである。なお、上述のゲート電
極は他の金属を用いても良い。
本実施例のpチャンネル電界効果トランジスタは、正孔
移動度の大きなゲルマニウムを能動層とし、さらに価電
子帯不連続の大きなGe/GaAsヘテロ接合を用いる
ことにより、砒化ガリウムを能動層とするpチャンネル
電界効果トランジスタに比べ、 gmが約5倍近く増大
する。この結果砒化ガリウム基板上に形成されるpチャ
ンネル電界効果トランジスタのgmがおよそ140m5
/ mm程度に増大することが予想され、同じく砒化ガ
リウム基板上に形成されるnチャンネル電界効果トラン
ジスタのgm=218mS/+mに迫る値となり、高速
、高集積化が可能なコンプリメンタリ電界効果トランジ
スタ回路が実現できる。
移動度の大きなゲルマニウムを能動層とし、さらに価電
子帯不連続の大きなGe/GaAsヘテロ接合を用いる
ことにより、砒化ガリウムを能動層とするpチャンネル
電界効果トランジスタに比べ、 gmが約5倍近く増大
する。この結果砒化ガリウム基板上に形成されるpチャ
ンネル電界効果トランジスタのgmがおよそ140m5
/ mm程度に増大することが予想され、同じく砒化ガ
リウム基板上に形成されるnチャンネル電界効果トラン
ジスタのgm=218mS/+mに迫る値となり、高速
、高集積化が可能なコンプリメンタリ電界効果トランジ
スタ回路が実現できる。
本発明によれば、回路全体の特性がpチャンネルトラン
ジスタの特性によって制限されることなく、しかも砒化
ガリウム中の正孔の移動度を大きくすることができるの
で、高速化、高集積化が可能なヘテロ接合電界効果トラ
ンジスタを実現することができる。
ジスタの特性によって制限されることなく、しかも砒化
ガリウム中の正孔の移動度を大きくすることができるの
で、高速化、高集積化が可能なヘテロ接合電界効果トラ
ンジスタを実現することができる。
第1図は本発明による電界効果トランジスタの断面構成
図、第2図は本発明の詳細な説明するためのエネルギー
バンド図、 Ge、 GaAsとも真性の場合を示す図
、第3図は従来のGaAsを用いた正孔チャンネルFE
Tの断面図である。 1・・・半絶縁性GaAs基板 2・・・p型Go層
3・・・真性GaAs層 4・・・ゲート電極5
・・・ソース電極 6・・・ドレイン電極7・
・・P“コンタクト層
図、第2図は本発明の詳細な説明するためのエネルギー
バンド図、 Ge、 GaAsとも真性の場合を示す図
、第3図は従来のGaAsを用いた正孔チャンネルFE
Tの断面図である。 1・・・半絶縁性GaAs基板 2・・・p型Go層
3・・・真性GaAs層 4・・・ゲート電極5
・・・ソース電極 6・・・ドレイン電極7・
・・P“コンタクト層
Claims (1)
- (1)砒化ガリウム基板上にp型ゲルマニウム層を電流
の流れるチャネル層とし、真性又は半絶縁性砒化ガリウ
ム層を絶縁層とする積層構造を有し、前記積層構造の垂
直方向に電界を印加するゲート電極と、前記p型ゲルマ
ニウム層の面内方向に正孔を注入、排出するソース電極
、ドレイン電極を備えたことを特徴とするヘテロ構造電
界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283427A JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283427A JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01124267A true JPH01124267A (ja) | 1989-05-17 |
JP2680821B2 JP2680821B2 (ja) | 1997-11-19 |
Family
ID=17665391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62283427A Expired - Lifetime JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2680821B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821829B1 (en) * | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5861675A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置 |
JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
JPS63311768A (ja) * | 1987-06-13 | 1988-12-20 | Fujitsu Ltd | 相補型半導体装置の製造方法 |
-
1987
- 1987-11-09 JP JP62283427A patent/JP2680821B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5861675A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置 |
JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
JPS63311768A (ja) * | 1987-06-13 | 1988-12-20 | Fujitsu Ltd | 相補型半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821829B1 (en) * | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2680821B2 (ja) | 1997-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
US9991172B2 (en) | Forming arsenide-based complementary logic on a single substrate | |
JPS63252478A (ja) | 絶縁ゲ−ト型半導体装置 | |
JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
JPS59207667A (ja) | 半導体装置 | |
Cirillo et al. | Realization of n-channel and p-channel high-mobility (Al, Ga) As/GaAs heterostructure insulating gate FET's on a planar wafer surface | |
JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPH01124267A (ja) | ヘテロ構造電界効果トランジスタ | |
JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
JPH01124266A (ja) | ヘテロ構造電界効果トランジスタ | |
JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPS63244779A (ja) | 電界効果トランジスタ | |
JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH0763051B2 (ja) | 半導体装置 | |
Rieh | Semiconductor Technologies for THz Applications | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2661569B2 (ja) | へテロ接合型電界効果トランジスタおよびその製造方法 | |
JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
JPH11345961A (ja) | ヘテロ接合電界効果トランジスタ | |
JPS60145671A (ja) | 集積型半導体装置 |