JPH01124267A - ヘテロ構造電界効果トランジスタ - Google Patents
ヘテロ構造電界効果トランジスタInfo
- Publication number
- JPH01124267A JPH01124267A JP28342787A JP28342787A JPH01124267A JP H01124267 A JPH01124267 A JP H01124267A JP 28342787 A JP28342787 A JP 28342787A JP 28342787 A JP28342787 A JP 28342787A JP H01124267 A JPH01124267 A JP H01124267A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- effect transistor
- gallium arsenide
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000005684 electric field Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001020 Au alloy Inorganic materials 0.000 abstract description 2
- 229910000846 In alloy Inorganic materials 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000295 complement effect Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000960224 Clarkia breweri (Iso)eugenol O-methyltransferase Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はゲルマニウムを能動層とするヘテロ接合電界効
果トランジスタに関する。
果トランジスタに関する。
砒化ガリウムはシリコンに比べ電子移動度が４〜５倍大
きいため、砒化ガリウムを能動層とする種々の電界効果
トランジスタが高速および高周波用トランジスタとして
使用されている。この中には例えばショットキ・ゲート
構造電界効果トランジスタ（ＭＥＳＦＥＴ）、選択ドー
プ構造電界効果トランジスタ（）ＩＥＭＴ）、絶縁ゲー
ト構造電界効果トランジスタ（ＳＩＳＦ［ＥＴ）等があ
げられる。
きいため、砒化ガリウムを能動層とする種々の電界効果
トランジスタが高速および高周波用トランジスタとして
使用されている。この中には例えばショットキ・ゲート
構造電界効果トランジスタ（ＭＥＳＦＥＴ）、選択ドー
プ構造電界効果トランジスタ（）ＩＥＭＴ）、絶縁ゲー
ト構造電界効果トランジスタ（ＳＩＳＦ［ＥＴ）等があ
げられる。
°このような電界効果トランジスタを用いて大規模集積
回路を実現するには、消費電力、動作余裕度等の観点か
らコンプリメンタリな回路で構成することが最も望まし
い。シリコンを材料とする集積回路では、このような回
路はＣＭＯ３回路と呼ばれている。
回路を実現するには、消費電力、動作余裕度等の観点か
らコンプリメンタリな回路で構成することが最も望まし
い。シリコンを材料とする集積回路では、このような回
路はＣＭＯ３回路と呼ばれている。
一方、砒化ガリウムは電子の移動度μｅ（＝８５００ｄ
ｌｖ−５ｅｃ）は大きいが、正孔の移動度μｈ（＝４０
０ｃｎ？／Ｖ−ｓｅｅ）は小さく、コンプリメンタリな
回路を実現したとき、ｐチャンネル電界効果トランジス
タのドレイン飽和電流あるいは相互コンダクタンスｇｍ
の値が小さくなる。このため、ｎチャンネルおよびＰチ
ャンネル電界効果トランジスタからなるコンプリメンタ
リ回路全体のスイッチング時間、あるいは集積度といっ
た特性が、ｐチャンネル・トランジスタの特性で制限さ
れ、高速化、集積化といった面で大きな障害となってく
る。
ｌｖ−５ｅｃ）は大きいが、正孔の移動度μｈ（＝４０
０ｃｎ？／Ｖ−ｓｅｅ）は小さく、コンプリメンタリな
回路を実現したとき、ｐチャンネル電界効果トランジス
タのドレイン飽和電流あるいは相互コンダクタンスｇｍ
の値が小さくなる。このため、ｎチャンネルおよびＰチ
ャンネル電界効果トランジスタからなるコンプリメンタ
リ回路全体のスイッチング時間、あるいは集積度といっ
た特性が、ｐチャンネル・トランジスタの特性で制限さ
れ、高速化、集積化といった面で大きな障害となってく
る。
これを避けるためには、ｐチャンネル・トランジスタの
ゲート幅を広くして、相互コンダクタンスｇｍを大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難である。あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・デイ−・エム（ＩＥＤＭ）８５．ダイジェ
ストオフ テクニカル ペーパーズ（Ｄｉｇｅｓｔ ｏ
ｆ Ｔｅｃｈ−ｎｉｃａｌ Ｐａｐｅｒｓ）３１７頁記
載のデータによると、同一砒化ガリウムウェハー上に実
現されたコンプリメンタリ絶縁ゲート構造電界効果トラ
ンジスタ回路において、ｎチャンネルトランジスタの相
互コンダクタンスｇｍは２１８ｍ５／ａｍ、 Ｐチャン
ネルトランジスタの相互コンダクタンスｇ１１は２８ｍ
５／ｗの値を持ち、相互コンダクタンスｇｍの違いは８
倍近くに及ぶことがわかる。
ゲート幅を広くして、相互コンダクタンスｇｍを大きく
とる設計が必要になるが、これは回路のチップ占有面積
が大きくなり、大規模集積化が困難である。あるいはこ
れに付随して配線長も長くなるため、配線による負荷が
増大し、スイッチング時間が長くなり、回路の高速化を
図る上で障害となるといった欠点が生ずる。事実、文献
アイ・イー・デイ−・エム（ＩＥＤＭ）８５．ダイジェ
ストオフ テクニカル ペーパーズ（Ｄｉｇｅｓｔ ｏ
ｆ Ｔｅｃｈ−ｎｉｃａｌ Ｐａｐｅｒｓ）３１７頁記
載のデータによると、同一砒化ガリウムウェハー上に実
現されたコンプリメンタリ絶縁ゲート構造電界効果トラ
ンジスタ回路において、ｎチャンネルトランジスタの相
互コンダクタンスｇｍは２１８ｍ５／ａｍ、 Ｐチャン
ネルトランジスタの相互コンダクタンスｇ１１は２８ｍ
５／ｗの値を持ち、相互コンダクタンスｇｍの違いは８
倍近くに及ぶことがわかる。
第３図は従来例のｐチャンネル電界効果トランジスタの
断面図を模式化したものである。半絶縁性の砒化ガリウ
ム基板１１の上にｐ型に高濃度ドーピングされた砒化ガ
リウム層（ｐ型ＧａＡｓ層）１６が形成され、この砒化
ガリウム層１６上にはショットキ接合するゲート電極１
２が、またゲート電極１２の左右にはイオン注入法によ
り形成されたｐ壁高濃度１ｍ （ｐ”コンタクト層）１
５が、さらにその上にはソース電極１３、ドレイン電極
１４が設けられ、砒化ガリウム層１６を能動層とするｐ
チャンネル電界効果トランジスタが実現されている。
断面図を模式化したものである。半絶縁性の砒化ガリウ
ム基板１１の上にｐ型に高濃度ドーピングされた砒化ガ
リウム層（ｐ型ＧａＡｓ層）１６が形成され、この砒化
ガリウム層１６上にはショットキ接合するゲート電極１
２が、またゲート電極１２の左右にはイオン注入法によ
り形成されたｐ壁高濃度１ｍ （ｐ”コンタクト層）１
５が、さらにその上にはソース電極１３、ドレイン電極
１４が設けられ、砒化ガリウム層１６を能動層とするｐ
チャンネル電界効果トランジスタが実現されている。
このようなＰチャンネルトランジスタの特性が回路全体
の特性を制限し、砒化ガリウムにおけるシリコンに対す
る電子移動度の優位性は、はとんど発揮されないことに
なる。
の特性を制限し、砒化ガリウムにおけるシリコンに対す
る電子移動度の優位性は、はとんど発揮されないことに
なる。
〔発明が解決しようとする問題点３
以上のように、砒化ガリウムウェハー上に大規模集積回
路を実現するため、コンプリメンタリ電界効果トランジ
スタ回路を用いると、ｎチャンネルトランジスタもｎチ
ャンネルトランジスタも能動層が砒化ガリウムであるた
め、砒化ガリウム中の正孔の移動度が小さく、回路全体
の特性がｎチャンネルトランジスタの特性によって制限
され、高速化、高集積化にとり重大な障害となるといっ
た欠点があった。
路を実現するため、コンプリメンタリ電界効果トランジ
スタ回路を用いると、ｎチャンネルトランジスタもｎチ
ャンネルトランジスタも能動層が砒化ガリウムであるた
め、砒化ガリウム中の正孔の移動度が小さく、回路全体
の特性がｎチャンネルトランジスタの特性によって制限
され、高速化、高集積化にとり重大な障害となるといっ
た欠点があった。
本発明の目的はこれら従来の砒化ガリウムを基板とする
ｐチャンネル電界効果トランジスタの持つ欠点を除去し
、新規なｐチャンネル電界効果トランジスタを提供する
ことにある。
ｐチャンネル電界効果トランジスタの持つ欠点を除去し
、新規なｐチャンネル電界効果トランジスタを提供する
ことにある。
本発明は砒化ガリウム基板上にｐ型ゲルマニウム層を電
流の流れるチャネル層とし、真性又は半絶縁性砒化ガリ
ウム層を絶縁層とする積層構造を有し、前記積層構造の
垂直方向に電界を印加するゲート電極と、前記ｐ型ゲル
マニウム層の面内方向に正孔を注入、排出するソース電
極、ドレイン電極を備えたことを特徴とするヘテロ構造
電界効果トランジスタである。
流の流れるチャネル層とし、真性又は半絶縁性砒化ガリ
ウム層を絶縁層とする積層構造を有し、前記積層構造の
垂直方向に電界を印加するゲート電極と、前記ｐ型ゲル
マニウム層の面内方向に正孔を注入、排出するソース電
極、ドレイン電極を備えたことを特徴とするヘテロ構造
電界効果トランジスタである。
ニー・ジー・ミルネス（Ａ、Ｇ、Ｍｉｌｎｅｓ）とデイ
−・エル・フォイヒト（Ｄ、Ｌ、Ｆｅｕｃｈｔ）の著に
よる文献「ヘテロジャンクションズ・アンド・メタル・
セミコンダクタ・ジャンクションズＪ （Ｈｅｔｅｒｏ
ｊｕｎｃｔｉｏ−ｎｓ ＋ａｎｄ ｌＩＭｅｔａｌ ｌ
５ａｎ＋１ｃｏｎｄｕｃｔｏｒ ０ｊｕｎｃｔｉｏｎｓ
） （日本語訳版、酒井、高橋、森泉共訳「半導体へテ
ロ接合」９頁）に示されているように、ゲルマニウム（
以下、Ｇｅと略記）と砒化ガリウム（以下、 ＧａＡｓ
）は、格子定数がほとんど等しく、またそれぞれの熱膨
張係数も室温を中心とする広い温度範囲において極めて
近い値を持つ。したがってＧｅとＧａＡｓとは両者の結
晶性が極めて良い状態でヘテロ接合が形成できるが、液
相成長などの高温を必要とする形成方法では、ＧａＡｓ
中のＡｓがＧｅ中に拡散し、Ｇｅがｎ型になる性質があ
った。しかしながら、ジェー・エム・バリンガル（Ｊ、
Ｍ、Ｂａｌｌｉｎｇａｌｌ）らにより、文献「ジャーナ
ル・オフ・アプライド・フィジックス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）４誌、第５
２巻６号４０９８頁からに示されているように、また同
著者により文献「ジャーナル・オフ・バキューム・サイ
ｕｕｍ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇ
ｙ）Ｊ誌８１巻３号６７５頁から示されているように分
子線エピタキシャル成長（以下ＭＢＥ）法を用いると、
ＧｅはＧａＡｓ基板上に２５０℃から３００℃という
低温でエピタキシャル成長する。このときＧｅとＧａＡ
ｓとのへテロ接合界面は極めて急峻な状態で、エピタキ
シャル成長できる。このことは前記ジェー・エム・バリ
ンガル著の２つの文献により、ＧｅからＧａＡｓへの遷
移領域は４００℃、１時間の熱履歴を経た後でも１０オ
ングストロ一ム程度と見積られることからも検証できる
。また。
−・エル・フォイヒト（Ｄ、Ｌ、Ｆｅｕｃｈｔ）の著に
よる文献「ヘテロジャンクションズ・アンド・メタル・
セミコンダクタ・ジャンクションズＪ （Ｈｅｔｅｒｏ
ｊｕｎｃｔｉｏ−ｎｓ ＋ａｎｄ ｌＩＭｅｔａｌ ｌ
５ａｎ＋１ｃｏｎｄｕｃｔｏｒ ０ｊｕｎｃｔｉｏｎｓ
） （日本語訳版、酒井、高橋、森泉共訳「半導体へテ
ロ接合」９頁）に示されているように、ゲルマニウム（
以下、Ｇｅと略記）と砒化ガリウム（以下、 ＧａＡｓ
）は、格子定数がほとんど等しく、またそれぞれの熱膨
張係数も室温を中心とする広い温度範囲において極めて
近い値を持つ。したがってＧｅとＧａＡｓとは両者の結
晶性が極めて良い状態でヘテロ接合が形成できるが、液
相成長などの高温を必要とする形成方法では、ＧａＡｓ
中のＡｓがＧｅ中に拡散し、Ｇｅがｎ型になる性質があ
った。しかしながら、ジェー・エム・バリンガル（Ｊ、
Ｍ、Ｂａｌｌｉｎｇａｌｌ）らにより、文献「ジャーナ
ル・オフ・アプライド・フィジックス（Ｊｏｕｒｎａｌ
ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）４誌、第５
２巻６号４０９８頁からに示されているように、また同
著者により文献「ジャーナル・オフ・バキューム・サイ
ｕｕｍ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇ
ｙ）Ｊ誌８１巻３号６７５頁から示されているように分
子線エピタキシャル成長（以下ＭＢＥ）法を用いると、
ＧｅはＧａＡｓ基板上に２５０℃から３００℃という
低温でエピタキシャル成長する。このときＧｅとＧａＡ
ｓとのへテロ接合界面は極めて急峻な状態で、エピタキ
シャル成長できる。このことは前記ジェー・エム・バリ
ンガル著の２つの文献により、ＧｅからＧａＡｓへの遷
移領域は４００℃、１時間の熱履歴を経た後でも１０オ
ングストロ一ム程度と見積られることからも検証できる
。また。
シー・ニー・チャング（Ｃ，Ａ、Ｃｈａｎｇ）らにより
文献「ジャーナル・オフ・バキューム・サイエンス・ア
ンドやテクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕ
ｕｍ ５ｃｉｅ−ｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇ
ｙ）Ｊ誌１９巻３号５６７頁からに示されている内容に
よれば、ＧｅとＧａＡｓとのへテロ接合界面での相互拡
散は４００℃、４時間の熱履歴を経た後でも１０オング
ストローム以下と報告されている。したがって、Ｇｅと
ＧａＡｓとのへテロ接合界面は、４００℃程度の温度履
歴があっても、数原子層オーダーで極めて急峻で、相互
拡散することなく、かつまた両者の格子定数、温度膨張
係数が極めて近いことから、欠陥や歪みが入ることなく
、良質な結晶性を保ったまま、理想的なヘテロ接合がで
きると考えられる。よってＭＢＥ法による低温成長を利
用することにより良質のＧｅ層をｐ型にドープし、正孔
の流れるチャネル層とすることが可能になる。また、第
２図において、Ｇｅの禁制帯幅は０゜６６ｅＶ、ＧａＡ
ｓの禁制帯幅は１．４２ｅＶであるが、ジェー・エム・
バリンガル著による前記２つの文献によるとＧｅとＧａ
Ａｓのへテロ接合面では、伝導帯側のエネルギー不連続
値は８０ｍｅＶと小さく、２種の半溝体の禁制帯幅の不
連続はほとんど価電子帯にあることがわかる。価電子帯
のエネルギー不連続値は、ＧｅとＧａＡｓでは０．７
ｅ Ｖ程度であり、この値は、典型的なヘテロ接合をな
すＧａＡｓとＡＱ、 、、Ｇａ、 、、Ａｓの伝導帯不
連続値が、０．１ｅＶ程度であるのに比べ格段に大きい
。従ってＧｅ層をｐ型にドープした場合、Ｇｅ層中の正
孔に対し、ＧａＡｓ層は十分な障壁層となりうる。さら
にＧｅ中の正孔の移動度μｈは室温で１９００ａ＃／（
Ｖ−ｓｅｅ）と非常に大きいため、このＧｅ中の正孔を
電界効果トランジスタ（以下ＦＥＴ）の担体として用い
た場合に、相互コンダクタンスｇｍが従来のＧａＡｓを
用いたｐ型ＦＥＴと比べ、５倍以上と非常に大きな値を
持つ高性能のＰ型ＦＥＴを作ることができる。
文献「ジャーナル・オフ・バキューム・サイエンス・ア
ンドやテクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕ
ｕｍ ５ｃｉｅ−ｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇ
ｙ）Ｊ誌１９巻３号５６７頁からに示されている内容に
よれば、ＧｅとＧａＡｓとのへテロ接合界面での相互拡
散は４００℃、４時間の熱履歴を経た後でも１０オング
ストローム以下と報告されている。したがって、Ｇｅと
ＧａＡｓとのへテロ接合界面は、４００℃程度の温度履
歴があっても、数原子層オーダーで極めて急峻で、相互
拡散することなく、かつまた両者の格子定数、温度膨張
係数が極めて近いことから、欠陥や歪みが入ることなく
、良質な結晶性を保ったまま、理想的なヘテロ接合がで
きると考えられる。よってＭＢＥ法による低温成長を利
用することにより良質のＧｅ層をｐ型にドープし、正孔
の流れるチャネル層とすることが可能になる。また、第
２図において、Ｇｅの禁制帯幅は０゜６６ｅＶ、ＧａＡ
ｓの禁制帯幅は１．４２ｅＶであるが、ジェー・エム・
バリンガル著による前記２つの文献によるとＧｅとＧａ
Ａｓのへテロ接合面では、伝導帯側のエネルギー不連続
値は８０ｍｅＶと小さく、２種の半溝体の禁制帯幅の不
連続はほとんど価電子帯にあることがわかる。価電子帯
のエネルギー不連続値は、ＧｅとＧａＡｓでは０．７
ｅ Ｖ程度であり、この値は、典型的なヘテロ接合をな
すＧａＡｓとＡＱ、 、、Ｇａ、 、、Ａｓの伝導帯不
連続値が、０．１ｅＶ程度であるのに比べ格段に大きい
。従ってＧｅ層をｐ型にドープした場合、Ｇｅ層中の正
孔に対し、ＧａＡｓ層は十分な障壁層となりうる。さら
にＧｅ中の正孔の移動度μｈは室温で１９００ａ＃／（
Ｖ−ｓｅｅ）と非常に大きいため、このＧｅ中の正孔を
電界効果トランジスタ（以下ＦＥＴ）の担体として用い
た場合に、相互コンダクタンスｇｍが従来のＧａＡｓを
用いたｐ型ＦＥＴと比べ、５倍以上と非常に大きな値を
持つ高性能のＰ型ＦＥＴを作ることができる。
以下に本発明の実施例を図によって説明する。
第１図は本発明によるヘテロ構造電界効果トランジスタ
の断面模式図である０図において、半絶縁性ＧａＡｓ（
１，０，０）基板１上に、ｐ型のＧｅ層２．続いて真性
のＧａＡｓ層３をＭＢＥ法により順次成長させた。Ｇａ
Ａｓ層３上のゲート電極４としてはアルミニウムを用い
、セルファライン法によりゲート電極４以外の部分のＧ
ａＡｓ層３を取り去り、ソース電極５、ドレイン電極６
として、金／インジウム合金を蒸着し、３５０℃の低温
でインジウムを拡散させることによりｐゝコンタクト層
７を形成し、正孔の流れるチャネル層であるｐ型Ｇａ層
２とコンタクトをとった。真性ＧａＡｓ層３が良質の結
晶性をもってエピタキシャル成長で亀、しかもＧａＡｓ
層はアルミニウムと障壁高さ０．８ ｅ Ｖの良好なシ
目ットキ接合を形成するためゲート電極からの漏れ電流
は無視できる小さな値に抑えられた。ここでソース、ド
レイン電極の方向は基板の＜１．０，０．＞方向にとっ
である。これは、エル・レジアニ（Ｌ 、 Ｒｅｇｇｉ
ａｎｉ）らにより文献フィジカル・レビュー（Ｐｈｙｓ
ｉｃａｌ Ｒｓｖ−ｉｅｗ）誌Ｂ１６巻６号２７８１頁
に述べられているように、Ｇｅ中の正孔は＜１．０．０
＞方向に対し、移動度が最大となる。したがって、ソー
スからドレイン電極へ向かう方向を＜１．０．０＞方向
にすることによりもっともｇｍの大きい電界効果トラン
ジスタが実現できるからである。なお、上述のゲート電
極は他の金属を用いても良い。
の断面模式図である０図において、半絶縁性ＧａＡｓ（
１，０，０）基板１上に、ｐ型のＧｅ層２．続いて真性
のＧａＡｓ層３をＭＢＥ法により順次成長させた。Ｇａ
Ａｓ層３上のゲート電極４としてはアルミニウムを用い
、セルファライン法によりゲート電極４以外の部分のＧ
ａＡｓ層３を取り去り、ソース電極５、ドレイン電極６
として、金／インジウム合金を蒸着し、３５０℃の低温
でインジウムを拡散させることによりｐゝコンタクト層
７を形成し、正孔の流れるチャネル層であるｐ型Ｇａ層
２とコンタクトをとった。真性ＧａＡｓ層３が良質の結
晶性をもってエピタキシャル成長で亀、しかもＧａＡｓ
層はアルミニウムと障壁高さ０．８ ｅ Ｖの良好なシ
目ットキ接合を形成するためゲート電極からの漏れ電流
は無視できる小さな値に抑えられた。ここでソース、ド
レイン電極の方向は基板の＜１．０，０．＞方向にとっ
である。これは、エル・レジアニ（Ｌ 、 Ｒｅｇｇｉ
ａｎｉ）らにより文献フィジカル・レビュー（Ｐｈｙｓ
ｉｃａｌ Ｒｓｖ−ｉｅｗ）誌Ｂ１６巻６号２７８１頁
に述べられているように、Ｇｅ中の正孔は＜１．０．０
＞方向に対し、移動度が最大となる。したがって、ソー
スからドレイン電極へ向かう方向を＜１．０．０＞方向
にすることによりもっともｇｍの大きい電界効果トラン
ジスタが実現できるからである。なお、上述のゲート電
極は他の金属を用いても良い。
本実施例のｐチャンネル電界効果トランジスタは、正孔
移動度の大きなゲルマニウムを能動層とし、さらに価電
子帯不連続の大きなＧｅ／ＧａＡｓヘテロ接合を用いる
ことにより、砒化ガリウムを能動層とするｐチャンネル
電界効果トランジスタに比べ、 ｇｍが約５倍近く増大
する。この結果砒化ガリウム基板上に形成されるｐチャ
ンネル電界効果トランジスタのｇｍがおよそ１４０ｍ５
／ ｍｍ程度に増大することが予想され、同じく砒化ガ
リウム基板上に形成されるｎチャンネル電界効果トラン
ジスタのｇｍ＝２１８ｍＳ／＋ｍに迫る値となり、高速
、高集積化が可能なコンプリメンタリ電界効果トランジ
スタ回路が実現できる。
移動度の大きなゲルマニウムを能動層とし、さらに価電
子帯不連続の大きなＧｅ／ＧａＡｓヘテロ接合を用いる
ことにより、砒化ガリウムを能動層とするｐチャンネル
電界効果トランジスタに比べ、 ｇｍが約５倍近く増大
する。この結果砒化ガリウム基板上に形成されるｐチャ
ンネル電界効果トランジスタのｇｍがおよそ１４０ｍ５
／ ｍｍ程度に増大することが予想され、同じく砒化ガ
リウム基板上に形成されるｎチャンネル電界効果トラン
ジスタのｇｍ＝２１８ｍＳ／＋ｍに迫る値となり、高速
、高集積化が可能なコンプリメンタリ電界効果トランジ
スタ回路が実現できる。
本発明によれば、回路全体の特性がｐチャンネルトラン
ジスタの特性によって制限されることなく、しかも砒化
ガリウム中の正孔の移動度を大きくすることができるの
で、高速化、高集積化が可能なヘテロ接合電界効果トラ
ンジスタを実現することができる。
ジスタの特性によって制限されることなく、しかも砒化
ガリウム中の正孔の移動度を大きくすることができるの
で、高速化、高集積化が可能なヘテロ接合電界効果トラ
ンジスタを実現することができる。
第１図は本発明による電界効果トランジスタの断面構成
図、第２図は本発明の詳細な説明するためのエネルギー
バンド図、 Ｇｅ、 ＧａＡｓとも真性の場合を示す図
、第３図は従来のＧａＡｓを用いた正孔チャンネルＦＥ
Ｔの断面図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・ｐ型Ｇｏ層
３・・・真性ＧａＡｓ層 ４・・・ゲート電極５
・・・ソース電極 ６・・・ドレイン電極７・
・・Ｐ“コンタクト層
図、第２図は本発明の詳細な説明するためのエネルギー
バンド図、 Ｇｅ、 ＧａＡｓとも真性の場合を示す図
、第３図は従来のＧａＡｓを用いた正孔チャンネルＦＥ
Ｔの断面図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・ｐ型Ｇｏ層
３・・・真性ＧａＡｓ層 ４・・・ゲート電極５
・・・ソース電極 ６・・・ドレイン電極７・
・・Ｐ“コンタクト層
Claims (1)
- （１）砒化ガリウム基板上にｐ型ゲルマニウム層を電流
の流れるチャネル層とし、真性又は半絶縁性砒化ガリウ
ム層を絶縁層とする積層構造を有し、前記積層構造の垂
直方向に電界を印加するゲート電極と、前記ｐ型ゲルマ
ニウム層の面内方向に正孔を注入、排出するソース電極
、ドレイン電極を備えたことを特徴とするヘテロ構造電
界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283427A JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283427A JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124267A true JPH01124267A (ja) | 1989-05-17 |
| JP2680821B2 JP2680821B2 (ja) | 1997-11-19 |
Family
ID=17665391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283427A Expired - Lifetime JP2680821B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ構造電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680821B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821829B1 (en) * | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861675A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置 |
| JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
| JPS63311768A (ja) * | 1987-06-13 | 1988-12-20 | Fujitsu Ltd | 相補型半導体装置の製造方法 |
-
1987
- 1987-11-09 JP JP62283427A patent/JP2680821B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861675A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置 |
| JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
| JPS63311768A (ja) * | 1987-06-13 | 1988-12-20 | Fujitsu Ltd | 相補型半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821829B1 (en) * | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680821B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479033A (en) | Complementary junction heterostructure field-effect transistor | |
| US9991172B2 (en) | Forming arsenide-based complementary logic on a single substrate | |
| JPS63252478A (ja) | 絶縁ゲ−ト型半導体装置 | |
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPS59207667A (ja) | 半導体装置 | |
| Cirillo et al. | Realization of n-channel and p-channel high-mobility (Al, Ga) As/GaAs heterostructure insulating gate FET's on a planar wafer surface | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH01124267A (ja) | ヘテロ構造電界効果トランジスタ | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPH01124266A (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0763051B2 (ja) | 半導体装置 | |
| Rieh | Semiconductor Technologies for THz Applications | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH07153779A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2661569B2 (ja) | へテロ接合型電界効果トランジスタおよびその製造方法 | |
| JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0334212B2 (ja) | ||
| JPH11345961A (ja) | ヘテロ接合電界効果トランジスタ |