JPS63244779A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、半導体装置に関するものであり、特に改良
された可飽和電荷ガリウムひ素ゲート電界効果トランジ
スタに関するものである。

Ｂ、従来技術 ガリウムひ素ゲートを有する半導体・絶縁体・半導体電
界効果トランジスタは、Ｐ、Ｍ、ソロモンら（Ｐ、Ｍ、
Ｓｏｌｏｍｏｎ、ｅｔ　ａｌ、　）　、”　Ｇ　ａ　Ａ
　ｓゲート異種結合Ｆ　Ｅ　Ｔ　（ＧａＡｓ　Ｇａｔｅ
　ＨｅｔｅｒｏｊｕｎｃｔｉｏｎＦＥＴ）、ＩＥＥＥエ
レクトロン・デバイス・レターズ（ＩＥＥＥ　Ｅｌｅｃ
ｔｒｏｎ　Ｄｅｖｉｃｅ　Ｌｅｔｔｅｒｓ）　％　Ｖ　
ｏ　ｌ　。

ＥＤＬ−５、Ｎｏ、９．１９８４年９月に記載されてい
る。このトランジスタは、高度にドーピングされたｎ型
のガリウムひ素ゲートと、ドーピングされないガリウム
ひ素層の上に形成したドーピングされないアルミニウム
・ガリウムひ素ゲート絶縁体を有する。ソースとドレイ
ンは、ｎ型にドーピングしたイオン注入により形成する
。シリコンを原料とするＭＯＳＦＥＴに比較して、ガリ
ウムひ素ゲートＦＥＴはしきい電圧が低く、低温での電
子易動度がきわめて高いために動作速度が高く、電源電
圧が低くてもよい。

Ｃ０発明が解決しようとする問題点 ゲート電圧が比較的低いことは、ある種の欠点となる。

ゲート電圧が低いとかなりのゲートもれ電流を生じる。

もれ電流は、相補型セル、メモリ・セル等、電力散逸の
低い回路で特に問題である。

このようなセルでは、高いトランスコンダクタンスを得
るために非常に薄いアルミニウム・ゲルマニウムひ素の
絶縁層を持つことが望ましい。また、装置のゲート電圧
を増大させて作動させることが望ましい。いずれの場合
にも、アルミニウム・ゲルマニウムひ素の層を薄く、ゲ
ートの動作電圧を高くするほど、望ましくないもれ電流
が増大する。

したがって、上記のＦＥＴは、高い電圧で作動し、もれ
電流が少ないゲート構造を持つことが望ましい。特にこ
のような装置は、Ｇ　ａ、Ａ　ｓゲートＦＥＴの速度と
性能を損なわないことが望ましい。

Ｄ０問題点を解決するための手段 上記の目的は、多層ゲート構造を有するＦＥＴにより達
成される。特に、ガリウムひ素ゲートを有するＦＥＴは
、３層のガリウムひ素により構成する。下部層、すなわ
ちアルミニウム・ゲルマニウムひ素絶縁層に最も近い層
は、高度にドーピングしたガリウムひ素の層である。次
の、すなわち中間層は、比較的軽度にドーピングしたガ
リウムひ素である。上部層すなわち最上部のオーム接触
層は、高度にドーピングしたガリウムひ素の層である。

これらの層のドーピングはすべて同種のドーピング、す
なわち、すべてｎ型またはすべてｐ型とする。好ましい
実施例では、ドーピングはすべてｎ型とし、中間層のド
ーピングは下部層、上部層のいずれよりも少なくなる。

ガリウムひ素の交互層は、分子線エピタキシャル付着等
の適当な方法により、ゲートに付着させる。層の電荷キ
ャリア型ドーピングは、ＦＥＴのチャネルのドーピング
と同じである。デバイスは、ＦＥＴチャネルの電荷密度
とゲート電流は、アル１　ニウム・ガリウムひ素絶縁層
中の電界に依存するという原理に基づいて作動する。電
界を一定電圧に制限することにより、たとえば十分に厚
い絶縁体を選択することにより、ゲート電流とチャネル
中の電荷密度が制限される。

この発明は、この目的を、ゲート中の２つの高度にドー
ピングしたガリウムひ素層の間に、空乏層すなわち軽度
にドーピングしたガリウムひ素の中間層を介在させるこ
とにより達成する。これにより、中間層は大きいゲート
電圧の影響を受けて荷電キャリアを空乏化する。空乏が
生じると、中間層は、アルミニウム・ゲルマニウムひ素
絶縁層と直列の絶縁体になる。したがって、ゲート上の
育効な絶縁層は、ゲート電圧の増大の結果として動的に
増大する。

ゲート電圧が低いと、ゲート上の下部層は部分的に空乏
化するに過ぎず、ＦＥＴは導電性となり、相互コンダク
タンスが高くなる。しかし、ゲート電圧が高いと、ゲー
トの下部層は、完全に電荷キャリアが空乏化する。第２
の層、すなわち中間層も空乏化し、このため、ガリウム
ひ素層の下のチャネル中の電子濃度は、ゲートの最下層
中の電子のシート・ドナ濃度の値に飽和する。ゲート電
圧がさらに増大しても、ドレインまたはゲート電流はわ
ずかに、または無視できる程増大するに過ぎない。実際
に、ゲート絶縁体の厚みは、アルミニウムひ素層に直列
の空乏化した中間領域の厚みとなる。

Ｅ、実施例 第１図に、可飽和電荷ＦＥＴｌ０を示す。ＦＥＴｌ０の
構造は、（１００）に配向した半絶縁ガリウムひ素基板
ｅを宵する。層６の上面には、ドーピングされない履５
がある。層５の厚みは約１ミクロンで、分子線エピタキ
シャル法で成長させる。

層５の上には、これも分子線エピタキシで成長させた、
ドーピングさせないＡ　Ｑ　ｘ　Ｇ　ａ　１−ｘ　Ａ　
８の層からなる層４がある。層４は、厚みを１０ｎｍな
いし１１００ｎとすることができるが、約２０ｎｍが好
ましい。Ａ　Ｑ　ｘ　Ｇ　ａ　１−ｘ　Ａ　ｓ層４のＸ
の範囲は０．３ないし０．８で、０．５が好ましい。ソ
ースおよびドレイン領域１８．１９はイオン注入または
ｎ型ドーピングの拡散により形成することができるが、
８０　Ｋ　ｅ　Ｖ１５　Ｘ　１０”ｃ　ｍ−３でシリコ
ンを注入するのが好ましい。オーム接点１６．１７は、
金・ゲルマニウム・ニッケル合金または他の適当な接点
成分を用いて、従来の方法で形成する。

ＦＥＴｌ０のゲートは、絶縁層４に隣接する下部層１を
有する。層１は、厚みが約１００オングストロームで、
約１０”ｃｍ−３のｎ型ドーピングしたガリウムひ素の
層からなる。ドーピングに層１の厚みを掛けたものは、
ＦＥＴチャネルに望ましい最大電荷密度に等しい。層１
のドーピングは、ＦＥＴの相互コンダクタンスの劣化が
認められない程度に大きくする。層１のドーピングの範
囲は５Ｘ１０”ｃｍ−２ないし２Ｘ１０１２ｃｍ−２が
好ましい。層２もＧａＡｓからなり、層１よりかなり少
なく、通常的１０１６ｃｍ−３のドーピングを行なう。

層２の厚みは、ＦＥＴ１０上の平坦度の制約により限定
される。制約がなければ、層２は実用上可能な限り厚く
、通常０．２ｎｍとする。層３も、できる限り十分にド
ーピングしたＧａＡｓからなり、厚みはオーム接点７と
の接触を良好にするのに十分な程度厚くする。通常ドー
ピングは６Ｘ１０１８ｃｍ−３程度とし、厚みは５００
オングストロームが望ましい。さらに、インジウムひ素
の層（図示されていない）を層３上に付着させて、層３
とのオーム接点を形成させることもできる。

ケイ化モリブデンまたはケイ化タングステン等の耐熱金
属の厚み１５０ｎｍの層を付着させて、接触層７を形成
する。この層は反応性イオン・エツチングおよびプラズ
マを用いてパターン化し、アルミニウム・ガリウムひ素
Ｊ！！４の上面を露出させる。上記のソースおよびドレ
イン領域の形成後、デバイス１０をアニーリングして、
オーム接点１６．１７を形成する。デバイス１０のゲー
トの長さは約１ミクロン、またはフォトリングラフィで
可能な限り短くする。

動作時には、デバイス１０のしきい電圧はＯに近い。異
種接合は、アルミニウム・ガリウムひ素層４と、ガリウ
ムひ素層５との間のデバイス中に形成される。この境界
には２次元電子気体が存在する。したがって、ソースに
現われるキャリアは、２次元電子気体を通って急速にド
レインに移動する。このデバイス１０の代表的な動作を
第２図に示す。ゲート電圧が低い場合は、層１は、部分
的に空乏化するだけで、層２は実質的に導電層であるた
め、デバイス１０の性質に影響を与えない。

ゲート電圧を増大すると、ゲート層１．２．３上の電圧
の増大により、デバイス１０の動作に明確な変化を生じ
る。この点について、第３図を参照して説明する。第３
図では、ソース電圧が大きくなると、層１が空乏化する
ことを示している。

層２のドーピングが十分に少なくても、空乏を生じる。

このように、ゲート１２の下のチャネルと、ソース領域
１８とドレイン領域１９の間の電子濃度は、層１中のシ
ート・ドナ濃度の値に飽和する。

ガウスの法則によれば、アルミニウム・ガリウムひ素層
４中の電界は、層１中のシート・ドナ濃度によって決ま
る値に固定され、ゲート・トンネル電流が固定される。

さらにゲート電圧を増大しても、ドレインおよびゲート
電流はわずかに増加するだけである。これは、ゲート１
２の絶縁層の有効厚みは、アルミニウム・ゲルマニウム
ひ素層４と直列なデプリーシロン領域の有効厚みである
ためである。これら２領域の厚みの合計は、３００ない
し２０００オングストロームである。このような厚みは
、ゲート電圧が大きくても、ゲートのもれ電流を減少さ
せるのに十分である。

上記の説明で、ＦＥＴ１０はｎチャネルのデバイスであ
る。しかし、この技術に熟達した者には、各種のドーピ
ング濃度、厚みの異なる層、他の材料も使用が可能で、
たとえばｐチャネルのデバイスは適当なドーピングによ
り製作することができることは理解できるであろう。ま
た、層１．２．３は周知の分子エピタキシャル法により
付着させるが、他の方法の使用可能である。

Ｆ０発明の効果 ゲートの動作電圧が高＜、シかももれ電流が少ないゲー
ト構造を有するガリウムひ素電界効果トランジスタが得
られる。

【図面の簡単な説明】

第１図は、この発明の実施例の断面略図、第２図は、０
よりわずかに大きい、低いゲート電圧における、この発
明の実施例の断面の、エネルギー・バンド図、第３図は
、比較的大きいゲート電圧における、この発明の実施例
のエネルギー・バンド図である。 １．２．３・・・・ガリウムひ素層、４・・・・アルミ
ニウム・ガリウムひ素層、５・・・・ガリウムひ素層、
６・・・・ガリウムひ素基板、７・・・・接触層、１０
・・・・電界効果トランジスタ、１６．１７・・・・オ
ーム接点、１８・・・・ソース、１９・・・・ドレイン
。 出願人　　インターナシ３ナル・ビジネス・マシーンズ
・コーポレーション 復代理人　弁理士　　篠　　１）　文　　雄実施例めＷ
Ｔ面図 ＦＩＧ、１ 低ゲート電圧時のエネルギ“−、バンド図ＦＩＧ、２ 高ゲート電圧時めエキルキ゛−−ノぐンド口ＦＩＧ、３

Claims (1)

1. 【特許請求の範囲】 多層構造のゲート電極と、ソース電極と、ドレイン電極
   とを有する電界効果トランジスタであって、 上記多層構造のゲート電極は少なくとも上部層、中間層
   、下部層の３層より成り、上記上部層および下部層は相
   対的に高い導電性の半導体層で、上記中間層は上部層お
   よび下部層よりも相対的に低い導電性の半導体層である
   ことと、これらの上部層、中間層、下部層は同一導電型
   の半導体材料よりなることと、を特徴とする電界効果ト
   ランジスタ。