JPS61231769A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS61231769A JPS61231769A JP7385585A JP7385585A JPS61231769A JP S61231769 A JPS61231769 A JP S61231769A JP 7385585 A JP7385585 A JP 7385585A JP 7385585 A JP7385585 A JP 7385585A JP S61231769 A JPS61231769 A JP S61231769A
- Authority
- JP
- Japan
- Prior art keywords
- undoped
- layer
- semiconductor
- gaas layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
アンドープの電子親和力に差がある半導体層を含む多層
エピタキシャル膜の電子親和力が大なる半導体の電子親
和力が小なる半導体との界面近傍をｎチャネルとする電
界効果トランジスタであって、該電子親和力が小なる半
導体の上にアンドープの半導体層と？型半導体層とを形
成し、小さな正のしきい値を再現性、均一性良く実現し
た。
エピタキシャル膜の電子親和力が大なる半導体の電子親
和力が小なる半導体との界面近傍をｎチャネルとする電
界効果トランジスタであって、該電子親和力が小なる半
導体の上にアンドープの半導体層と？型半導体層とを形
成し、小さな正のしきい値を再現性、均一性良く実現し
た。
本発明は、しきい値の均一性、再現性媚二優れた常時オ
フ形電界効果トランジスタに関する。
フ形電界効果トランジスタに関する。
〔従来の技術］
従来のＧａＡｓゲート電界効果トランジスタを第６図（
＝表わしている。図において、半絶縁性ＧａＡｓ基板１
上に、アンドープのＱ＆Ａｓ層２．アンドープのＡＬｘ
Ｇ＆＋−ｚｋｔｒ層（ｏ＜Ｘ、＝ｉ ） ３ ｒがそれ
らの順に積層されている積層体４が形成され、積層体４
上に、ｎ型不純物が高濃度（ニドープされたＧａＡｓ層
５および金属ｍ６がこれらの順に積層されている積層体
７が局部的にストライプ状に形成され、上記積層体４中
に、上記積層体７を幅方向にはさんだ両位置において、
高いｎ型不純物濃度（≧Ｉ Ｘ１０１８ｍ−３）を有す
る第１．第２の半導体領域８，９が、ＡｚＸｃａｌ−ｚ
ＡｉＡｓ層から少なくともＧａＡｓ層２に達する深さに
局所的に形成され、上記第１および第２の半導体領域８
，９に、第１．第２の電極１０゜１１がそれぞれ付され
、よって、上記第１．第２の半導体領域８，９を各々ソ
ース領域、ドレイン領域とし、上記積層体４のＧａＡｓ
層２の、ＧａＡｓ層２とＡｔｚＧａｌ−１Ａａ層５の界
面に近い領域をｎチャネル形成領域とし、上記第１．第
２の電極１０．１１をソース電極、ドレイン電極とし、
金属層６をゲート電極とする構成を有し°〔いる。以上
が従来提案されているＧａＡｍゲート電界効果トランジ
スタの構成である（参考文献； 文献１ ） Ｋ、 Ｍａｔｓｕｍｏｔｏ、 Ｍ、Ｏｇ
ａｗａ、’ｌ’、Ｗａｄａ、Ｎ、Ｈａｓｈｉｚｕｍｅ。
＝表わしている。図において、半絶縁性ＧａＡｓ基板１
上に、アンドープのＱ＆Ａｓ層２．アンドープのＡＬｘ
Ｇ＆＋−ｚｋｔｒ層（ｏ＜Ｘ、＝ｉ ） ３ ｒがそれ
らの順に積層されている積層体４が形成され、積層体４
上に、ｎ型不純物が高濃度（ニドープされたＧａＡｓ層
５および金属ｍ６がこれらの順に積層されている積層体
７が局部的にストライプ状に形成され、上記積層体４中
に、上記積層体７を幅方向にはさんだ両位置において、
高いｎ型不純物濃度（≧Ｉ Ｘ１０１８ｍ−３）を有す
る第１．第２の半導体領域８，９が、ＡｚＸｃａｌ−ｚ
ＡｉＡｓ層から少なくともＧａＡｓ層２に達する深さに
局所的に形成され、上記第１および第２の半導体領域８
，９に、第１．第２の電極１０゜１１がそれぞれ付され
、よって、上記第１．第２の半導体領域８，９を各々ソ
ース領域、ドレイン領域とし、上記積層体４のＧａＡｓ
層２の、ＧａＡｓ層２とＡｔｚＧａｌ−１Ａａ層５の界
面に近い領域をｎチャネル形成領域とし、上記第１．第
２の電極１０．１１をソース電極、ドレイン電極とし、
金属層６をゲート電極とする構成を有し°〔いる。以上
が従来提案されているＧａＡｍゲート電界効果トランジ
スタの構成である（参考文献； 文献１ ） Ｋ、 Ｍａｔｓｕｍｏｔｏ、 Ｍ、Ｏｇ
ａｗａ、’ｌ’、Ｗａｄａ、Ｎ、Ｈａｓｈｉｚｕｍｅ。
Ｔ、 Ｙａｏ 、 ａｎｄ Ｙ、 Ｈａｙａａｈｉ 。
Ｅ＃ｃｔｒｏｎ、 Ｌｅｔｔ、 、 ２０ 、４６２
（１９８４）文献２） Ｐ、 Ｍ、 Ｓｏ＆ｍｏｎ、
Ｃ，Ｍ、 Ｋｎｏｅｄ！Ａｒ、 ａｎｄ Ｌ、Ｗｒｉ
ｇｈｔ。
（１９８４）文献２） Ｐ、 Ｍ、 Ｓｏ＆ｍｏｎ、
Ｃ，Ｍ、 Ｋｎｏｅｄ！Ａｒ、 ａｎｄ Ｌ、Ｗｒｉ
ｇｈｔ。
ＩＥＥＥ、 ＥＤＬ−５，３７９（１９８４） ）。
この様な構成を有する電界効果トランジスタによれば、
ゲート電極６に、ゲート電圧ｆｆＧ）を印加していない
状態Ｖ。＝Ｏ９では、第７図（ａ）にエネルギー・バン
ド図で示すように、Ｑａ ＡＳ層２とＡ４ＧＪ −ＸＡ
ａＡｓ層３面にポテンシャルの井戸は形成されておらず
、したがって、ポテンシャルの井戸中に電子が蓄積され
ることがないために、ソース電極１０とドレイン電極１
１ の間響二電気的導通は無い。すなわち、該電界効果
トランジスタはオフ状態である。一方、ゲート電極６に
正のゲート電圧を印加した状態、Ｖ、＞Ｏでは、第７図
（ｂ）１ニエネルギー・バンド図を示すように、ＧＩＡ
ＩＩ層２とＡｔｘＧｌ＋−１Ａｓ層３の界面にポテンシ
ャルの井戸が形成され、電子が井戸中に蓄積されるため
、ソース電極１ｏとドレイン電極１１は、電気的に導通
する。したがって該電界効果トランジスタは、しきい値
ゼロの電界効果トランジスタとして機能する。
ゲート電極６に、ゲート電圧ｆｆＧ）を印加していない
状態Ｖ。＝Ｏ９では、第７図（ａ）にエネルギー・バン
ド図で示すように、Ｑａ ＡＳ層２とＡ４ＧＪ −ＸＡ
ａＡｓ層３面にポテンシャルの井戸は形成されておらず
、したがって、ポテンシャルの井戸中に電子が蓄積され
ることがないために、ソース電極１０とドレイン電極１
１ の間響二電気的導通は無い。すなわち、該電界効果
トランジスタはオフ状態である。一方、ゲート電極６に
正のゲート電圧を印加した状態、Ｖ、＞Ｏでは、第７図
（ｂ）１ニエネルギー・バンド図を示すように、ＧＩＡ
ＩＩ層２とＡｔｘＧｌ＋−１Ａｓ層３の界面にポテンシ
ャルの井戸が形成され、電子が井戸中に蓄積されるため
、ソース電極１ｏとドレイン電極１１は、電気的に導通
する。したがって該電界効果トランジスタは、しきい値
ゼロの電界効果トランジスタとして機能する。
該電界効果トランジスタは、しきい値が、ＧａＡｓ１ｗ
Ｉ２やＡｔｚ Ｇａ １−１ Ａｓ層３の厚さや、意図
せず≦；混入した不純物の濃度にあまり依存しないため
に、しきい値の再現性、しきい値のワエハ内均−性に層
れている。
Ｉ２やＡｔｚ Ｇａ １−１ Ａｓ層３の厚さや、意図
せず≦；混入した不純物の濃度にあまり依存しないため
に、しきい値の再現性、しきい値のワエハ内均−性に層
れている。
公知の電界効果トランジスタの他の例は、ＨＥＭＴ（高
゛峨子移動度トランジスタ）である。ＨＥＭＴは、半絶
縁性ＧａＡｓ基板上にエピタキシャル成長したアンドー
プＧａＡｓの活性層およびｎ型に高濃度にドーピングし
たＡ４ Ｇａ １−ｘ Ａｓ層の二層構造を基本とする
。ＨＥＭＴのしきい値は、該Ａｔｘ Ｇａ Ｉ −Ｘ
Ａ ｓ層の膜厚および不純物濃度を適切に調整すること
により、＝１０ボルトから、＋０．８ボルトの範囲の任
意の値とすることができる。
゛峨子移動度トランジスタ）である。ＨＥＭＴは、半絶
縁性ＧａＡｓ基板上にエピタキシャル成長したアンドー
プＧａＡｓの活性層およびｎ型に高濃度にドーピングし
たＡ４ Ｇａ １−ｘ Ａｓ層の二層構造を基本とする
。ＨＥＭＴのしきい値は、該Ａｔｘ Ｇａ Ｉ −Ｘ
Ａ ｓ層の膜厚および不純物濃度を適切に調整すること
により、＝１０ボルトから、＋０．８ボルトの範囲の任
意の値とすることができる。
しかし、従来の第６図のＱａ Ａｓゲート電界効果トラ
ンジスタではしきい値が、構造上、０ボルト（ユ固定さ
れており、論理回路を構成する上で、より望ましい小さ
な正の値（、１０〜１００ ｒｎＶ ）を実現できない
という欠点をもつ。
ンジスタではしきい値が、構造上、０ボルト（ユ固定さ
れており、論理回路を構成する上で、より望ましい小さ
な正の値（、１０〜１００ ｒｎＶ ）を実現できない
という欠点をもつ。
一方、ＨＥＭＴ ｌ＝おいては、そのしきい値は、該Ａ
ｔｚＧａ＋−ＸＡｓ／ｌの膜厚および不純物濃度に敏感
に依存する。このため、ＨＥＭＴは、しきい値の均一性
・再現性を得ることが、必ずしも容易でないという欠点
をもつ。
ｔｚＧａ＋−ＸＡｓ／ｌの膜厚および不純物濃度に敏感
に依存する。このため、ＨＥＭＴは、しきい値の均一性
・再現性を得ることが、必ずしも容易でないという欠点
をもつ。
本発明は、例えば第６図の素子構造においてアンドープ
ＡｔＸ Ｇａ １−Ｘ Ａｓ層６とｎ＋Ｇａ、Ａｓ層５
０間（ニアンドープＧａＡｓ層（膜厚６〜３０ ｎｍ
）を設けることを特徴とする。同様な構成は他の半導体
材料系の電界効果型トランジスタにも適用される。
ＡｔＸ Ｇａ １−Ｘ Ａｓ層６とｎ＋Ｇａ、Ａｓ層５
０間（ニアンドープＧａＡｓ層（膜厚６〜３０ ｎｍ
）を設けることを特徴とする。同様な構成は他の半導体
材料系の電界効果型トランジスタにも適用される。
その構成により、しきい値が小さな正の値（１０〜１０
０ｍＶ）であり、かつ、しきい値の再現性・均一性に優
れた常時オフ型電界効果トランジスタ構造が実現される
。
０ｍＶ）であり、かつ、しきい値の再現性・均一性に優
れた常時オフ型電界効果トランジスタ構造が実現される
。
第１図は、本発明の実施例である。アンドープＡｔｘ
Ｇ’ １−ｘ Ａｓ ｊｊ’ｋ、ｎ＋ＧａＡｓ層５の間
に、アンドープＧａＡｓ層１２（膜厚５〜３０ ｎｍ
）を設けることを除いて、第６図と全く同じであり、対
応部には同一番号で指示し゛〔ある。アンドープＧａＡ
ｓ層の作用について以下に説明する。
Ｇ’ １−ｘ Ａｓ ｊｊ’ｋ、ｎ＋ＧａＡｓ層５の間
に、アンドープＧａＡｓ層１２（膜厚５〜３０ ｎｍ
）を設けることを除いて、第６図と全く同じであり、対
応部には同一番号で指示し゛〔ある。アンドープＧａＡ
ｓ層の作用について以下に説明する。
ゲート電極にゲート電圧を印加しＣいない状態について
考える。もしも、ｎ＋ＧＩＬＡｍ層５からアンドープＧ
ａＡｓ層１２へ、電子が移動することがないならば、エ
ネルギー・バンド図は、第２図（ａ）に示すとうり、第
７図（Ａ）と実質的に同一であり、したがってしきい値
はゼロである。しかし、実際には、電子がｎ＋ＧａＡｓ
層５から、アンドープＧａＡｓ層１２へ、熱エネルギー
によりもれ出すために、アンドープＧａＡｓ層１２が負
の電荷をもつ。この責の電荷により、アンドープＧａＡ
ｓ層１２中に、第２図（ｂ）に示すように、′成子をア
ンドープＧａＡｓ層１２からｎ＋ＧａＡＩＩ層５に押し
もどす方向に、ポテンシャルの勾配が生じ、アンドープ
ＧａＡｓ層２の伝導体端が、ｎ十Ｑ＆Ａｓ層５のフェル
ミエネルギーに対し゛〔エネルギーΔＥだけもちあがる
。このため、しきい値ＶＴＲは、ΔＥという正の値とな
る。
考える。もしも、ｎ＋ＧＩＬＡｍ層５からアンドープＧ
ａＡｓ層１２へ、電子が移動することがないならば、エ
ネルギー・バンド図は、第２図（ａ）に示すとうり、第
７図（Ａ）と実質的に同一であり、したがってしきい値
はゼロである。しかし、実際には、電子がｎ＋ＧａＡｓ
層５から、アンドープＧａＡｓ層１２へ、熱エネルギー
によりもれ出すために、アンドープＧａＡｓ層１２が負
の電荷をもつ。この責の電荷により、アンドープＧａＡ
ｓ層１２中に、第２図（ｂ）に示すように、′成子をア
ンドープＧａＡｓ層１２からｎ＋ＧａＡＩＩ層５に押し
もどす方向に、ポテンシャルの勾配が生じ、アンドープ
ＧａＡｓ層２の伝導体端が、ｎ十Ｑ＆Ａｓ層５のフェル
ミエネルギーに対し゛〔エネルギーΔＥだけもちあがる
。このため、しきい値ＶＴＲは、ΔＥという正の値とな
る。
しきい値の、ｎＧａＡｓ層５の不純物濃度Ｎに対する依
存性（アンドープＧａＡｓ層１２の膜厚を１Ｑｎｍとし
た場合）の計算例を、第６図に示す。たとえば不純物濃
度がＩ Ｘ １０１９ｃＷ１−３のとき、しきい値は、
約７０ ｍＶという小さな正の値である。また、不純物
濃度が±５０％ずれたときの、しきい値変動は、はぼ±
９ｍＶである。これに対して同じしきい値のＨＥＭＴで
は、上記の不純物濃度バラツキに対応するしきい値変動
は約４００ｍＶであり、本発明の電界効果トランジスタ
のしきい値変動がきわめて小さいことがわかる。アンド
ープＧａＡｓ層５の不純物濃度を１×１０ としたとき
の、しきい値の、アンドープＧａＡｓ ／１５の膜厚ｔ
に対する依存性の計算例を第４図に示す。膜厚が±２５
係ずれたときの、しきい値の変動１；はぼ±９ｍＶであ
る。同じしきい値のＨＥＭＴでは、上記の膜厚バラツキ
に対応するしきい値変動は約４００ｍＶであり２、本発
明の電界効果トランジスタのしきい値変動がきわめ′〔
小さいことがわかる。
存性（アンドープＧａＡｓ層１２の膜厚を１Ｑｎｍとし
た場合）の計算例を、第６図に示す。たとえば不純物濃
度がＩ Ｘ １０１９ｃＷ１−３のとき、しきい値は、
約７０ ｍＶという小さな正の値である。また、不純物
濃度が±５０％ずれたときの、しきい値変動は、はぼ±
９ｍＶである。これに対して同じしきい値のＨＥＭＴで
は、上記の不純物濃度バラツキに対応するしきい値変動
は約４００ｍＶであり、本発明の電界効果トランジスタ
のしきい値変動がきわめて小さいことがわかる。アンド
ープＧａＡｓ層５の不純物濃度を１×１０ としたとき
の、しきい値の、アンドープＧａＡｓ ／１５の膜厚ｔ
に対する依存性の計算例を第４図に示す。膜厚が±２５
係ずれたときの、しきい値の変動１；はぼ±９ｍＶであ
る。同じしきい値のＨＥＭＴでは、上記の膜厚バラツキ
に対応するしきい値変動は約４００ｍＶであり２、本発
明の電界効果トランジスタのしきい値変動がきわめ′〔
小さいことがわかる。
以上により、本発明の電界効果トランジスタは、しきい
値が正の小さな値（１０〜１００ ｍｖ）であり、かつ
、しきい値の再現性・均一性に優れた常時オフ形電界効
果トランジスタであることがわかる。
値が正の小さな値（１０〜１００ ｍｖ）であり、かつ
、しきい値の再現性・均一性に優れた常時オフ形電界効
果トランジスタであることがわかる。
第３図に示す実施例は、第１図で金属膜６を除いた構造
の電界効果トランジスタで、第１図と対応部分に同一番
号で指示してあり、ｎ＋ＧａＡａ層５をゲート電極とし
て使用するものである。
の電界効果トランジスタで、第１図と対応部分に同一番
号で指示してあり、ｎ＋ＧａＡａ層５をゲート電極とし
て使用するものである。
第１図、第３図では、ＧａＡｓ −ＡｔｚＧａｌ−２Ａ
ｓ系の半導体多層膜を用いた電界効果トランジスタにつ
いて述べたが、本発明の考え方は当然他の半導体材料系
の電界効果型トランジスタにも適用できる。
ｓ系の半導体多層膜を用いた電界効果トランジスタにつ
いて述べたが、本発明の考え方は当然他の半導体材料系
の電界効果型トランジスタにも適用できる。
すなわち、第１図または第３図で、２をアンドープの半
導偉人とし、３をアンドープでありかつ電子親和力が半
導体Ａより小さな半導体Ｂとし１２をアンドープの半導
体Ａとし５をｎ型に高濃度にドープした半導体Ａとした
場合にも、同様の効果が期待できる。
導偉人とし、３をアンドープでありかつ電子親和力が半
導体Ａより小さな半導体Ｂとし１２をアンドープの半導
体Ａとし５をｎ型に高濃度にドープした半導体Ａとした
場合にも、同様の効果が期待できる。
以上説明したように、本発明の電界効果型トランジスタ
は、しきい値が小さな正の値（１０〜１００ｍＶ）であ
り、かつ、しきい値の裏作パラメータ（膜厚および不純
物濃度）に対する依存性が小さいため、しきい値の再現
性、均一性に優れているという特徴を有する。
は、しきい値が小さな正の値（１０〜１００ｍＶ）であ
り、かつ、しきい値の裏作パラメータ（膜厚および不純
物濃度）に対する依存性が小さいため、しきい値の再現
性、均一性に優れているという特徴を有する。
したがって、高速、低消費電力の大規模集積回路への応
用に適する。
用に適する。
第１図は本発明の第１の実施例の素子断面図、第２図（
ａｌ （ｂ）はそのエネルギー・バンド図、第３図は本
発明における電界効果型トランジスタのしきい値の不純
物濃度依存性を示す線図、第４図は本発明における電界
効果型トランジスタのしきい値の膜厚依存性を示す線図
、第３図は本発明の第２の実施例の素子断面図、第６図
は従来公知のＧａＡｓゲート電界効果型トランジスタの
断面図、 第７図（ａ） （ｂ）は第６図の素子のエネルギー・バ
ンド図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・アンドープＱａＡｓ、Ｑ藷） ３・・・アンドープＡｔ、ＧＡ、−ｘＡＭ （層）５
− ｎ”−ＧａＡ＋ｓ （層ン６・・・金属層 ７”” （”−ＧａＡｓ／金属）積層体８・・・ソース
領域（ｎ＋型半導体領域）９・・・ドレイン領域（ｎ＋
型半導体領域）１０・・・ソース電極 １１・・・ドレイン電極
ａｌ （ｂ）はそのエネルギー・バンド図、第３図は本
発明における電界効果型トランジスタのしきい値の不純
物濃度依存性を示す線図、第４図は本発明における電界
効果型トランジスタのしきい値の膜厚依存性を示す線図
、第３図は本発明の第２の実施例の素子断面図、第６図
は従来公知のＧａＡｓゲート電界効果型トランジスタの
断面図、 第７図（ａ） （ｂ）は第６図の素子のエネルギー・バ
ンド図である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・アンドープＱａＡｓ、Ｑ藷） ３・・・アンドープＡｔ、ＧＡ、−ｘＡＭ （層）５
− ｎ”−ＧａＡ＋ｓ （層ン６・・・金属層 ７”” （”−ＧａＡｓ／金属）積層体８・・・ソース
領域（ｎ＋型半導体領域）９・・・ドレイン領域（ｎ＋
型半導体領域）１０・・・ソース電極 １１・・・ドレイン電極
Claims (2)
- １．半絶縁性半導体基板上に順に、 アンドープの第１の半導体でなる第１の層、アンドープ
であり且つ電子親和力が第１の半導体よりも小さな第２
の半導体でなる第２の層、アンドープの第１の半導体で
なる第３の層、高濃度のｎ型にドープされた第１の半導
体でなる第４の層の各層が形成された多層エピタキシャ
ル膜を備え、 前記アンドープの第１の半導体でなる第１の層の前記ア
ンドープであり且つ電子親和力が第１の半導体よりも小
さな第２の半導体でなる第２の層との界面に近い部分を
ｎチャネルとすることを特徴とする電界効果型トランジ
スタ。 - ２．前記半絶縁性半導体基板が半絶縁性ＧａＡｓ基板で
あり、前記第１の半導体がＧａＡｓであり、前記第２の
半導体がＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ（０＜ｘ＜１）
であり、且つ、前記第３の層のアンドープのＧａＡｓの
膜厚が３〜３０ｎｍであることを特徴とする特許請求の
範囲第１項記載の電界効果型ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7385585A JPH0695531B2 (ja) | 1985-04-08 | 1985-04-08 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7385585A JPH0695531B2 (ja) | 1985-04-08 | 1985-04-08 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61231769A true JPS61231769A (ja) | 1986-10-16 |
| JPH0695531B2 JPH0695531B2 (ja) | 1994-11-24 |
Family
ID=13530184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7385585A Expired - Lifetime JPH0695531B2 (ja) | 1985-04-08 | 1985-04-08 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695531B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286768A (ja) * | 1985-10-01 | 1987-04-21 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | デイプレツシヨン形−電界効果トランジスタ |
| JPS63244779A (ja) * | 1987-03-20 | 1988-10-12 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電界効果トランジスタ |
| WO2001097274A3 (en) * | 2000-06-12 | 2002-04-11 | Motorola Inc | Heterostructure field effect transistor and method of manufacturing it |
-
1985
- 1985-04-08 JP JP7385585A patent/JPH0695531B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286768A (ja) * | 1985-10-01 | 1987-04-21 | テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | デイプレツシヨン形−電界効果トランジスタ |
| JPS63244779A (ja) * | 1987-03-20 | 1988-10-12 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電界効果トランジスタ |
| WO2001097274A3 (en) * | 2000-06-12 | 2002-04-11 | Motorola Inc | Heterostructure field effect transistor and method of manufacturing it |
| JP2004503937A (ja) * | 2000-06-12 | 2004-02-05 | モトローラ・インコーポレイテッド | ヘテロ構造電界効果トランジスタおよびその製造方法 |
| US6821829B1 (en) | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695531B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| US4704622A (en) | Negative transconductance device | |
| US3448353A (en) | Mos field effect transistor hall effect devices | |
| JPH06120520A (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| JPS61231769A (ja) | 電界効果型トランジスタ | |
| JPS6359272B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP2768097B2 (ja) | トンネルトランジスタ | |
| CA1158366A (en) | Semiconductor device of the high frequency field effect transistor type and charge coupled device using such a semiconductor | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS58107679A (ja) | 電界効果トランジスタ | |
| JP2817718B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH06101544B2 (ja) | 相補型電界効果トランジスタおよびその製造方法 | |
| JPS59969A (ja) | 電界効果型トランジスタ | |
| JPS62268165A (ja) | 電界効果トランジスタ | |
| JPH0346270A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH04370977A (ja) | 量子化電界効果トランジスタ | |
| JPS62209866A (ja) | 半導体装置 | |
| JPH03155169A (ja) | 半導体装置 | |
| JPS59172272A (ja) | 半導体装置の製造方法 | |
| JPS6180871A (ja) | 半導体装置 | |
| JPS61276377A (ja) | 電界効果型化合物半導体装置 | |
| JPH0622248B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |