JPH06120520A - 非線形の伝達特性をもつ電界効果トランジスタ - Google Patents

非線形の伝達特性をもつ電界効果トランジスタ

Info

Publication number
JPH06120520A
JPH06120520A JP5154568A JP15456893A JPH06120520A JP H06120520 A JPH06120520 A JP H06120520A JP 5154568 A JP5154568 A JP 5154568A JP 15456893 A JP15456893 A JP 15456893A JP H06120520 A JPH06120520 A JP H06120520A
Authority
JP
Japan
Prior art keywords
channel
quantum well
barrier
covering
channel quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5154568A
Other languages
English (en)
Other versions
JP2929899B2 (ja
Inventor
Herbert Goronkin
ハーバート・ゴロンキン
Shen Jun
ジュン・シェン
Saied Tehrani
サイード・テラーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06120520A publication Critical patent/JPH06120520A/ja
Application granted granted Critical
Publication of JP2929899B2 publication Critical patent/JP2929899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 禁止帯幅の広い材料で構成されるバリア層1
8により隔てられ、多重の縦に積層されたチャンネル1
2,14,16を有する電界効果半導体装置を提供す
る。 【構成】 チャンネル12,14,16は、禁止帯幅の
広いバッファ層11上に形成され、各チャンネルはN型
ドレーン領域22bに結合される。各チャンネルは、N
型ソース領域25bにも結合される。ゲート電極17に
適切なゲート・バイアスが印加されると、チャンネル1
2,14,16内の量子化エネルギ・レベルが一致し
て、Nチャンネル12,16の伝導帯へ移動するPチャ
ンネル14の価電子帯内の電子による自己ドーピングが
行われ、ピーク・チャンネルの導電性が図られる。ゲー
ト・バイアスがより高くなると、Nチャンネルの一方1
2は非導電性となり、負の抵抗領域を発生する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に、半導体装置に
関する。さらに詳しくは、高度に非線形の伝達特性を有
する自己整合電界効果トランジスタに関する。
【0002】
【従来の技術】非線形の電流−電圧特性を有する半導体
装置により、より小型の装置内により大きな機能性を組
み込むことができる。このような装置をここでは、「多
機能(multi-functional)」装置と呼ぶ。近年、いくつ
かの多機能装置が開発された。このような装置の例とし
ては、エサキ・ダイオードおよび共鳴トンネル・ダイオ
ードがある。これらの装置の多くは、電子の共鳴トンネ
ル動作により起こされる負の差動抵抗を利用している。
【0003】非線形ダイオードよりもデジタル論理用途
に有用であるのは、ゲインを設ける非線形3端子装置で
ある。共鳴トンネル・ホット電子トランジスタ(resona
nt tunneling hot electron transistor)およびバイポ
ーラ共鳴トンネル・トランジスタ(bipolar resonant t
unneling transistor )は、現在入手可能な3端子装置
の例である。これらの装置は多少の非線形特性を示す
が、室温では観測される非線形性は小さく、液体窒素温
度以下で性能が向上する。現在入手可能な装置は、非常
に複雑な非平面過程によるバイポーラ・トランジスタ特
性も有し、高いスタンバイ電力を消費する。
【0004】
【発明が解決しようとする課題】必要とされるのは、消
費電力が低く、高度に非線形の電流−電圧特性をもつ室
温用電界効果トランジスタである。
【0005】
【課題を解決するための手段】簡単に言うと、本発明の
利点は、N型ソース領域とN型ドレーン領域とを結合す
る2個のNチャンネル量子ウェルを有する電界効果半導
体装置により達成される。各チャンネルの導電性は、ゲ
ート電極により制御される。この装置には、P型量子ウ
ェルと、P型層の反対面に形成され、P型層とは禁止帯
幅の広い材料で構成されるバリア層によって隔てられて
いる2つのN型量子ウェルとを含む。P型量子ウェル
は、N型量子ウェルの伝導帯エネルギよりも大きい価電
子帯エネルギを有する。Nチャンネル量子ウェルのそれ
ぞれは、異なるゲート・バイアスにおいて導電性を有
し、その結果、非線形の伝達特性が得られる。
【0006】
【実施例】量子ウェル電界効果トランジスタの設計にお
ける主な問題は、ゲート電極の下のチャンネル領域の構
造である。なぜならチャンネル領域の性能がトランジス
タの性能全体を主に決定するからである。図1は、本発
明による電界効果トランジスタのチャンネル領域の非常
に簡単な断面図である。図1に示されるすべての材料層
は、実質的に単結晶エピタキシャル成長層である。この
ことは、それぞれのエピタキシャル層が下の基板と結晶
学的に和合性を有する材料で構成されることを必要とす
る。そのため、特定の実施例に関して以下に論じられる
電子材料の制約に加えて、材料の選択は結晶の性質によ
っても制限されることに留意されたい。本発明のエピタ
キシャル層は、金属有機化学蒸着(MOCVD),分子
線エピタキシ(MBE)または原子層エピタキシ(AL
E)などにより成長する。
【0007】図1に示される実施例には、アンチモン化
アルミニウム(AlSb)またはアンチモン化アルミニ
ウム・ガリウム(AlGaSb)などの材料で構成さ
れ、半絶縁性のヒ化ガリウムなどの支持結晶基板10上
に形成された禁止帯幅の広いバッファ層11が含まれ
る。他の禁止帯幅の広い材料も複合半導体装置において
は知られており、用いられるが、以下に説明されるよう
に、好適な実施例の上の層に用いられる他の材料との和
合性を図るためには、好適な実施例においてはAlSb
が望ましい。
【0008】第1Nチャンネル量子ウェル12が、バッ
ファ11の上に形成され、禁止帯幅の広い材料で構成さ
れる第1バリア層18により覆われる。第1Nチャンネ
ル量子ウェル12はInAsにより構成され、少なくと
も10ナノメータ厚の範囲にある。
【0009】第1バリア層18を覆うようにPチャンネ
ル量子ウェル14が形成される。好適な実施例において
は、Pチャンネル量子ウェル14は5ないし20ナノメ
ータ厚の範囲内で、アンチモン化ガリウム(GaSb)
で構成される。Pチャンネル量子ウェル14は、希望に
より、直接ドーピングするか、あるいは変調ドーピング
法によりドーピングして導電率を改善することができる
が、好適な実施例においては、移動度を最大にするため
に未ドーピング状態のままにする。Pチャンネル量子ウ
ェル14は、約3ナノメータの厚みで、AlSbまたは
AlGaSbなどの禁止帯幅の広い材料で構成される第
2バリア層18により覆われる。
【0010】第2Nチャンネル量子ウェル16が、Pチ
ャンネル量子ウェル14上に形成され、バリア層18に
よりPチャンネル量子ウェル14から隔てられる。Nチ
ャンネル量子ウェル16は、5ないし20ナノメータの
厚みで、好適な実施例においては、ヒ化インジウム(I
nAs)などの材料で構成される。別のバリア層18が
第2Nチャンネル量子ウェル16の上に形成され、これ
が最上層のバリア層であるためにキャップ層として機能
する。この最上バリア層18も、AlSbまたはAlG
aSbなどの禁止帯幅の広い材料で構成され、好適な実
施例においては、約10ナノメータの厚さである。Nチ
ャンネル量子ウェル16は、実質的に未ドーピング状態
であることが望ましく、移動度を最大にするためにバリ
ア層内に電荷供給層を置く必要はないので、チャンネル
の効率が増大する。
【0011】ゲート電極17は、バリア層18の上面に
配置された導電性材料により構成される。ゲート電極1
7は最上のバリア層18とショットキー接触を行う。N
型ドレーン領域22bが最上バリア層18の表面から、
Nチャンネル量子ウェル16,中間バリア層18および
Pチャンネル量子ウェル14を通って延在する。ドレー
ン領域22bは、イオン注入および熱活性/再配分など
の従来のドーピングおよび拡散方法により形成される。
N型ソース領域25bがゲート電極17の反対面に形成
され、これも既知のドーピング方法を用いて行われる。
ゲート電極17は、ドレーン領域22bおよびソース領
域25bを形成するためのマスクとして機能することが
好ましく、これにより装置の製造が簡素化される。
【0012】その後、ドレーン導体22aが形成され
て、ドレーン領域22bに対してオーミック接触を行
う。同様に、ソース導体25aが形成されて、ソース領
域25bに対してオーミック接触を行う。ここで用いら
れる場合は、ドレーン電極22にはドレーン導体22a
とドレーン領域22bの両方が含まれ、ソース電極25
にはソース導体25aとソース領域25bの両方が含ま
れる。
【0013】図1に示される装置の動作は、図2ないし
図4に示される禁止帯幅の図を参照して理解することが
できる。Pチャンネル量子ウェル14およびNチャンネ
ル量子ウェル16のための独自の材料は、Pチャンネル
量子ウェル14がNチャンネル量子ウェル16の伝導帯
エネルギよりも大きな価電子帯エネルギを持つことで選
択される。これに関しては以下にさらに明らかにされ
る。伝導帯エネルギ(Ec )および価電子帯エネルギ
(Ev )は、図2ないし図4の禁止帯幅の図に示され
る。図2ないし図4においては、縦軸が相対エネルギを
電子ボルトで示し、横軸は図1に示される装置構造内の
厚みまたは深さを表す。図の左側が上面で、図の右側が
バッファ層11である。
【0014】Nチャンネル量子ウェル12,16と、P
チャンネル量子ウェル14とは、禁止帯幅の広いバリア
18により互いに隔てられている。第1正孔(hole)状
態に関する量子化エネルギ・レベル(εh14 )は、Pチ
ャンネル量子ウェル14内にあり、量子ウェル14内の
破線により示される。εh14は、Pチャンネル量子ウェ
ル14の価電子帯エネルギよりも多少低いエネルギにあ
る。εh14 の正確なエネルギは、量子ウェル14の厚み
により決定される。εh14 は、Pチャンネル量子ウェル
14内の正孔の最小エネルギである。
【0015】同様にεe12 ,εe16 はそれぞれ、Nチャ
ンネル量子ウェル12,16内の第1電子状態に関する
量子化エネルギレベルを示す。εe12 ,εe16 は、Nチ
ャンネル量子ウェル12,16の伝導帯エネルギよりも
多少高い値にあり、これらもNチャンネル量子ウェル1
2,16の厚みにより決定される。△εは、Pチャンネ
ル量子ウェル14内の価電子帯エネルギとNチャンネル
量子ウェル12,16の伝導帯エネルギとの差である。
量子ウェルのためにGaSbおよびInAsが用いられ
るときは、△εは約0.175eVである。
【0016】前述のように、εe12 ,εe16 ,εh14
は、量子ウェルの厚みにより可変する。たとえば、Pチ
ャンネル量子ウェル14がもっと薄くなると、εh はE
v からもっと隔てられる。同様に、Nチャンネル量子ウ
ェル12,16がもっと薄くなると、εe12 ,εe16
c からもっと隔てられる。図1に示される自己ドーピ
ング構造のこの状態を用いて、空乏モードと強化モード
特性の両方を有するHFET構造を作成することができ
る。バリア18の厚みは、Nチャンネル量子ウェル1
2,16内の電子波関数と、隣接するPチャンネル量子
ウェル14内の正孔波関数とが重複することができるよ
うに設計される。言い換えれば、バリア18は、電荷キ
ャリアがPチャンネル量子ウェル14ゲートと隣接する
Nチャンネル量子ウェルとの間を結合できるほど薄い。
動作中は、電圧がゲート電極17に印加され、これが
表面からより遠くに配置された量子ウェルに関して表面
により近いところに配置された量子ウェルのエネルギ帯
を上下させることにより禁止帯の関係を変化させる。図
2は、ゲート電極17にバイアスが印加されていない状
態のこの動作を示す。バイアスがゼロのとき、εh14
は、εe12 より大きいので、Pチャンネル量子ウェル1
4の価電子帯内の電子は、第2Nチャンネル量子ウェル
12の伝導帯のほうへ移動する。この状態によりNチャ
ンネル12およびPチャンネル14の両方に自由電荷キ
ャリアが発生するが、これらの自由電荷キャリアはゲー
ト電極17により発生したショットキー接触電位により
まず空にされる。Nチャンネル量子ウェル16は、ε
e16 がεh14 よりも大きいので、未ドーピング状態のま
まになる。このため、バイアスがゼロのときは、3個す
べてのチャンネルが空のまま、すなわちキャリアがない
状態になり、導電性を持たない。これは図5に示される
電流電圧特性の状態「A」により表される。
【0017】バイアスがゲート電極17に印加される
と、相対バンド・エネルギは図3に示されるようにずれ
る。この場合、Nチャンネル12,16の両方がPチャ
ンネル14の価電子帯からきた電子により満たされる。
さらに、Pチャンネル14の価電子帯は、電子がNチャ
ンネル12,14に向かって離れるために正孔で満たさ
れる。εe12 ,εh14 ,εe16 が一致するゲート・バイ
アスにおいては、ドレーン領域22bからソース領域2
5bに流れる高いピーク電流が得られるが、これは図5
の点「B」により示される。電子は、ドレーン領域22
から、Nチャンネル量子ウェル12,16を通り移動す
る。
【0018】あるいは、Nチャンネル12,14の厚み
がεh14 と同時に一致しないように設計することもでき
る。この場合は、1つのチャンネルしか電荷を運ばない
のでピーク電流はそれほど高くならない。一方、この設
計を用いると、図5の点Bにおいて示されるようにε
h14 がεe12 と一致するときに第1ピーク電流が起こ
り、εh14 がεe16 と一致するときに第2ピーク電流が
起こる(図示せず)ので、より非線形の出力が得られ
る。
【0019】図4に示されるように、さらにゲート・バ
イアスが印加されるとεe12 はεh14 よりも高くなり、
その結果、Nチャンネル量子ウェル12の伝導帯内の電
子はPチャンネル量子ウェル14の価電子帯のほうに移
動する。このために、Pチャンネル量子ウェル14およ
びNチャンネル量子ウェル12内の電荷が小さくなり、
基本的に非導電性となる。この点は図5に位置「C」で
示され、このゲート・バイアスにおける鋭い降下を表
す。図5の位置Bから位置Cまでは負の抵抗であり、こ
のときゲート・バイアスが増大すると電流は低くなる。
最後にゲート・バイアスの大きさがさらに増大すると、
Nチャンネル量子ウェル16は単独チャンネル電界効果
トランジスタのように振舞い始めて、装置の幾何学的形
状およびドーピングにより決定される飽和点まで増分的
に導電性を持つ。このバイアスは図5の領域「D」によ
り示され、電流の上昇を示す。
【0020】以上、性能が改善され、非線形の伝達特性
を有する電界効果装置が提供されたことが理解いただけ
よう。本発明による多重チャンネル装置構造により、F
ET技術のために優れた材料を最適に利用することがで
きるだけでなく、高度に非線形の出力を得て機能性を改
善することができる。
【図面の簡単な説明】
【図1】本発明により作成された非線形の伝達特性を有
する電界効果装置の一部の非常に簡単な断面図である。
【図2】図1に示される構造にゲート・バイアスが印加
されていない状態のバンド図である。
【図3】図1に示される構造に第1ゲート・バイアスが
印加されている状態のバンド図である。
【図4】図1に示される構造に第2ゲート・バイアスが
印加されている状態のバンド図である。
【図5】図1に示される装置の伝達特性である。
【符号の説明】
10 基板 11 バッファ層 12,14,16 量子ウェル 17 ゲート電極 18 バリア層 22 ドレーン電極 22a ドレーン導体 22b ドレーン領域 25 ソース電極 25a ソース導体 25b ソース領域
フロントページの続き (72)発明者 ジュン・シェン アメリカ合衆国アリゾナ州フェニックス、 エス・トゥエンティフィフス・プレイス 14654 (72)発明者 サイード・テラーニ アメリカ合衆国アリゾナ州スコッツデイ ル、イー・サン・アルフレド・ドライブ 8602

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 結晶性基板(10);禁止帯幅の広い材
    料で構成され、前記基板上に形成されたバッファ層(1
    1);前記バッファ層上に形成された、第1材料組成の
    第1Nチャンネル量子ウェル(12);禁止帯幅の広い
    材料で構成され、前記第1Nチャンネル量子ウェル(1
    2)を覆う第1バリア層(18);前記第1バリア層
    (18)上に形成され、第2材料組成のPチャンネル量
    子ウェル(14);前記の禁止帯幅の広い材料で構成さ
    れ、前記Pチャンネル量子ウェル(14)を覆う第2バ
    リア層(18);前記第2バリア層(18)上に配置さ
    れる、第1材料組成の第2Nチャンネル量子ウェル(1
    6)であって、前記第2材料組成が前記第1材料組成の
    伝導帯エネルギよりも大きな価電子帯エネルギを有する
    第2Nチャンネル量子ウェル(16);前記の禁止帯幅
    の広い材料で構成され、前記第2Nチャンネル量子ウェ
    ル(16)を覆うキャップ層(18);前記キャップ層
    の上に配置されたゲート電極(17);前記ゲート電極
    の一面に形成されたN型ドレーン領域(22);および
    前記ゲート電極の反対面に形成されたN型ソース領域
    (25)であって、前記ソースおよびドレーン領域が前
    記キャップ層の上面から、前記キャップ層,前記第1N
    チャンネル量子ウェル,前記第2バリア層,前記Pチャ
    ンネル量子ウェル,前記第1バリアおよび前記第1Nチ
    ャンネル量子ウェルを通って延在し、前記第1および第
    2Nチャンネル量子ウェル内にドレーン−ソース電流が
    流れて、前記Pチャンネル量子ウェル内には流れないソ
    ース領域(25);によって構成されることを特徴とす
    る非線形の伝達特性を有する電界効果トランジスタ。
  2. 【請求項2】 半絶縁性結晶性基板(10);禁止帯幅
    の広い材料で構成され、前記基板を覆うバッファ層(1
    1);第1の禁止帯幅の狭い材料で構成され、前記バッ
    ファ層(11)の一部を覆う第1Nチャンネル(1
    2);禁止帯幅の広い材料で構成され、前記第1チャン
    ネルを覆う第1バリア(18);第2の禁止帯幅の狭い
    材料で構成され、前記第1バリア層(18)を覆うPチ
    ャンネル(14);前記の禁止帯幅の広い材料で構成さ
    れ、前記Pチャンネル(14)を覆う第2バリア(1
    8);前記の第1の禁止帯幅の狭い材料で構成され、前
    記第2バリア層を覆う第2Nチャンネル(16);前記
    の禁止帯幅の広い材料で構成され、前記第2チャンネル
    を覆い、キャップ層として機能する第3バリア(1
    8);前記第3バリアの上面に形成され、前記第3バリ
    アに対してショットキー接触を行うゲート電極(1
    7);前記ゲート電極の第1面上で、前記チャンネルの
    それぞれに結合されたN型ドレーン領域(22);およ
    び前記ゲート電極の反対面上で、前記チャンネルのそれ
    ぞれに結合されたP型ソース領域(25)であって前記
    N型ソース(25)およびドレーン(22)領域が前記
    Pチャンネル(14)に対する接触を電気的に阻止する
    領域;によって構成されることを特徴とする非線形の伝
    達特性を有する電界効果トランジスタ。
JP5154568A 1992-06-08 1993-06-02 非線形の伝達特性をもつ電界効果トランジスタ Expired - Fee Related JP2929899B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/894,989 US5412224A (en) 1992-06-08 1992-06-08 Field effect transistor with non-linear transfer characteristic
US894989 1992-06-08

Publications (2)

Publication Number Publication Date
JPH06120520A true JPH06120520A (ja) 1994-04-28
JP2929899B2 JP2929899B2 (ja) 1999-08-03

Family

ID=25403790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5154568A Expired - Fee Related JP2929899B2 (ja) 1992-06-08 1993-06-02 非線形の伝達特性をもつ電界効果トランジスタ

Country Status (2)

Country Link
US (1) US5412224A (ja)
JP (1) JP2929899B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406475B1 (en) * 1989-07-06 1994-03-02 Higashi Hiroshima Golf Shinko K.K. Automatic food frying and vending system

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190003A (ja) * 1996-12-27 1998-07-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
AUPP147398A0 (en) 1998-01-23 1998-02-19 Defence Science And Technology Organisation Dual non-parallel electronic field electro-optic effect device
US6426514B1 (en) * 1999-01-22 2002-07-30 Defence Science And Technology Organisation Dual non-parallel electronic field electro-optic effect device
JP2001284576A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
JP3925253B2 (ja) * 2002-03-15 2007-06-06 住友電気工業株式会社 横型接合型電界効果トランジスタおよびその製造方法
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
JP4796329B2 (ja) * 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型mosトランジスタの製造方法
KR100625177B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
JP4634874B2 (ja) 2005-06-28 2011-02-16 株式会社東芝 磁気記録媒体の製造方法
US7544572B2 (en) * 2005-11-30 2009-06-09 Advanced Micro Devices, Inc. Multi-operational mode transistor with multiple-channel device structure
US7518165B2 (en) * 2006-09-14 2009-04-14 Teledyne Licensing, Llc Epitaxial nucleation and buffer sequence for via-compatible InAs/AlGaSb HEMTs
US7820541B2 (en) * 2006-09-14 2010-10-26 Teledyne Licensing, Llc Process for forming low defect density heterojunctions
US7808016B2 (en) * 2006-09-14 2010-10-05 Teledyne Licensing, Llc Heterogeneous integration of low noise amplifiers with power amplifiers or switches
JP4382843B2 (ja) 2007-09-26 2009-12-16 株式会社東芝 磁気記録媒体およびその製造方法
US8294137B2 (en) * 2009-01-02 2012-10-23 Faquir Chand Jain Twin-drain spatial wavefunction switched field-effect transistors
US7989842B2 (en) * 2009-02-27 2011-08-02 Teledyne Scientific & Imaging, Llc Method and apparatus for heterojunction barrier diode detector for ultrahigh sensitivity
CN111435681B (zh) * 2017-10-18 2023-10-27 汉阳大学校产学协力团 层、多级元件、多级元件制造方法和驱动多级元件的方法
US10978561B2 (en) 2017-10-18 2021-04-13 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207122A (en) * 1978-01-11 1980-06-10 International Standard Electric Corporation Infra-red light emissive devices
US4195305A (en) * 1978-09-25 1980-03-25 Varian Associates, Inc. Lattice constant grading in the Aly Ga1-y As1-x Sbx alloy system
JPS5963769A (ja) * 1982-10-05 1984-04-11 Agency Of Ind Science & Technol 高速半導体素子
JPS59100577A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置
JPH0654784B2 (ja) * 1984-06-11 1994-07-20 沖電気工業株式会社 半導体装置
JPS6245064A (ja) * 1985-08-22 1987-02-27 Sony Corp 半導体素子
FR2586804B1 (fr) * 1985-08-30 1989-03-31 Centre Nat Rech Scient Procede et dispositif de photo-detection rapide a l'aide d'un superreseau
US4793951A (en) * 1986-08-26 1988-12-27 Tillotson, Ltd. Carburetor fuel primer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0406475B1 (en) * 1989-07-06 1994-03-02 Higashi Hiroshima Golf Shinko K.K. Automatic food frying and vending system

Also Published As

Publication number Publication date
JP2929899B2 (ja) 1999-08-03
US5412224A (en) 1995-05-02

Similar Documents

Publication Publication Date Title
JP2929899B2 (ja) 非線形の伝達特性をもつ電界効果トランジスタ
US5705827A (en) Tunnel transistor and method of manufacturing same
JP2581355B2 (ja) Pチャンネル・デバイス用の異方型n+ゲートをもつ相補型ヘテロ接合電界効果トランジスタ
JPH0435904B2 (ja)
JPH05110086A (ja) トンネルトランジスタ
JPH0371776B2 (ja)
US5142349A (en) Self-doped high performance complementary heterojunction field effect transistor
JPS5922367A (ja) 半導体装置
JP4142114B2 (ja) 相補形ヘテロ接合デバイスおよびその製造方法
JPH084138B2 (ja) 半導体装置
US5221849A (en) Semiconductor device with active quantum well gate
US4903091A (en) Heterojunction transistor having bipolar characteristics
JP2929898B2 (ja) バンド間トンネル電界効果トランジスタ
JPH05283673A (ja) 共振トンネル半導体装置
US5355005A (en) Self-doped complementary field effect transistor
JP3119207B2 (ja) 共鳴トンネルトランジスタおよびその製造方法
JP2643890B2 (ja) トンネルトランジスタ
JP2655594B2 (ja) 集積型半導体装置
JPH0797638B2 (ja) 電界効果トランジスタ
JPH09162394A (ja) トンネルトランジスタ及び記憶回路
JPH0261149B2 (ja)
JPH0620142B2 (ja) 半導体装置
JP2658934B2 (ja) トンネルトランジスタ
JPH07263708A (ja) トンネルトランジスタ
JPH05235373A (ja) トンネルトランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371