JPH0695531B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH0695531B2 JPH0695531B2 JP7385585A JP7385585A JPH0695531B2 JP H0695531 B2 JPH0695531 B2 JP H0695531B2 JP 7385585 A JP7385585 A JP 7385585A JP 7385585 A JP7385585 A JP 7385585A JP H0695531 B2 JPH0695531 B2 JP H0695531B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- effect transistor
- undoped
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 アンドープの電子親和力に差がある半導体層を含む多層
エピタキシヤル膜の電子親和力が大なる半導体の電子親
和力が小なる半導体との界面近傍をｎチヤネルとする電
界効果トランジスタであつて、該電子親和力が小なる半
導体の上にアンドープの半導体層とn+型半導体層とを形
成し、小さな正のしきい値を再現性，均一性良く実現し
た。
エピタキシヤル膜の電子親和力が大なる半導体の電子親
和力が小なる半導体との界面近傍をｎチヤネルとする電
界効果トランジスタであつて、該電子親和力が小なる半
導体の上にアンドープの半導体層とn+型半導体層とを形
成し、小さな正のしきい値を再現性，均一性良く実現し
た。
本発明は、しきい値の均一性，再現性に優れた常時オフ
形電界効果トランジスタに関する。
形電界効果トランジスタに関する。
従来のGaAsゲート電界効果トランジスタを第６図に表わ
している。図において、半絶縁性GaAs基板１上に、アン
ドープのGaAs層2,アンドープのAlxGa1-xAs層（０＜ｘ＜
１）3,がそれらの順に積層されている積層体４が形成さ
れ、積層体４上に、ｎ形不純物が高濃度にドープされた
GaAs層５および金属層６がこれらの順に積層されている
積層体７が局部的にストライプ状に形成され、上記積層
体４中に、上記積層体７を幅方向にはさんだ両位置にお
いて、高いｎ型不純物濃度（１×1018cm-3）を有する
第1,第２の半導体領域8,9が、AlxGa1-xAs層３側から少
なくともGaAs層２に達する深さに局所的に形成され、上
記第１および第２の半導体領域8,9に、第1,第２の電極1
0,11がそれぞれ付され、よつて、上記第1,第２の半導体
領域8,9を各々ソース領域，ドレイン領域とし、上記積
層体４のGaAs層２の、GaAs層２とAlxGa1-xAs層３の界面
に近い領域をｎチヤネル形成領域とし、上記第1,第２の
電極10,11をソース電極，ドレイン電極とし、金属層６
をゲート電極とする構成を有している。以上が従来提案
されているGaAsゲート電界効果トランジスタの構成であ
る（参考文献； 文献１）K.Matsumoto,M.Ogawa,T.Wada,N.Hashizume,T.Y
ao,and Y.Hayashi, Electron.Lett.,20,462（1984） 文献２）P.M.Solomon,C.M.Knoedler,and L.Wright,IEE
E,EDL−5,379（1984））。
している。図において、半絶縁性GaAs基板１上に、アン
ドープのGaAs層2,アンドープのAlxGa1-xAs層（０＜ｘ＜
１）3,がそれらの順に積層されている積層体４が形成さ
れ、積層体４上に、ｎ形不純物が高濃度にドープされた
GaAs層５および金属層６がこれらの順に積層されている
積層体７が局部的にストライプ状に形成され、上記積層
体４中に、上記積層体７を幅方向にはさんだ両位置にお
いて、高いｎ型不純物濃度（１×1018cm-3）を有する
第1,第２の半導体領域8,9が、AlxGa1-xAs層３側から少
なくともGaAs層２に達する深さに局所的に形成され、上
記第１および第２の半導体領域8,9に、第1,第２の電極1
0,11がそれぞれ付され、よつて、上記第1,第２の半導体
領域8,9を各々ソース領域，ドレイン領域とし、上記積
層体４のGaAs層２の、GaAs層２とAlxGa1-xAs層３の界面
に近い領域をｎチヤネル形成領域とし、上記第1,第２の
電極10,11をソース電極，ドレイン電極とし、金属層６
をゲート電極とする構成を有している。以上が従来提案
されているGaAsゲート電界効果トランジスタの構成であ
る（参考文献； 文献１）K.Matsumoto,M.Ogawa,T.Wada,N.Hashizume,T.Y
ao,and Y.Hayashi, Electron.Lett.,20,462（1984） 文献２）P.M.Solomon,C.M.Knoedler,and L.Wright,IEE
E,EDL−5,379（1984））。
この様な構成を有する電界効果トランジスタによれば、
ゲート電極６に、ゲート電圧（VG）を印加していない状
態VG＝0,では、第７図（ａ）にエネルギー・バンド図で
示すように、GaAs層２とAlxGa1-xAs層３の界面にポテン
シヤルの井戸は形成されておらず、したがつて、ポテン
シヤルの井戸中に電子が蓄積されることがないために、
ソース電極10とドレイン電極11の間に電気的導通は無
い。すなわち、該電界効果トランジスタはオフ状態であ
る。一方、ゲート電極６に正のゲート電圧を印加した状
態，VG＞０では、第７図（ｂ）にエネルギー・バンド図
を示すように、GaAs層２とAlxGa1-xAs層３の界面にポテ
ンシヤルの井戸が形成され、電子が井戸中に蓄積される
ため、ソース電極10とドレイン電極11は、電気的に導通
する。したがつて該電界効果トランジスタは、しきい値
ゼロの電界効果トランジスタとして機能する。
ゲート電極６に、ゲート電圧（VG）を印加していない状
態VG＝0,では、第７図（ａ）にエネルギー・バンド図で
示すように、GaAs層２とAlxGa1-xAs層３の界面にポテン
シヤルの井戸は形成されておらず、したがつて、ポテン
シヤルの井戸中に電子が蓄積されることがないために、
ソース電極10とドレイン電極11の間に電気的導通は無
い。すなわち、該電界効果トランジスタはオフ状態であ
る。一方、ゲート電極６に正のゲート電圧を印加した状
態，VG＞０では、第７図（ｂ）にエネルギー・バンド図
を示すように、GaAs層２とAlxGa1-xAs層３の界面にポテ
ンシヤルの井戸が形成され、電子が井戸中に蓄積される
ため、ソース電極10とドレイン電極11は、電気的に導通
する。したがつて該電界効果トランジスタは、しきい値
ゼロの電界効果トランジスタとして機能する。
該電界効果トランジスタは、しきい値が、GaAs層２やAl
xGa1-xAs層３の厚さや、意図せずに混入した不純物の濃
度にあまり依存しないために、しきい値の再現性，しき
い値のウエハ内均一性に優れている。
xGa1-xAs層３の厚さや、意図せずに混入した不純物の濃
度にあまり依存しないために、しきい値の再現性，しき
い値のウエハ内均一性に優れている。
公知の電界効果トランジスタの他の例は、HEMT（高電子
移動度トランジスタ）である。HEMTは、半絶縁性GaAs基
板上にエピタキシヤル成長したアンドープGaAsの活性層
およびｎ型に高濃度にドーピングしたAlxGa1-xAs層の二
層構造を基本とする。HEMTのしきい値は、該AlxGa1-xAs
層の膜厚および不純物濃度を適切に調整することによ
り、−1.0ボルトから、＋0.8ボルトの範囲の任意の値と
することができる。
移動度トランジスタ）である。HEMTは、半絶縁性GaAs基
板上にエピタキシヤル成長したアンドープGaAsの活性層
およびｎ型に高濃度にドーピングしたAlxGa1-xAs層の二
層構造を基本とする。HEMTのしきい値は、該AlxGa1-xAs
層の膜厚および不純物濃度を適切に調整することによ
り、−1.0ボルトから、＋0.8ボルトの範囲の任意の値と
することができる。
しかし、従来の第６図のGaAsゲート電界効果トランジス
タではしきい値が、構造上、０ボルトに固定されてお
り、論理回路を構成する上で、より望ましい小さな正の
値（10〜100mV）を実現できないという欠点をもつ。
タではしきい値が、構造上、０ボルトに固定されてお
り、論理回路を構成する上で、より望ましい小さな正の
値（10〜100mV）を実現できないという欠点をもつ。
一方、HEMTにおいては、そのしきい値は、該AlxGa1-xAs
層厚および不純物濃度に敏感に依存する。このため、HE
MTは、しきい値の均一性・再現性を得ることが、必ずし
も容易でないという欠点をもつ。
層厚および不純物濃度に敏感に依存する。このため、HE
MTは、しきい値の均一性・再現性を得ることが、必ずし
も容易でないという欠点をもつ。
本発明は、たとえば第６図の素子構造においてアンドー
プAlxGa1-xAs層３とn+GaAs層５の間にアンドープGaAs層
（膜厚３〜30nm）を設けることを特徴とする。同様な構
成は他の半導体材料系の電界効果型トランジスタにも適
用される。
プAlxGa1-xAs層３とn+GaAs層５の間にアンドープGaAs層
（膜厚３〜30nm）を設けることを特徴とする。同様な構
成は他の半導体材料系の電界効果型トランジスタにも適
用される。
その構成により、しきい値が小さな正の値（10〜100m
V）であり、かつ、しきい値の再現性・均一性に優れた
常時オフ型電界効果トランジスタ構造が実現される。
V）であり、かつ、しきい値の再現性・均一性に優れた
常時オフ型電界効果トランジスタ構造が実現される。
第１図は、本発明の実施例である。アンドープAlxGa1-x
As層３と、n+GaAs層５の間に、アンドープGaAs層12（膜
厚３〜30nm）を設けることを除いて、第６図と全く同じ
であり、対応部には同一番号で指示してある。アンドー
プGaAs層の作用について以下に説明する。
As層３と、n+GaAs層５の間に、アンドープGaAs層12（膜
厚３〜30nm）を設けることを除いて、第６図と全く同じ
であり、対応部には同一番号で指示してある。アンドー
プGaAs層の作用について以下に説明する。
ゲート電極にゲート電圧を印加していない状態について
考える。もしも、n+GaAs層５からアンドープGaAs層12
へ、電子が移動することがないならば、エネルギー・バ
ンド図は、第２図（ａ）に示すとうり、第７図（ａ）と
実質的に同一であり、したがつてしきい値はゼロであ
る。しかし、実際には、電子がn+GaAs層５から、アンド
ープGaAs層12へ、熱エネルギーによりもれ出すために、
アンドープGaAs層12が負の電荷をもつ。この負の電荷に
より、アンドープGaAs層12中に、第２図（ｂ）に示すよ
うに、電子をアンドープGaAs層12からn+GaAs層５に押し
もどす方向に、ポテンシヤルの勾配が生じ、アンドープ
GaAs層２の伝導体端が、n+GaAs層５のフエルミエネルギ
ーに対してエネルギーΔＥだけもちあがる。このため、
しきい値VTHは、ΔＥという正の値となる。
考える。もしも、n+GaAs層５からアンドープGaAs層12
へ、電子が移動することがないならば、エネルギー・バ
ンド図は、第２図（ａ）に示すとうり、第７図（ａ）と
実質的に同一であり、したがつてしきい値はゼロであ
る。しかし、実際には、電子がn+GaAs層５から、アンド
ープGaAs層12へ、熱エネルギーによりもれ出すために、
アンドープGaAs層12が負の電荷をもつ。この負の電荷に
より、アンドープGaAs層12中に、第２図（ｂ）に示すよ
うに、電子をアンドープGaAs層12からn+GaAs層５に押し
もどす方向に、ポテンシヤルの勾配が生じ、アンドープ
GaAs層２の伝導体端が、n+GaAs層５のフエルミエネルギ
ーに対してエネルギーΔＥだけもちあがる。このため、
しきい値VTHは、ΔＥという正の値となる。
しきい値の、n+GaAs層５の不純物濃度Ｎに対する依存性
（アンドープGaAs層12の膜厚を10nmとした場合）の計算
例を、第３図に示す。たとえば不純物濃度が１×1019cm
-3のとき、しきい値は、約70mVという小さな正の値であ
る。また、不純物濃度が±50％ずれたときの、しきい値
変動は、ほぼ±9mVである。これに対して同じしきい値
のHEMTでは、上記の不純物濃度バラツキに対応するしき
い値変動は約400mVであり、本発明の電界効果トランジ
スタのしきい値変動がきわめて小さいことがわかる。ア
ンドープGaAs層５の不純物濃度を１×1019としたとき
の、しきい値の、アンドープGaAs層５の膜厚ｌに対する
依存性の計算例を第４図に示す。膜厚が±25％ずれたと
きの、しきい値の変動はほぼ±9mVである。同じしきい
値のHEMTでは、上記の膜厚バラツキに対応するしきい値
変動は約400mVであり、本発明の電界効果トランジスタ
のしきい値変動がきわめて小さいことがわかる。
（アンドープGaAs層12の膜厚を10nmとした場合）の計算
例を、第３図に示す。たとえば不純物濃度が１×1019cm
-3のとき、しきい値は、約70mVという小さな正の値であ
る。また、不純物濃度が±50％ずれたときの、しきい値
変動は、ほぼ±9mVである。これに対して同じしきい値
のHEMTでは、上記の不純物濃度バラツキに対応するしき
い値変動は約400mVであり、本発明の電界効果トランジ
スタのしきい値変動がきわめて小さいことがわかる。ア
ンドープGaAs層５の不純物濃度を１×1019としたとき
の、しきい値の、アンドープGaAs層５の膜厚ｌに対する
依存性の計算例を第４図に示す。膜厚が±25％ずれたと
きの、しきい値の変動はほぼ±9mVである。同じしきい
値のHEMTでは、上記の膜厚バラツキに対応するしきい値
変動は約400mVであり、本発明の電界効果トランジスタ
のしきい値変動がきわめて小さいことがわかる。
以上により、本発明の電界効果トランジスタは、しきい
値が正の小さな値（10〜100mV）であり、かつ、しきい
値の再現性・均一性に優れた常時オフ形電界効果トラン
ジスタであることがわかる。
値が正の小さな値（10〜100mV）であり、かつ、しきい
値の再現性・均一性に優れた常時オフ形電界効果トラン
ジスタであることがわかる。
第５図に示す実施例は、第１図で金属膜６を除いた構造
の電界効果トランジスタで、第１図と対応部分に同一番
号で指示してあり、n+GaAs層５をゲート電極として使用
するものである。
の電界効果トランジスタで、第１図と対応部分に同一番
号で指示してあり、n+GaAs層５をゲート電極として使用
するものである。
第１図，第５図では、GaAs−AlxGa1-xAs系の半導体多層
膜を用いた電界効果トランジスタについて述べたが、本
発明の考え方は当然他の半導体材料系の電界効果型トラ
ンジスタにも適用できる。すなわち、第１図または第５
図で、２をアンドープの半導体Ａとし、３をアンドープ
でありかつ電子親和力が半導体Ａより小さな半導体Ｂと
し12をアンドープの半導体Ａとし５をｎ型に高濃度にド
ープした半導体Ａとした場合にも、同様の効果が期待で
きる。
膜を用いた電界効果トランジスタについて述べたが、本
発明の考え方は当然他の半導体材料系の電界効果型トラ
ンジスタにも適用できる。すなわち、第１図または第５
図で、２をアンドープの半導体Ａとし、３をアンドープ
でありかつ電子親和力が半導体Ａより小さな半導体Ｂと
し12をアンドープの半導体Ａとし５をｎ型に高濃度にド
ープした半導体Ａとした場合にも、同様の効果が期待で
きる。
以上説明したように、本発明の電界効果型トランジスタ
は、しきい値が小さな正の値（10〜100mV）であり、か
つ、しきい値の製作パラメータ（膜厚および不純物濃
度）に対する依存性が小さいため、しきい値の再現性，
均一性に優れているという特徴を有する。
は、しきい値が小さな正の値（10〜100mV）であり、か
つ、しきい値の製作パラメータ（膜厚および不純物濃
度）に対する依存性が小さいため、しきい値の再現性，
均一性に優れているという特徴を有する。
したがつて、高速，低消費電力の大規模集積回路への応
用に適する。
用に適する。
第１図は本発明の第１の実施例の素子断面図、 第２図（ａ）（ｂ）はそのエネルギー・バンド図、 第３図は本発明における電界効果型トランジスタのしき
い値の不純物濃度依存性を示す線図、 第４図は本発明における電界効果型トランジスタのしき
い値の膜厚依存性を示す線図、 第５図は本発明の第２の実施例の素子断面図、 第６図は従来公知のGaAsゲート電界効果型トランジスタ
の断面図、 第７図（ａ）（ｂ）は第６図の素子のエネルギー・バン
ド図である。 １…半絶縁性GaAs基板 ２…アンドープGaAs（層） ３…アンドープAlxGa1-xAs（層） ５…n+−GaAs（層） ６…金属層 ７…（n+−GaAs/金属）積層体 ８…ソース領域（n+型半導体領域） ９…ドレイン領域（n+型半導体領域） 10…ソース電極 11…ドレイン電極 12…アンドープGaAs層
い値の不純物濃度依存性を示す線図、 第４図は本発明における電界効果型トランジスタのしき
い値の膜厚依存性を示す線図、 第５図は本発明の第２の実施例の素子断面図、 第６図は従来公知のGaAsゲート電界効果型トランジスタ
の断面図、 第７図（ａ）（ｂ）は第６図の素子のエネルギー・バン
ド図である。 １…半絶縁性GaAs基板 ２…アンドープGaAs（層） ３…アンドープAlxGa1-xAs（層） ５…n+−GaAs（層） ６…金属層 ７…（n+−GaAs/金属）積層体 ８…ソース領域（n+型半導体領域） ９…ドレイン領域（n+型半導体領域） 10…ソース電極 11…ドレイン電極 12…アンドープGaAs層
Claims (2)
- 【請求項１】半絶縁性半導体基板上に順に、 アンドープの第１の半導体でなる第１の層， アンドープであり且つ電子親和力が第１の半導体よりも
小さな第２の半導体でなる第２の層， アンドープの第１の半導体でなる第３の層， 高濃度のｎ型にドープされた第１の半導体でなる第４の
層の各層が形成された多層エピタキシヤル膜を備え、 前記アンドープの第１の半導体でなる第１の層の前記ア
ンドープであり且つ電子親和力が第１の半導体よりも小
さな第２の半導体でなる第２の層との界面に近い部分を
ｎチヤネルとすることを特徴とする電界効果型トランジ
スタ。 - 【請求項２】前記半絶縁性半導体基板が半絶縁性GaAs基
板であり、前記第１の半導体がGaAsであり、前記第２の
半導体がAlxGa1−xAs（０＜ｘ＜１）であり、且つ、前
記第３の層のアンドープのGaAsの膜厚が３〜30nmである
ことを特徴とする特許請求の範囲第１項記載の電界効果
型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7385585A JPH0695531B2 (ja) | 1985-04-08 | 1985-04-08 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7385585A JPH0695531B2 (ja) | 1985-04-08 | 1985-04-08 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61231769A JPS61231769A (ja) | 1986-10-16 |
| JPH0695531B2 true JPH0695531B2 (ja) | 1994-11-24 |
Family
ID=13530184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7385585A Expired - Lifetime JPH0695531B2 (ja) | 1985-04-08 | 1985-04-08 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695531B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3535002A1 (de) * | 1985-10-01 | 1987-04-02 | Telefunken Electronic Gmbh | Sperrschicht-feldeffekttransistor |
| US4965645A (en) * | 1987-03-20 | 1990-10-23 | International Business Machines Corp. | Saturable charge FET |
| US6821829B1 (en) | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
-
1985
- 1985-04-08 JP JP7385585A patent/JPH0695531B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61231769A (ja) | 1986-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JPH0554270B2 (ja) | ||
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US3448353A (en) | Mos field effect transistor hall effect devices | |
| JPS613465A (ja) | 半導体装置及びその製造方法 | |
| JPS5922367A (ja) | 半導体装置 | |
| JPH084138B2 (ja) | 半導体装置 | |
| JPS6359272B2 (ja) | ||
| JPH0695531B2 (ja) | 電界効果型トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| CA1158366A (en) | Semiconductor device of the high frequency field effect transistor type and charge coupled device using such a semiconductor | |
| EP0283878A1 (en) | Field effect transistor | |
| JPS62128559A (ja) | 半導体装置 | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JPS62209866A (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JP2827595B2 (ja) | 半導体装置 | |
| JPH03250739A (ja) | 半導体装置とその製造方法 | |
| JP2870984B2 (ja) | 半導体装置 | |
| JPH04370977A (ja) | 量子化電界効果トランジスタ | |
| JPH06209079A (ja) | セルフ・ド−プ相補性電界効果トランジスタ | |
| JP4731706B2 (ja) | 半導体素子 | |
| JP2500334B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |